JPS6276953A

JPS6276953A - デ−タ伝送ネツトワ−ク

Info

Publication number: JPS6276953A
Application number: JP60212795A
Authority: JP
Inventors: ピーター　アイ　ピー　ブルトン; イー　スチユワート　リー; ウイリアム　イー　ダビドソン
Original assignee: Innovations Foundation of University of Toronto
Current assignee: Innovations Foundation of University of Toronto
Priority date: 1985-09-03
Filing date: 1985-09-27
Publication date: 1987-04-09
Also published as: EP0237582A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明はデータ伝送システム、特に遠隔地間でデータ
パケットを交換するためのネットワークに関する。

（従来の技術）従来より、ネートワークに接続された多数の独立したモ
デムすなわち端末装置が、それら端末装置間のデータパ
ケットの交換のため−に、切換装置を介して通信を行う
ようなデータ通信ネットワークは良（知られている。上
記モデムすなわち端末装置から同時伝送を行うために、
切換装置によってデータ伝送を順序正しく制御して、所
定時間に単一のデータ伝送のみが行われるようにするこ
とを確保する必要がある。

現在使用されているネットワークシステムの形態は一つ
又は二つのカテゴリーに分類される。一番目のカテゴリ
ーでは、切換装置はリング状で、各モデムはリング内の
アクセスステーションに接続されている。リング内のデ
ータパケット伝送の制御は該リングを通るトークンによ
って行われ、そのトークンは、それが一つのデータパケ
ットを伝送するための一つのアクセスステーションに受
信されるまで該リング内を絶えず循環する。

上記リング内のデータパケット伝送の制御は空スロツト
リングシステムでも行うことができ、このシステムでは
、一連のスロットがリング内を循環し、リングへのアク
セスは一つの空スロットによって得られる。

また、上記制御は挿入リングによって行うこともでき、
この挿入リングでは、桁送レジスタが該リングに選択的
に接続されて、該桁送レジスタに記憶されたデータがリ
ング内を循環するデータに挿入されるようになっている
。

ところで、現在利用可能なネットワークシステムの他の
形態は、多数のアクセスコントローラが受動線へ結合さ
れているデータバスを使用するものである。多数のアク
セスコントローラの一つから他のアクセスコントローラ
へ通報を伝送するため、伝送モデムにより受動線を監視
して、通報が伝送されていなければ、データ伝送を開始
する。

また、データバスで異なる伝送が検出されたときには、
伝送モデムすなわち端末装置はキャリア（搬送波）に譲
り、後でアクセスを行う。

（発明が解決しようとする問題点）ところで上記従来例にあっては、一つのモデムすなわち
端末装置からの伝送開始時点とその伝送から最も遠いモ
デムすなわち端末装置に該伝送が到達する時点との間の
時間遅れのため、好ましくない同時干渉伝送が生じる可
能性がある。この場合、伝送されているデータを効果的
に破壊する衝突が生ずる。もしデータパケットの長さが
、通信線の最遠地点へデータが到達するのに要する時間
よりも短ければ、伝送モデムすなわち端末装置により上
記衝突の発生が検出されずにそのような衝突が生じてい
る可能性がある。このため、伝送された全てのデータパ
ケットが、ネットワークの最遠点間の伝送時間の２倍の
長さを有するようにする必要がある。このようにするこ
とにより、伝送モデムすなわち端末装置で常に衝突を検
出してデータパケットの再伝送を行うことができる。再
伝送の際に、伝送開始時点間で次第に増加するランダム
時間間隔を選択するのが普通である。そのような複数の
伝送間のランダム時間間隔は非常に急速に増大してネッ
トワーク内の時間遅れが急激に増大することになる。さ
らに、データパケットを所定の最小長さ以上にしなけれ
ばならないということは、比較的短い通報がデータバス
の利用に当たって何等費用の節減にならないということ
を意味している。

本発明の目的は上記従来例の欠点を解消あるいは軽減し
うるデータ伝送システムを提供することにある。

（問題点を解消するための手段）上記目的を達成するため、本発明によれば複数個のアク
セスコントローラを備え、各アクセスコントローラが一
つの伝送リンク及び一つの受信リンクによって一つのハ
ブに接続されたデータ伝送ネットワークが提供される。

前記ハブは、各伝送リンクのハブ端部に接続されて複数
個の伝送リンクの一つからの単一のデータパケットを選
択するように動作する選択手段と、一つのアクセスコン
トローラからハブへ延びる、各伝送リンクに対応する受
信リンクに接続された放送手段とからなる。このような
構成によって、前記ハブ内の選択手段によって選択され
た一つのアクセスコントローラで発生した一つのデータ
パケットを、一度に一つづつ前記放送手段へ伝送してそ
こから全てのアクセスコントローラー・伝送することが
できるという効果が得られる。

従って、一般的には、本発明は、各モデムすなわち伝送
装置がワイヤあるいはグラスファイバケーブルの形態を
した一対のデータ通路によってハブに接続されているよ
うな市内ネットワークを提供する。前記データリンクの
一方はハブの選択側へ接続され、他方のデータリンクは
ハブの放送側へ接続されている。ハブの選択側は唯一っ
のデータパケットを選択してそれを一つのリンクを介し
て放送手段へ伝送するセレクタを有する。その後、デー
タパケットは全てのアクセスコントローラによって受信
される。各アクセスコントローラは受信された各データ
パケットを監視し、該各アクセスコントローラのために
データパケットを保持し、また該アクセスコントローラ
が以前に伝送した各データパケットの放送の受信を待っ
ている。

複数のアクセスコントローラの一つによって伝送された
一つのデータパケットがその同一のアクセスコントロー
ラによって受信されなければ、該アクセスコントローラ
は該データパケットが選択されていないことをＬＩＡｆ
ｉしてそのデータパケットを再び伝送する。

このような構成によって、選択手段は一つのデータパケ
ットを選択するのみで破壊的な衝突を回避し得るため、
パケットサイズを最小化する必要性はなくなる。

（実施例）以下添付図面に基づき本発明の実施例について説明する
と、第１図において、データ通信用市内ネットワークは
伝送リンク１４及び受信リンク１６によって、全体を符
号１２で表したハブ１２に接続された多数のアクセスコ
ントローラすなわちモデム１０からなり、前記伝送リン
ク１４および受信リンク１６は便宜的には光ファイバで
ある。ハブ１２はネクサス（ｎｅｘｕｓ　）　２２によ
って互いに連結された選択手段１８と放送手段２０とに
分割されている。

伝送リンク１４の各々は選択手段１２に接続され、また
受信リンク１６の各々は放送手段２０に接続されている
。

データパケットはアクセスコントローラ１０に導入され
、伝送リンク１４を介して選択手段１８へ送られる。選
択手段１８は単一のデータパケットを選択して、それを
ネクサス２２を横切って放送手段２０へ伝送する。それ
から放送手段２０はデータパケットを受信リンク１６の
各々へ同時に伝送し、該データパケットはアクセスコン
トローラ１０の各々で受信される。このようにして伝送
されたデータパケットおよび受信されたデータパケット
は伝送中のアクセスコントローラ１０で比較されてデー
タパケットが実際に伝送されたことを証明する。もしそ
のような証明が受信されなければ、データパケットは、
それが選択されて放送されるまで、選択手段１８へ再び
伝送される。

ネットワークに利用し得るアクセスコントローラの個数
を増加するため、複数個のハブ１２を、第２図に示すよ
うに、縦続状に配列してもよい。この配列において、記
述を明瞭にするため、第１図に示したものと同様の部材
はアルファベットのサフィクスを付した同様の参照番号
で示した。この第２図において、アクセスコントローラ
１０ａは一組づつにまとめて各伝送リンク１４ａおよび
受信リンク１６ａを介して従属ハブＬ２ａに接続されて
いる。従属ハブ１２ａの選択手段１８ａからの出力によ
り伝送リンク１４ｂが選択手￥ｊｔ１８ｂを有する中央
ハブ１２ｂに接続される。中央ハブ１２ｂは従属ハブ１
２ａに接続され、各従属ハブ１２ａから選択された伝送
パケットを受信する。中央選択手段１８ｂは伝送リンク
１４ｂの一つを選択して、そこのデータパケットを該中
央選択手段１８ｂのネクサス２２ｂを横切って中央放送
手段２０ｂへ伝送し、該中央放送手段２０ｂはこのデー
タパケットを従属放送手段２０ａの各々に伝送し、該デ
ータパケットはそこからアクセスコントローラ１０ａへ
伝送される。

選択手段１８と放送手段２０との間で一つ以上の情報パ
ケットの通過を防止するため、伝送用に選択されたパケ
ット以外の全てのパケットを排除する選択装置を設ける
ことが必要である。第３図には、そのような選択装置が
概略的に示されており、該選択装置はスイッチ関数５０
、各アクセスコントローラ用のセレクタ５２、および該
セレクタ５２によって発生された要求信号により選択手
段出カフ０へのデータ通過を制御するように動作するア
ービトレータ（ａｒｂｉｔｒａｔｏｒ）　５４を有して
いる。各伝送リンク１４はスイッチ関数５０に接続され
、スイッチ関数５０の出力は選択手段の出カフ０に並列
に接続されている。各セレクタにおいて、出カフ０への
アクセスは要求関数４０によって制御され、該要求関数
４０はデータ検出関数４１から入力を受けてアービトレ
ータ５４を介して選択手段の出カフ０へのアクセスを要
求する。アービトレータ５４はリンク１４の各々の要求
関数４０に接続され、何れのリンク１４が選択手段の出
カフ０へ接続されるかを決める。アービトレータ５４は
二つの出力関数４４．４６を有し、その一方４４は総て
のセレクタ５２に共通であり、選択手段の出カフ０が使
用されているときを示す。他方の関数４６は各セレクタ
５２に個別に設けられており、関連するリンク１４が選
択手段の出カフ０へのアクセスのために選択されたか否
かを示す。関数４４．４６はスイッチ４日を介して要求
関数４０およびスイッチ５０を制御して、出カフ０が占
有されていないとともに、そのリンクが伝送のため選択
されているときにのみ動作信号を与える。選択関数４６
は、話中関数４４を無効にして、出カフ０が使用されて
いることが該話中関数４４により示されているにもかか
わらず、要求関数４０およびスイッチ５０への動作信号
を継続させるために必要である。

要求関数４０の動作は連動関数４２によって制御され、
該連動関数４２は、データパケットの伝送中に出カフ０
が利用可能になった場合に、該データパケットの一部分
が伝送されるのを防止するために必要となる。連動関数
４２は、データ検出関数４１及び話中関数４４からの制
御信号をうけるスイッチ４９によって制御される。話中
関数４４によって示されるように、出カフ０が他のリン
ク１４によって使用されている場合には、連動関数４２
が動作され、すなわち要求関数４０へのアクセスを阻止
するように条件づけられ、またネクサス２２が占有され
ている間にデータ伝送が始まった場合には、連動関数４
２は動作状態にロックされる。データ伝送および出カフ
０の占有がともに終了したとき、連動関数４２は無効に
されて要求関数４０へのアクセスが可能になる。

このようにして、出カフ０が利用されている状態でデー
タ伝送を開始したときには、データが伝送されていると
いう表示が、アービトレータ５４を介して出カフ０への
アクセスを要求する要求関数４０で受信される。アービ
トレータ５４はリンク１４を選択して話中信号を発生し
て全ての他の要求関数を無効にするとともに、複数個の
リンク１４のうちの選択された一つのために選択された
信号を発生する。要求関数４０およびスイッチ５ｏはこ
のようにして動作ｑれてデータが出カフｏへ流れるのを
許容する。スイッチ４８からの信号がリンク１４の選択
されていることを示しているため、連動関数４２は無効
状態のままである。

しかしながら、データ伝送の開始時に出カフｏが占有さ
れている場合には、要求関数４０およびスイッチ５０は
話中関数４４の信号によって無効にされるであろう。こ
の場合、連動関数４２もまた無効にされて、リンク１４
内のデータ伝送の終了後まで要求関数４０が動作される
のを防止する。

第３図に示される関数の好ましい実施例が第４図に示さ
れている。第４図において、伝送リンク１４から受信さ
れたデータは一組の均衡化された差動入力５８．６０と
して緩衝増幅器５６へ通される。緩衝増幅器５６の一方
の出力６２はＮＯＲ回路６６の第一反転入力６４を形成
し、該ＮＯＲ回路６６はスイッチ関数５０を構成し、伝
送リンク１４から出カフ０へのデータの通過を制御する
。ＮＯＲ回路６６の出力は一対のＯＲ回路６８の一方に
接続され、該ＯＲ回路６８の出力により、出カフ０への
データバスが与えられる。ＯＲ回路６８の各入力は一つ
のＮＯＲ回路６６を介して複数の伝送リンク１４の一つ
にそれぞれ接続されている。

スイッチ４８はアービトレータ５４から二つの入カフ８
．８０を受信する一つのＯＲ回路７６からなり、入カフ
８は話中関数４４を与える。該入カフ８は、出カフ０が
利用可能なとき、すなわち何れのアクセスコントローラ
も選択されていないときは高レベルで、一方出力７０が
占有されているときには低レベルになる信号である。入
力８０は選択された関数４６を与え、この入力８０は出
カフ０を介したデータ伝送のために選択されたアクセス
コントローラを表すとともに、アービトレータ５４がセ
レクタ５２が接続されたポートを選択するとき高レベル
になり、それ以外の全ての場合には低レベルになる信号
である。

ＯＲ回路７６は連動関数４２へ制御信号を供給する出力
８２と、スイッチ５ｏおよび要求関数４０へ制御信号を
供給する出力８４とを有する。出力８２は入カフ８およ
び８０の論理ＯＲ関数であり、一方出力８４は出力８２
の反転を与える。このようにして、出カフｏがデータ伝
送のために利用可能なときには、入カフ８が高レベルで
あり、出力８２に高信号を発生させるとともに出力８４
に低信号を発生させる。同様に、アーヒトレータ５４が
ＯＲ回路７６のアクセスコントローラを選択したときに
は、入力８０は高レベルであり出力８４に低信号を発生
させるとともに出力８２に高信号を発生させる。また、
ＯＲ回路７６に接続されたちの以外のアクセスコントロ
ーラが選択せれた場合には、両人カフ８．８０とも低レ
ベルであり出力８４で高信号となるとともに出力８２で
低信号となる。出力８４はＮＯＲ回路６６およびＡＮＤ
回路８６に直接接続され、該ＡＮＤ回路８６の出力はア
ービトレータ５４に接続されて要求関数４０を与える。

従って、出力８４はスイッチ関数５０および要求関数４
０に一つの制御信号を与え、高信号が出力８４に存在す
るとき、すなわち出カフ０が占有されているときには、
それらの関数の動作を禁止する。ＡＮＤ回路８６への第
二人力は連動関数４２からＡＮＤ回路８８の出力として
導かれる。この出力はまたＮＯＲ回路６６への第三入力
を与えるので、ＡＮＤ回路８８の出力の高信号によりＮ
ＯＲ回路６６および８６の動作を禁止してデータ伝送お
よび「要求」信号の発生を共に阻止する。

データが伝送されているという表示は、緩衝増幅器９４
およびＲＣ回路９６を介して緩衝増幅器５６の出力９２
へ接続される信号線９０によって与えられる。ＲＣ回路
９６は信号が「高レベル」から「低レベルＪへ遷移する
のを遅延させて、データパケット内の遷移条件が、デー
タ伝送時に低レベルとなっている信号線９０内の信号に
影響を及ぼすことがないようにしている。好ましい実施
例では、伝送されるデータは三個以上の連続ビット回数
に対して低レベルに止まることはない。

信号線９０はＮＯＲ回路８６へ直接接続されているとと
もに、連動関数４２の一部を形成するＮＯＲ回路８８の
一つの入力へ直接接続されている。信号線９０およびＯ
Ｒ回路７６の出力８２はスイッチ４９を構成するＮＯＲ
回路９８に接続され、該ＮＯＲ回路９８の出力はＮＯＲ
回路１００に接続されて連動関数４２への第二人力を与
える。ＮＯＲ回路１００への第二人力はＮＯＲ回路８８
の出力から取られ、該ＮＯＲ回路１００の出力は反転さ
れてＮＯＲ回路８８の第二人力として接続されている。

ＮＯＲ回路８８の出力は゛また連動関数４２の出力を与
え、また該出力は要求関数４０のＮＯＲ回路８６および
スイッチ関数５０のＮＯＲ回路６６へ接続されているの
で、高出力によってそれらの関数の動作が禁止されて連
動関数４２を安定したランチ状態に保持する。

セレクタ５２の動作は、先ずデータがリンクを横切って
伝送されていないとともにアクセスコントローラへも伝
送されていないと仮定することによって最も良く説明で
きる。この状態では、入力線５８は高レベルにあり、入
力線６０は低レベルにあって出力６２で高信号を発生す
るとともに緩衝増幅器９４への入力で低信号を発生して
いる。このため信号線９０は高レベルにあり、ＮＯＲ回
路８６、ＮＯＲ回路９８およびＮＯＲ回路８８の出力を
低レベルにする。従ってＮＯＲ回路８８および９８から
の低出力によりＮＯＲ回路１００の反転出力で高信号を
発生するとともにＮＯＲ回路６６および８６への入力で
低信号を発生してスイッチ関数５０および要求関数４０
を動作させる。

出カフ０が利用可能であるため、ＯＲ回路７６への入カ
フ８は高レベルであり人力８０は低レベルであり、従っ
て出力８２が高レベルになり出力８４が低レベルになっ
てデータの要求関数４０及び出カフ０へのアクセスを可
能にする。

出カフ０を占有している他の伝送リンク１４からデータ
が受信された場合には、入カフ８は低レベルになる。こ
の差動伝送リンク１４が出カフ０を使用しているので、
選択人力８０は低レベルになり、従って出力８４が高レ
ベルになるため、ＮＯＲ回路６６．８６の動作は禁止さ
れてデータの通過及び要求関数の動作も禁止される。

出カフ０の使用中にデータパケットが入力５８．６０で
受信された場合には、入力５８は最初少な（とも第一ビ
ットに対して低くなり、入力６０は高（なる。常にこの
ようになるが、その理由は、低レベルから高レベルへ遷
移すると常に伝送が開始されるようにデータ伝送の符号
化が行われているためである。信号線９０はこのように
して低レベルになってＮＯＲ回路８６．８８及び９８で
低入力を与える。出力が既に使用されているので、出力
８２が低レベルでありＮＯＲ回路９８で高出力が発生さ
れている。

その高出力がＯＲ回路１００で受信されてその出力に低
信号を発生する。このためＮＯＲ回路８８は二つの低入
力を受けてＮＯＲ回路８６及び６６へ高出力を発生し、
またこの高出力をＮＯＲ回路１００ヘフイードバツクさ
せてＮＯＲ回路１００及び８８により形成される連動関
数４２をラッチする。従って、ＮＯＲ回路８６及び６６
の動作は禁止されたままであるため、データは伝送され
ず、アービトレータ５４により考慮されるための要求信
号も発生されない。

このデータが未だ伝送リンク１４で受信されている間に
出力が利用可能になった場合には、信号線９０は低レベ
ルのままであり、入カフ８は高レベルへ戻る。このよう
にして出力８２は高レベルになって出力８４は低レベル
になる。このためＮＯＲ回路９８は高入力及び低入力を
受けてその出力は低レベルになる。ＮＯＲ回路８８の出
力４２は初め高レベルであるためＮＯＲ回路１００は高
信号を受信する。従って、ＯＲ回路１００の出力は低レ
ベルのままであり、ＮＯＲ回路８Ｂの出力がラッチされ
た高レベル状態に保持されるので連動関数４２も動作状
態に保持される。これによって、ＮＯＲ回路６６及び８
６の動作が禁止状態に保持されてデータ伝送及び要求信
号の発生を防止する。

データ伝送の終了時、すなわちデータパケットの終了あ
るいは伝送装置による終了の結果、信号線９０は高レベ
ルに戻ってＮＯＲ回路８８へ高入力を与エル。ＮＯＲ回
路８８への一つの入力が高レベルになるにつれて該ＮＯ
Ｒ回路８８の出力は低レベルになり、連動関数４２を解
放してＮＯＲ回路６６及び８６を動作させてＮＯＲ回路
１００へ二つの低入力を与える。この結果、ＮＯＲ回路
１００の出力、従ってＮＯＲ回路８８への入力は高レベ
ルになる。しかしながら、伝送のためのデータは存在し
ないので要求信号すなわち伝送は生じない。

出カフ０が利用可能でデータがセレクタ５２の伝送リン
ク１４で受信されると、信号線９０は低レベルになって
、上記したようにＮＯＲ回路８６．８８及び９８で低入
力を発生する。この状態では、入カフ８は高レベルにな
って出力８２で高信号を、また出力８４で低信号をそれ
ぞれ発生する。このようにしてＡＮＤ回路８６の全入力
が低レベルになって該ＡＮＤ回路８６の出力に高信号が
生じて「要求」信号を発生する。アービトレータ５４が
この要求信号を認識してそれを選択して最初に入力８０
で高信号を発生し、その後入カフ８で低信号を発生する
。出力８４は斯くして低レベルのままであり、出力８２
は高レベルのままであるので、連動関数４２の出力は低
レベルに維持されてＮＯＲ回路８６への出力に要求信号
が持続される。この結果、ＮＯＲ回路６６への入力６２
以外の他の全ての入力が低レベルであるため、該ＮＯＲ
回路６６へのデータ人力６２は出カフ０へ通される。

データが伝送されているという表示は、緩衝増幅器９４
及びＲＣ回路９６を介して緩衝増幅器５６の出力９２へ
接続される信号線９０によって与えられる。

伝送終了時に、データ線６０は三個以上のビット回数に
対して低レベルになるので、信号線９０が高レベルにな
ってＮＯＲ回路８６の出力からこの要求を解除し、これ
によってアービトレータ５４が次の要求信号に応答可能
になる。

従って、出カフ０が利用可能であり、データが伝送リン
ク１４で受信されたときにのみ要求信号が発生されるこ
とが理解されるであろう。更に、連動関数４２はデータ
パケットの一部のみが伝送されないようにすることを保
証する。

二つの要求信号が同時に発生される可能性を防止するた
め、アービトレータ５４が一度に唯一つの要求のみを考
慮するようにしておく。このため、アービトレータ５４
はコード番号１０１６５で標準品目として利用できるエ
ンコーダ１１０と、コード番号１０１６２として利用で
きるデコーダ１１２とからなっている。エンコーダ１１
０は８個の入力を組み合わせて同時に検討できる縦続優
先エンコーダ（ｃａｓｃａｄｅ　ｐｒｉｏｒｉｔｙ　ｅ
ｎｃｏｄｅｒ）である。高入力が検出されたとき、エン
コーダ１１０はエンコード線１１４を介して選択された
入力に対応する二進３ビツトコードを与える。デコーダ
１１２は対応する出力１１６に高出力信号を与え、各出
力１１６は複数個のセレクタ５２の各−個に対して入力
８０を形成する。出力１１６はまたインバータ１２２及
び１２３を介して接続されたバス１２０へＯＲ回路１１
８を介して接続されて、要求信号が選択されていないと
き高信号を与える。出力１１４が二進３ビツトコードで
あり、デコーダ１１２が３ビツト二進コードを１／８コ
ードに変換するので、アービトレータ５４の入力には、
デコーダ１１２の唯一個の出力のみが存在できる。

エンコーダ１１０からの他の出力１１９はインバータ１
２４によって反転され、アービトレータ５４に入力がな
いときに、デコーダ１１２の８個の全ての出力を無効に
するのに使用される。

従って、いつでも一度に唯一個の入力８０のみが選択せ
れるので、一度にただ一個のスイッチ関数が動作される
。エンコーダ１１０は優先エンコーダなので、二つ以上
の要求が同時に行われた場合には、高い番号の要求が出
力１１４で符号化されて伝送のために選択される。

遠隔アクセスコントローラからのデータ伝送は何時でも
開始することができ、通常数コントローラ内の別のクロ
ックによって制御される。ハブを通るデータの処理を行
ってそれを再び伝送するため、データ伝送をハブ内のマ
スタークロックに同期させる必要がある。従来の同期装
置は同期を行うため伝送開始時に幾つかのビットを使用
する。

多数の同期ビットは最小パケット長を増大させるので、
システムの伝送能力を妨げることになる。

そこで、この問題を解消するため、第５図及び第６図に
示されるようなりロック同期システムが使用される。

クロック同期システムへのアクセスはスイッチ１５０に
よって制御され、該スイッチ１５０は話中関数信号４４
を与えるインバータ１２２（第４図参照）の出力によっ
てセットされる。スイッチ１５０への入力は基準クロッ
ク１５２及びデータ出カフ０から導入される。出カフ０
が利用可能な場合、すなわちデータが伝送されていない
場合には、基準クロック１５２はスイッチ１５０を介し
てその出力１５４へ接続される。同様に、データが出カ
フ０へ伝送されている場合には、スイッチ１５０は出カ
フ０をその出力１５４へ接続するので、該出力１５４は
常に信号を搬送する。出力１５４は複数の不連続な出力
１５８を有する遅延関数１５６へ接続されている。出力
１５８は一つのデータセルの期間中、一定量づつ順次遅
延されていってラッチ装置１６０へ入力を与える。従っ
て、出力１５４の正に向かうエツジは先行するエツジか
ら不連続な時間間隔だけ離れた、一連の連続する正に向
かうエツジとして出力１５８に現れる出力１５４はまた
エツジカウンタ１６２に接続され、このエツジカウンタ
１６２は出力１５４に所定数のエツジが生じた後出力を
発生する。エツジカウンタ１６２の出力はＡＮＤ関数１
６４に接続され、このＡＮＤ関数１６４も電圧制御発振
器（ＶＣＯ）　１６６からの入力を受ける。ＡＮＤ関数
１６４の出力はランチ装置１６０を制御して、最後に正
になった入力１５８を、選択した個数のエツジが生じた
後に、電圧制御発振器１６６から最初に生じたエツジで
ラチェット装置１６０の出力１６８へ接続する。出力１
６８は電圧制御発振器１６６の出力を受ける位相比較器
１７０へ接続される。位相比較器１７０は出力１６８の
データの遷移エツジを電圧制御発振器１６６の出力と比
較して、電圧制御発振器１６６の周波数を調節して、デ
ータセルのエツジと電圧制御発振器１６６のパルスとの
同期させる信号を発生させる。出力すなわち遅延データ
通路１６８はまたシフトレジスタ１７２に接続され、こ
のシフトレジスタ１７２は電圧制御発振器１６６の出力
によってクロックされて、該出力と同期してデータ伝送
出力を発生する。

各データ伝送のヘッダを再構成するため、並列負荷ファ
シリティ（ｐａｒａｌｌｅｌ　１ｏａｄ　ｆａｃｉｌｉ
ｔｙ）　１７４がシフトレジスタ１７２に接続されて、
シフトレジスタ１７２の内容はインバータ１２２からの
信号によってデータの流れに写されて、出カフ０が占有
されていることを示す。

遅延関数１５６およびラッチ装置１６０を設けたことに
よって電圧制御発振器１６６の出力とデータ伝送との間
の大まかな同期が得られる。８個の出力１５８では、そ
れら電圧制御発振器出力とデータ伝送との間の最大分散
は１２．５％である。そして、電圧制御発振器１６６の
制御によってエツジ間の精密な同期を行ってデータとク
ロックとを同期させる。このように二段階で同期を行う
ことによりビットの数を減少させて同期に必要な時間を
減少させる。

第６図にはこのような同期システムの詳細が示されてお
り、信号間の順序は第７図及び第８図のタイミング線図
から決定される。出カフ０は緩衝増幅器１８０を介して
真出力１８２及び補出力１８４に接続されている。出力
１８２はＡＮＤ回路１８６に接続され、このＡＮＤ回路
１８６もＡＮＤ回路１８８の反転出力１８９を入力とし
て受ける。ＡＮＤ回路１８８への入力はインバータ１２
２の出力へ接続されており、従ってこの入力は該出力が
使用されているときには低レベルである。このように、
出カフ０が使用されているとき、ＡＮＤ回路１８８の出
力１８９は高レベルとなっているので、ＡＮＤ回路１８
６は緩衝増幅器出力１８２から受信したデータを通過さ
せる。水晶基準クロック１５２は緩衝増幅器１９０を介
してＡＮＤ回路１９２へ接続され、そのＡＮＤ回路１９
２は、第二人力すなわちインバータ１２２の出力に従っ
て変わるＡＮＤ回路１８８の出力１９１を受ける。而し
て、ＡＮＤ回路１９２は出カフ０が利用可なとき、すな
わちデータが伝送されていない時にのみ動作されてクロ
ック１５２のパルスを通過させるＡＮＤ回路１８６．１
８８および１９２は出カフ０が占有されているか否かに
応じて出カフ０のデータ伝送またはクロック１５２のパ
ルスを選択するスイッチ１５４を構成する。

ＡＮＤ回路１８６．１９２の出力は遅延関数１５６を構
成する縦続ＯＲ回路１９４への入力を形成する。

各ＯＲ回路１９４への入力はまたエンコーダ１９６の入
力１９５およびデコーダ１９８の入力１９７へ接続され
ている。エンコーダ１９６およびデコーダ１９８はデー
タバス２００によって相互に接続されている。

エンコーダ１９６は各入力へ優先権を与えるコード番号
１０１６２の集積回路として利用可能な縦続優先エンコ
ーダである。エンコーダ１９６は動作されると最優先権
を有する高入力を選択して該入力に対応する二進コード
をデータバス２００に発生させる。デコーダ１９８は対
応する入力１９７をその出力２０２へ接続するので最新
の高大力１９７が出力２０２へ接続される。ＯＲ回路１
９４は最も遅延した信号が最高の優先権を与えられるよ
うに入力１９５へ接続されているので、最新の高入力が
エンコーダ１９６によって選択される。

エンコーダ１９６は二つのフリップフロップ２０４．２
０６の一方の出力により動作され、該フリップフロップ
２０４．２０６はＮＡＮＤ回路２７１を介して印加され
る電圧制御発振器１６６の出力によってクロックされる
。フリップフロップ２０４はエツジカウンタ１６２から
入力を受け、該エツジカウンタ１６２はＪおよびＫの入
力にインバータを有し互いに直列に接続された三個のＪ
−にフリップフロップ２０８によって構成される。各フ
リップフロップ２０８へのクロック入力は緩衝増幅器１
８０の出力１８４から導入され、フリップフロップ２０
８はデータの流れの、正へ向かう各エツジでクロックさ
れる。各データパケットは同期のため各データパケット
の開始時に多数のそのようなエツジを含むように構成さ
れている。フリップフロップ２０８及び２０４の各々に
入力は共通のバスを介して低信号を供給されて連続する
クロックパルスで出力を補うのを防止する。最初のフリ
ップフロップ２０８へのＪ入力は、データが出カフ０を
横切って伝送されるとき低レベルのままであるＡＮＤ回
路１８８の反転出力１９１である。このようにして、フ
リップフロップ２０８へのＪ入力は出カフ０が占有され
ているときには常に高レベルであり、フリップフロップ
２０８が緩衝増幅器１８０の出力１８４で順次生ずるエ
ツジによってクロックされることを可能にする。

アービトレータ５４が一つのボートを選択した後で最初
に生じたエツジがＱ出力を高レベルにセットするととも
にｄ出力を低レベルにセットする。その後、正へ向かう
各クロックエツジは、全てのＱ出力が高レベルにセット
されるまで次のフリップフロップ２０８のＱ出力を高レ
ベルにセットする。

フリップフロップはクリア入力で高信号によってクリア
されるまで高レベルにセットされた状態にとどまる。デ
ータ伝送が終わって出カフ０が利用可能になると、イン
バータ１２２の出力が低レベルから高レベルへ遷移して
クリア信号が導入される。

このようにして、各データパケットの終了時にフリップ
フロップ２０８がリセフトされて出カフ０が再び話中に
なるまでリセット状態にとどまる。

フリップフロップ２０８によってカウントされるエツジ
数は、該フリップフロップ２０８からの出力を一対の出
力２１２．２１４へ接続するジャンパブロック２１０内
で行われる接続によってきめられる。

出力２１２はフリップフロップ２０４をＯＲ回路２１６
を介してフリップフロップ２０ＢのＱ出力のひとつに接
続するのに使用されている。したがって、ＯＲ回路２１
６への信号は所定のクロックパルスで高レベルから低レ
ベルに変わる。またＯＲ回路２１６はフリップフロップ
１０８のクロック機能を行う緩衝増幅器１８０の出力１
８４からの入力を受ける。ＯＲ回路２１６の出力は反転
されてフリップフロップ２０４のＪ入力に印加されるの
で、ＯＲ回路２１６からの低出力時にＪ入力に高信号が
現れて、クロックパルスが印加されるとフリップフロッ
プ２０４の出力にラッチ信号を与える。出力１８４のパ
ルス列が低レベルであるとともにジャンパブロック２１
０の出力２１２も低レベルであるときには、ＯＲ回路２
１６の出力は低レベルになって、必要数のパルスが通報
の開始時から経過したことを表す。電圧制御発振器１６
６から、データの流れ１７０および水晶基準クロック１
５２周波数の二倍の速度で進む正へ向かうエツジを受信
したとき、ラッチ信号がフリップフロップ２０４のＱ出
力で高信号として発生される。このようにしてエンコー
ダ１９６がラッチされて該エンコーダ１９６の最新の正
入力をデコーダ１９８の出力に接続して、電圧制御発振
器１６６とデータの流れとの間の大まかな同期が得られ
る。

データ伝送の終了時には、フリップフロップ２０８のク
リア信号がフリップフロップ２０４にも印加されて該フ
リップフロップ２０４をリセットしてＱ出力を零に戻す
。

出カフ０が利用可能である間、電圧制御発振器１６６の
過度のドリフトを防止するため、スタンドバイクロック
１５２が同期信号として使用される。

スタンドバイクロック１５２の出力は一対のＪＫフリッ
プフロップ２２２．２２４をクロックすることによって
フリップフロップ２０６からラッチ信号を発生させるの
に使われる。フリップフロップ２２２のＪおよびに入力
は常に高レベルであるため、Ｑ及びｄ出力は正へ向かう
クロックエツジで補完する、ｄ出力はＯＲ回路２１８に
直接接続され、該ＯＲ回路２１８の出力はフリップフロ
ップ２０６の反転Ｊ入力に接続されている。

フリップフロップ２２２のＱ出力は、ジャンパブロック
２１０の出力２１４を他の入力として受けるＯＲ回路２
２６へ接続されている。出力２１４はフリ７ブフロツプ
２０８のＱ出力のうちの選択された一つに接続されてお
り、従って出カフ０が利用可能なとき、すなわちクリア
信号が印加されているときには該出力２１４は低レベル
であり、所定数のエツジが生じた後で高レベルになる。

従って、出カフｏが利用可能な間、ＯＲ回路２２６の出
力はフリップフロップ２２２のＱ出力に従って、クロ７
クパルスの正へ向かうエツジに同調して高レベルと低レ
ベルとの間で交互に変動する。フリップフロップ２２４
は出力２１４の高信号によってクリアされて、データ伝
送の終了時にフリップフロップ２２４のｄ出力は高レベ
ルになる。フリップフロップ２２２のＱ出力がクロック
パルスに応じて低レベルになると、フリップフロップ２
２４のＪ入力で高信号が受信されてそのＱ出力を低レベ
ルにして、出力２１４の高信号によって、すなわちデー
タ伝送の開始時に高レベルにリセットされるまで該Ｑ出
力を低レベルの状態に保持する。

フリップフロップ２２４のＱ出力は第二人力としてＯＲ
回路２１８に接続されており、デ゛−夕が伝送されない
ときには、該ＯＲ回路２１８へ低入力を与える。ＯＲ回
路２１８への再入力とも低レベルのとき、即ちフリップ
フロップ２２４のｄ出力がフリップフロップ２２２のＪ
出力によって低レベルにされるとともに、該フリップフ
ロップ２２２のδ出力が低レベルにあるときには、フリ
ップフロップ２０４へのＪ入力で高出力が受信されて、
電圧制御発振器１６６の次の正へ向かうエツジがフリッ
プフロップ２０４をクロックしてＱ出力を高レベルにし
てエンコーダ１９６をラッチする。このようにしてスタ
ンドバイクロック１５２により発生されるパルスと電圧
制御発振器１６６のパルスとの間の大まかな同期が得ら
れて電圧制御発振器パルスに対する基準信号が与えられ
る。

データ伝送の開始時に、出力２１４は低レベルから高レ
ベルへ変わってフリップフロップ２０６をクリアしてそ
のＱ出力に低信号を与えてエンコーダ１９６を解放する
。フリップフロップ２２４もクリアされて“Ｑ”出力で
高信号を与えてフリップフロップ２０６のセツティング
を防止する。データ伝送中、出力２１４からＯＲ回路２
２６へ高入力を印加することによって、フリップフロッ
プ２２４のＱ出力は高レベルに保持され、前記出力２１
４はフリップフロップ２２４のＪ入力に低信号を与える
ので、クロックパルスの印加時にフリップフロップ２２
４の出力に変化は生じない。ラッチ関数の種々の構成要
素間の関係は第８図のタイミング線図に示されている。

電圧制御発振器１６６とデータの流れとの間の精密な同
期は位相比較器１７０によって与えられ、該位相比較器
１７０はデータの流れの先端縁部と後端縁部を電圧制御
発振器１６６の出力の立上り縁部と比較して、該電圧制
御発振器１６６を制御して前記縁部を同位相にする。位
相比較器１７０は一対のＤ型フリップフロップ２５０．
２５２からなり、それらの一方２５０はデータの流れの
立上り縁部によってクロックされ、他方２５２はデータ
の流れの立下り縁部によってクロックされる。データの
流れはデコーダ１９２の出力２０２からＯＲ回路２５４
を経てクロック入力へ送られる。ＯＲ回路２５４は二つ
の出力２５６．２５８を有し、それらの一方２５８は反
転されている。他方の出力２５６はフリップフロップ２
５０の立上り縁部側フリップフロップ２５０のクロック
入力へ接続されているので、データの流れの正に向かう
縁部がフリップフロップ２５０をクロックしてその出力
２６０をセットする。また出力２５８は立下り縁部側フ
リップフロップ２５２へ接続されているので、データの
流れの負へ向かう縁部はクロック入力で正に向かう縁部
を発生してフリップフロップ２５２の出力２６２をセッ
トする。出力２６０および２６２は互いに接続されて位
相比較器１７０の入力２６４へ制御電圧バス２６３を与
える。該バス２６３内の制御電圧は集積回路を介して電
圧制御発振器１６６の制御入力２６４へ印加され、該集
積回路はバス２６３内の制御電圧を変化させるために適
当な応答特性を与えるように選択された抵抗器２６６お
よびコンデンサ２６８とから構成される。

フリップフロップ２５０．２５２に対する設定入力は電
圧制御発振器１６６の出力から導入されて一連のＯＲ回
路２７０を介して該フリップフロップ２５０．２５２へ
印加され、前記ＯＲ回路２７０はフリップフロップ２０
４．２０６等の回路素子によって生ずるデータ処理の遅
れに対応する遅延を発生する。このような構成により、
クロック入力や設定入力の位相がずれていても、それら
は実時間で同期される。各フリップフロップ２５０．２
５２は電圧制御発振器１６６の出力の正へ向かう縁部の
位置をデータの流れのクロック縁部と比較して相対的位
置を表す出力を与える。従ってクロックパルスが電圧制
御発振器１６６の出力の正に向かう縁部よりも前に進ん
でいる場合には、フリップフロップの出力に零出力が設
定されて最小制御電圧を与える。これによって電圧制御
発振器１６６の出力周波数が増大されて次の正へ向かう
縁部をデータの流れのクロック縁部へ一層近づける。同
様に、電圧制御発振器１６６の正へ向かう縁部がクロッ
ク縁部よりも前に進んでいる場合には、フリップフロッ
プの出力に高信号が設定されて制御電圧を増大させる一
方周波数を減少させ、これによって次の正へ向かう縁部
をクロック縁部に対して遅延させる。

クロック信号の両端縁でクロックされる二つのフリップ
フロップを設けることによって、電圧制御発振器１６６
の出力位相とデータの流れを半期開缶に比較することが
可能となるので、継続的な高信号によって制御電圧を維
持して漸進的に連続する稠整を行うことができる。制御
バス内の集積回路は電圧制御発振器１６６の出力を制御
電圧の急激な遷移から保護して定常状態の制御電圧が得
られるようにしている。このようにして、電圧制御発振
器１６６の出力がデータの流れの位相および周波数に落
着き、その状態からの変動は制御電圧の変化によって補
償される。遅延関数１９４から得られる大まかな同期の
ため、位相の同期がより迅速に得られ、且つより小さな
公差に保持される。

以上の説明によって発明を実施するのに充分な詳細が与
えられたと思われるが、第４図乃至第６図に示した回路
を構成する要素を列挙すると以下の通りである。

参照番号　　　　構成要素番号又は値

【図面の簡単な説明】

図面は本発明の実施例を示すもので、第１図は市内ネッ
トワークの概略図、第２図はモデムの個数を増加させた
第１図の市内ネットワークの変形例を示す概略図、第３
図は第１図の市内ネットワークに組み込まれたセレクタ
およびアービトレータの構成要素のブロック線図、第４
図は第３図に示した構成要素の実施例の概略図、第５図
は第１図の市内ネットワークに使用されるクロック同期
システムの概略ブロック線図、第６図は第５図に示され
た回路の概略線図、第７図は最初の同期中の第６図の構
成要素の相互関係を示すタイミング線図、第８図は最初
の同期中にラッチ信号を発生する際の第６図の構成要素
の相互関係を示すタイミング線図である。符号の説明１０．１０ａ・・・アクセスコントローラ１２・・・ハ
ブ　　　　１４・・・伝送器（伝送リンク）゛１６・・・受信器（受信リンク）１８・・・選択手段　　２０・・・放送手段２２・・・
ネクサス　　４０・・・要求関数４２・・・連動関数　
　５０・・・スイッチ関数５２・・・セレクタ　　５４
・・・アービトレータ１１０．１９６　・・・エンコー
ダ１１２．１９８・・・デコーダ１５２・・・クロツク　１５６・・・遅延手段２００　
・・・データバス特許出願人　ザ　ユニバージティー　オブトロント　イ
ノヴエイションズファウンデイション代理人　　弁理士　杉　本　ゆ　み　子第３図第７図

Claims

【特許請求の範囲】

（１）複数個のアクセスコントローラを備え、それらの
アクセスコントローラ間のデータ伝送のために各アクセ
スコントローラが一つの伝送器及び一つの受信器によっ
て一つのハブに接続されたデータ伝送ネットワークであ
って、前記ハブは、前記アクセスコントローラの各々の
伝送器に接続されて該伝送器のうちの唯一個を選択する
ように作動する選択手段と、前記アクセスコントローラ
の各々の受信器に接続されて該各アクセスコントローラ
へ伝送を行う放送手段と、前記選択手段と前記放送手段
とを接続してそれらの間で前記データを伝送するネクサ
スとからなり、前記選択手段は、前記アクセスコントロ
ーラに各別に接続されて該アクセスコントローラからネ
クサスへのデータの流れを制御する複数個のセレクタと
、それらセレクタの一つを動作させるとともにその他セ
レクタを無効にして一つのアクセスコントローラのみか
らのデータ伝送を保証するアービトレータとを有してな
るデータ伝送ネットワーク。
（２）前記各セレクタの各々は、各アクセスコントロー
ラから前記ネクサスへのデータの流れを制御するスイッ
チ関数を制御する特許請求の範囲第１項記載のデータ伝
送ネットワーク。
（３）前記セレクタの各々は前記アービトレータに接続
されて前記ネクサスへのアクセスを要求する要求関数を
有する特許請求の範囲第２項記載のデータ伝送ネットワ
ーク。
（４）前記セレクタの各々は、前記アービトレータによ
って制御されて、前記ネクサスが特定のアクセスコント
ローラ以外のアクセスコントローラによるデータの伝送
によって占有されている時、前記スイッチ関数及び前記
要求関数を無効にするように動作する無効スイッチを有
する特許請求の範囲第３項記載のデータ伝送ネットワー
ク。
（５）前記アービトレータは二つの信号により前記セレ
クタの各々の前記無効スイッチを制御し、該信号のうち
の一つは前記セレクタのそれぞれに共通であって前記ネ
クサスが占有されていることを表し、また前記信号の他
方は個々のアクセスコントローラに特有のものであって
該アクセスコントローラが前記ネクサスへ接続されるよ
うに選択されていることを表すようにした特許請求の範
囲第４項記載のデータ伝送ネットワーク。
（６）前記セレクタの各々には前記要求関数および前記
スイッチ関数を無効にするための連動関数が設けられ、
該連動関数は前記ネクサスの占有時に一つのアクセスコ
ントローラでデータ伝送が受信された時、前記データ伝
送が終わるまで前記要求関数およびスイッチ関数を無効
にしておくように動作し、これによって前記データ伝送
の開始後に該データ伝送が前記ネクサスへアクセスする
のを防止するようにした特許請求の範囲第５項記載のデ
ータ伝送ネットワーク。
（７）前記連動関数はデータ伝送の存在及び前記無効ス
イッチの出力に応答するスイッチによって制御されるよ
うにした特許請求の範囲第６項記載のデータ伝送ネット
ワーク。
（８）前記アービトレータは複数の入力を有して信号が
受信されている入力を表す出力を発生するエンコーダと
、信号を受信して受信信号に応じて複数の出力の一つに
出力信号を与えるデコーダと、前記エンコーダの出力を
前記デコーダの入力へ接続して前記エンコーダにより発
生された信号によって前記デコーダの唯一つの出力に信
号を発生されるデータバスとを有する特許請求の範囲第
７項記載のデータ伝送ネットワーク。
（９）前記出力は前記セレクタの各１個に接続されて関
連するセレクタを動作させるようにした特許請求の範囲
第８項記載のデータ伝送ネットワーク。
（１０）複数個のアクセスコントローラを備え、それら
のアクセスコントローラ間のデータ伝送のために各アク
セスコントローラが一つの伝送器および一つの受信器に
よって一つのハブに接続されたデータ伝送ネットワーク
であって、前記ハブは、前記アクセスコントローラの各
々の伝送器に接続された選択手段と、前記各受信器へ接
続されてデータを前記アクセスコントローラの各々へ伝
送する放送手段と、前記選択手段を前記放送手段へ接続
するネクサスとからなり、前記選択手段は前記伝送器の
唯一個を選択してそれを前記ネクサスへ接続するアービ
トレータを有し、該アービトレータは、前記伝送器に各
別に接続された複数の入力を有し、データ伝送が受信さ
れた入力を表す信号を一つの出力で発生するエンコーダ
と、一つの入力と複数の出力を有し、該入力をそこで受
信された信号に応じて前記出力の一つに接続するように
動作するデコーダと、前記エンコーダ出力とデコーダ入
力とを接続して前記エンコーダの入力の一つで信号を受
信と前記デコーダの出力の一つで信号を発生するデータ
バスとから構成されるデータ伝送ネットワーク。
（１１）前記デコーダの出力は前記アクセスコントロー
ラへ各別に接続された複数の無効関数に接続され、前記
アクセスコントローラの一つにおける信号によって対応
する無効関数を禁止して前記アクセスコントローラの前
記ネクサスへの接続を可能にするようにした特許請求の
範囲第１０項記載のデータ伝送ネットワーク。
（１２）クロックを備えた所定の特性を有するデータの
流れを同期させるためのデータ同期装置であって、該デ
ータ同期装置は、前記データの流れを受信する信号入力
と、前記データの流れを伝送する信号出力と、前記信号
入力と信号出力との間に延びて該信号入力から該信号出
力へ信号を伝送するように動作する複数の信号通路と、
前記データの流れに作用して、先行する信号の所定の特
性から不連続な時間間隔だけ離れた各信号の前記所定特
性を有する、各信号通路に対して同様の信号を発生する
遅延手段と、前記信号通路内の前記所定特性の存在を監
視して、クロック信号の印加時に前記信号通路の一つを
、前記所定特性を有する信号の通路数に応じて前記出力
へ接続して前記データの流れおよび前記クロック信号間
の大まかな同期を得るように動作する選択手段とからな
るデータ同期装置。
（１３）前記選択手段は前記所定特性を含んだ最新の信
号を有する信号通路を前記出力へ接続する特許請求の範
囲第１２項記載のデータ同期装置。
（１４）前記出力における信号と、前記クロック信号と
を比較して前記データの流れと前記クロックとの間の精
密な同期を行うように該クロック信号の周波数を調節す
るようにした特許請求の範囲第１２項記載のデータ同期
装置。
（１５）所定時間の間、前記選択手段の動作を禁止する
禁止手段を有する特許請求の範囲第１３項記載のデータ
同期装置。
（１６）前記選択手段は各信号通路に接続されて前記所
定特性によってクロックされて該所定特性を含む信号を
搬送する信号通路を表す信号を与えるエンコーダを有す
る特許請求の範囲第１４項記載のデータ同期装置。
（１７）前記エンコーダは一つのデコーダに接続されて
前記エンコーダの信号によって表される信号通路を選択
するようにした特許請求の範囲第１７項記載のデータ同
期装置。