JPS6273631A

JPS6273631A - 半導体製造装置

Info

Publication number: JPS6273631A
Application number: JP21223485A
Authority: JP
Inventors: Hiroshi Kosaka; 博小坂; Takao Kazama; 風間　孝雄
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-09-27
Filing date: 1985-09-27
Publication date: 1987-04-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分封）この発明は、パッチ処理力式ドライエツチング装置など
のように、半導体ウェハーを複数枚一度□に処理するパ
ッチ処理方式の半導体製造装置に関する０（従来の技術）超ＬＳＩ製造試験装置ガイドブック１９８４年度版発行
工業調査会の記載でも分るＬうに、ドライエツチングは
、ＬＳＩ製造プロセスに１．・いて、縮小投影露光装置
に代表されるリソグラフィ技術とともに、素子の微細加
工に不可欠な技術である。

近年のＬＳＩの集積度の向上は、微細加工技術の進歩に
よるところが大きく、現在では６４Ｋ　ＤＲＡＭにおい
て最小線幅２．５〜３μｍ、２５６Ｋ　ＤＲＡＭでは最
小線幅１．５〜２μｍの加工が実現している。

さて、現在実用化されているドライエツチング装置は、
エツチングの処理方法から見ると、（１）バッチ処理、
（２）枚葉処理の２つの方法に大別できる。

バッチ処理は、１回のエツチングを、５〜６枚から２０
６枚の半導体ウェハーについて一度に行うもので、処理
能力が大きいという特徴がある。

第２図に従来の代表的なバッチ処理方式のドライエツチ
ング装置の構成を示す。この装置の構成は、大別して、
エツチング室１．ガス導入系２゜排気系３．高周波′区
源系４．ウニ／・−搬送系５および装置制御系６に分か
れる。また、ウニノー−搬送系５は、バッファ部７．ロ
ード側カセット・エレベーター８およびアンロード側カ
セット・エレベーター９よ＃）ｓ成されている。

ところで、エツチング室ｌにおいて、ウニノ）−（半導
体ウニノ・−）の処理枚数に違いがあると、エツチング
特性が変わるため、従来は、ローディングの隙にパッチ
処理枚数の整数倍になるように作業者がロード側カセッ
トにダミーウニ／・−をセットし、処理後はそれを抜き
取ることによって、バッチ処理枚数の統一を図っている
。

（発明が解決しようとする問題点）しかしながら、上述し友ように、作業者が、・シツチ処
理枚数を統一するため、ロード側カセットに、ダミーウ
ェハー全バッチ処理枚数の整数倍にセツティングする作
業およびアンロード側カセットより抜き取る作業は、処
理ウニノ・−を作業者自身の発塵によって汚染するとい
う問題点かあり、かつキャリアの自ＩＩｊＪ搬送化の上
でも問題があった。

この発明は上記の点にルみなされたもので、その目的は
、処理ウニ／Ｓ−を作業者自身の発塵によって汚染する
という機会を少なくし、かつキャリアの自動搬送化全可
能とすることにある。

（問題点を解決するための手取）この発明では、バッチ処理方式の半導体製造装置におい
て、被処理半導体ウェハーを供給するロード側カセット
・エレベーター１処理され九半導体ウェハーを収容する
アンロード側カセット・エレベーターとともに、ダミー
半導体ウェハーを供給するダミーカセット・エレベータ
ーを設け、さウニ、前記ロード側カセット・エレベータ
ーから処理室に送られる被処理半導体ウニノ・−の数を
計数し、前もって設定した・々ツチ処理枚数と比較する
手段、この手段により被処理半導体ウニノ・−の不足が
判別された場合に、その不足分に相当する枚数のダミー
半導体つニノ）−を前記ダミーカセット会エレベータ−
から処理室に供給する手段、その処理室に供給されたダ
ミー半導体ウェハーの枚数と処理室内における位置を記
憶する手段、前記処理室で処理された半導体ウェハーを
前記アンロード側カセット・エレベーターに戻す際に、
前記記憶手取からの情報に基づいて前記ダミー半導体ウ
ェハーは前記ダミーカセット・エレベーターに戻す手段
を設ける。

（作用）このように構成されたこの発明においては、ロート側カ
セット・エレベーターから処理室に被処理半導体ウニノ
・−が供給される際、計数比較手段により、その数が計
数され、かつ前もって設定したパッチ処理枚数と比較さ
れる。そし７て、いま、送られた被処理半導体ウニノ・
−の不足が判別されると、その不足分に相当する枚数の
ダミー半導体ウェハーがダミーカセット・エレベーター
から処理室に続けて供給される。この時、処理室に供給
されたダミー半導体ウェハーの枚数と処理室における位
置が記憶手取に記憶される。そして、前記処理室内にお
ける半導体ウニノ・−の処理が終了すると、半導体ウニ
ノ・−がアンロード側カセット・エレベーターに供給さ
れ、収容されるようになるが、この時、ダミー半導体ウ
ニ／・−は、前記記１は手段からの情報に基づいてダミ
ーカセット・エレベーターに戻されるようになる。すな
わち、この発明では、パッチ処理枚数を統一するための
ダミー半導体ウェハーの供給、およびこのダミー半導体
ウェハーの回収が自動的に行われるようになる。

（実施例）以下この発明の一実施例を第１図を参照して説明する。

一実施例は、この発明を、パッチ処理方式ドライエツチ
ング装置に応用した場合である。

第１図において、１１はエツチング室、１２はその手前
に設けられたバッファ部であり、このバッファ部１２に
は排気ポンプ１３が接続される。

勿論、このバッファ部１２と同様にエツチング室１１に
も図示しない排気ポンプが接続される。１４は処理ウェ
ハー（破几理半導体ウェハー）ｆｚ！：供給するロード
側カセット・エンベ−ター、１５ｔｌＬ理されたウェハ
ーを収容するアンロード側カセット・エレベーターであ
り、さらに、ここでは、これらエレベータ−１４，１５
とともに、ダミーウェハー（ダミー半導体ウェハー）を
供給するダミーカセット・エレベーター１６が設けられ
る。このダミーカセット・エレベーター１６から供給さ
れるダミーウェハー、およびロード側カセット・エレベ
ーター１４から供給される地理ウェハーは＠記バッファ
部■２を介して前記エツチング室１１に搬送され、また
、エツチングンーケンス終了後は、処理ウェハーがエツ
チング室１１から・９ツファ部１２を介してアンロード
側カセット・エレベーター１５に、また、ダミーウェハ
ーがエツチング室１１からバッファ部１２を介してダミ
ーカセット・エレベーター１６に戻されるが、各エンベ
ｊ’　　ｌ　４　、１５　、１６　トハ：７７７！ｌ　
２間ノ’７エハーの搬送は図示しない搬送ベルトにより
、また、バッファ部１２とエツチング室１１間のウェハ
ーの搬送は図示しない搬送アームにより行われるように
なっている。１７はロード側カセット・エレベーター１
４に付属して設けられた処理ウニ”　−検出センサーで
、ロード側カセット−エレベータ−１４から処理ウェハ
ーが供給さ扛る毎にそれｆ検出する。１８は、ダミーカ
セット・エレベーター１６に付属して設けられ之ダミー
ウェハー検出センサーで、ダミーカセットやエレベータ
−１６からダミーウェハーが供給される毎にそれを検出
する。１９は、前記センサー１７．１８がウェハーの供
給を検出する毎にカウントａが１つ増加−ｊるローディ
ングウェハーカウンターでアシ、２０はパッチ処理枚数
を設定記憶するパッチ処理枚数設定メモリーでちる。ま
之、２１は、前記センサー１８の出力を受けて、ダミー
カセット・エレベーター１６からのダミーウェハーの供
給ごとに、その供給数をカウントしていくダミーウェハ
ー供給数メモリーであり、２２は全体の制御を司る制御
部である。

次に、動作を説明する。ロード側カセット・エレベータ
ー１４からは、制御部２２の制御の下に、処理ウェハー
が１枚ずつ／ぐツファ部１２を介してエツチング室１１
に供給される。この時、まず１枚目の処理ウェハーがバ
ッファ部１２に送られ九仮、その処理ウェハーがエツチ
ング室１１に送うれる時に、次の処理ウェハーがバッフ
ァ部１２に送られるようにし、以下同じとして搬送時間
の効率化を図る。このような搬送方法は、後述するダミ
ーカセット拳エレベータ−１６からのダミーウェハーの
供給、およびウェハーのエレベータ−１５゜１６への戻
しにおいても同様である。

前述のようにしてロード側カセット・エレベーター１４
からエツチング室１１に処理ウェハーカニ枚ｒつ供給さ
れると、それが処理ウェハー検出センサー１７で検出さ
れ、さらに該センサー１７の出力？受けてローディング
ウェハーカウンター１９が供給処理ウェハ一枚数をカウ
ントする。

一方、バッチ処理枚数がパッチ処理枚数設定メモリー２
０にＤ＋Ｉもって設定記憶されている。このメモリー２
０に記ｔぽされたバッチ処理枚数と、前記カウンター１
９でカウントされた供給処理ウェハ一枚数とが制御部２
２で比較され、供給処理ウェハ一枚数がバッチ処理枚数
に達すると、ロード側カセット・エレベーター１４から
のエツチング室１１への処理ウェハーの供給が停止δれ
る。そして、エツチングのシーケンスが開始される。

−力、ローディングウェハーカウンター１９のカウント
数が、メモリー２０の・ンツＬ処理枚数に達しないうち
に、ロード側カセット・エレベーター１４内の処理ウェ
ハーがすべて供給されて空になってしまった場合には、
制御部２２は、ロード側力セット・エレベータ−１４か
らの処理ウェハーの供給に続けて、ダミーカセット・エ
レベーター１６からダミーウェハーをエツチング室１１
に供給するように制御する。

このようにしてダミーウニノ・−の供給が行われると、
それがダミーウェハー検出セン？−１８で検出されるの
で、その出力を受けてローディングウェハーカウンター
１９のカウント数が再び増加する。ま友、前記センサー
１８の出力を受けてダミーウェハーの供給数をダミーウ
ェハー供給数メモリー２１がカウントする。

そして、ダミーウェハーの供給により前記ローディング
ウェハーカウンター１９のカウント数が、メモリー２０
のパッチ処理枚数に到達すると、ダミーカセット・エレ
ベーター１６からのエツチング室１１へのダミーウェハ
ーの供給が停止され、エツチングのシーケンスが開始さ
れる。この時、ダミーウェハー供給数メモリー２１の値
により、供給され几ダミーウェハーの数と、エツチング
室１１のテーブルのどの位置にダミーウェハーがセット
されているかがわわる。すなわち、エツチング室１１の
テーブルに対しては、一定位置からウェハーローディン
グを開始するので、ダミーウェハーの枚数が分れば、テ
ーブル上のどのポジションからどのポジションまでダミ
ーウェハーがセットされているかが分る。

エツチングが終了すると、ウェハーは、エツチング室１
１からバッファ部１２を介してアンロード側カセット・
エレベーター１５に収納される。

この時、バッチ処理枚数を統一するためにダミーウェハ
ーがエツチング室１１に供給されていた時には、咳ダミ
ーウェハーは、ダミーウニノヘー供給畝メモＩＪ−２１
に記憶さｎている情報を基に・９ソフア都１２を介して
ダミーカセット・エレベーター１６に収納される工うに
なる。

なお、以上の一実施例は、この発明をパッチ処理方式の
ドライエツチング装置に応用した場合についてであるが
、この発明は、他の同様なパッチ処理方式の半導体製造
装置にも応用できる。

（発明の効果）以上詳細に説明したように、この発明によれば、バッチ
処理枚数の違いを防止するダミー半導体ウェハーの投入
および回収を、作業者の手作業に代えて自動的に行うよ
うにし友ので、作業者の発塵によるウェハーの汚染が無
くなシ、歩留シの向上が期待でき、かつキャリアの自動
搬送化が可能になる。

【図面の簡単な説明】

（図面）第１図はこの発明の半導体製造装置の一実施例を示す構
成図、第２図は従来のドライエツチング装置の構成図で
ある。１１・・・エツチング室、１４・・・ロード側カセット
・エレベーター１１５・・・アンロード側カセット・エ
レベーター１１６・・・ダミーカセット・エレベーター
５１７・・・処理ウェハー検出センサー、１８・・・ダ
ミーウェハー検出センサー、１９・・・ローディングウ
ェハーカウンター、２０・・・・９ツチ処理枚数設定メ
モリー、２１・・・ダミーウェハー供給数メモリー、２
２・・・制御部。

Claims

【特許請求の範囲】半導体ウェハーを処理室で複数枚一度に処理するパッチ
処理方式の半導体製造装置において、（ａ）被処理半導
体ウェハーを供給するロード側カセット・エレベーター
と、（ｂ）処理された半導体ウェハーを収容するアンロード
側カセット・エレベーターと、（ｃ）ダミー半導体ウェハーを供給するダミーカセット
・エレベーターと、（ｄ）前記ロード側カセット・エレベーターから処理室
に送られる被処理半導体ウェハーの数を計数し、前もつ
て設定したパッチ処理枚数と比較する手段と、（ｅ）この手段により被処理半導体ウェハーの不足が判
別された場合に、その不足分に相当する枚数のダミー半
導体ウェハーを前記ダミーカセット・エレベーターから
処理室に供給する手段と、（ｆ）その処理室に供給され
たダミー半導体ウェハーの枚数と処理室内における位置
を記憶する手段と、（ｇ）前記処理室で処理された半導体ウェハーを前記ア
ンロード側カセット・エレベーターに戻す際に、前記記
憶手段からの情報に基づいて前記ダミー半導体ウェハー
は前記ダミーカセット・エレベーターに戻す手段とを具
備することを特徴とする半導体製造装置。