JPS6273349A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6273349A JPS6273349A JP60212540A JP21254085A JPS6273349A JP S6273349 A JPS6273349 A JP S6273349A JP 60212540 A JP60212540 A JP 60212540A JP 21254085 A JP21254085 A JP 21254085A JP S6273349 A JPS6273349 A JP S6273349A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- data
- signal
- outputs
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体記憶装置に関するもので、特にＲＡＭ（
随時読み出し、書き込み可能な記憶装置）に使用される
ものである。
随時読み出し、書き込み可能な記憶装置）に使用される
ものである。
一般にＲＡＭは全く受動的素子で６Ｄ、例えば第５図の
如く外部から与えられるアドレス信号、コントロール信
号（読み出し、書き込み信号Ｒ／Ｗ 、千ッグイネーブ
ル信号ＣＢ、チップセレクト信号Ｃ８等）により、ＲＡ
ＭＪの内部のデータを出力したり、又与えられたデータ
を内部に古き込んだシしている。第５図において読み出
し、書き込み信号Ｒ／Ｗが“１”で、チッグイネープル
信号で１−を“０＃にすると、アンドダート２を介して
出力信号コントロール３ステートバツフア３がアクティ
ブになり、籍単に読み出しが行なえる。また信号Ｒ／Ｙ
が“０”で、信号で１を“Ｏ″にすると、アンドダート
４を介して出力信号コントロール３ステートバツフア５
がアクティブになり、簡単に書き込みが行なえる。この
ため従来のＲＡ Ｍは、その内容を第３者に知られたく
ない、または書き換えたくない場合、その保護のために
、ＲＡＭを使うシステム側でその保護の手段ヲ講じる必
要がある。その手段とけ、例えばシステムの電源スィッ
チに鍵をつけるとか、システムが特定のＲＡＭをアクセ
スした場合エラーを発生させる、使用者にＩ Ｄ （Ｉ
ｄｅｎｔｉｆｙ） ＝ｒ−ド等を入力させ、異なるＩＤ
コードにはＲＡＭのアクセスを禁止する等である。
如く外部から与えられるアドレス信号、コントロール信
号（読み出し、書き込み信号Ｒ／Ｗ 、千ッグイネーブ
ル信号ＣＢ、チップセレクト信号Ｃ８等）により、ＲＡ
ＭＪの内部のデータを出力したり、又与えられたデータ
を内部に古き込んだシしている。第５図において読み出
し、書き込み信号Ｒ／Ｗが“１”で、チッグイネープル
信号で１−を“０＃にすると、アンドダート２を介して
出力信号コントロール３ステートバツフア３がアクティ
ブになり、籍単に読み出しが行なえる。また信号Ｒ／Ｙ
が“０”で、信号で１を“Ｏ″にすると、アンドダート
４を介して出力信号コントロール３ステートバツフア５
がアクティブになり、簡単に書き込みが行なえる。この
ため従来のＲＡ Ｍは、その内容を第３者に知られたく
ない、または書き換えたくない場合、その保護のために
、ＲＡＭを使うシステム側でその保護の手段ヲ講じる必
要がある。その手段とけ、例えばシステムの電源スィッ
チに鍵をつけるとか、システムが特定のＲＡＭをアクセ
スした場合エラーを発生させる、使用者にＩ Ｄ （Ｉ
ｄｅｎｔｉｆｙ） ＝ｒ−ド等を入力させ、異なるＩＤ
コードにはＲＡＭのアクセスを禁止する等である。
しかし小規模なシステムでは、上記手段を講じることは
癲しく、誰でも容易にＲＡＭの内容を参照し、また１誉
き換えることが可能であった。
癲しく、誰でも容易にＲＡＭの内容を参照し、また１誉
き換えることが可能であった。
本発明は、査定の人物にのみＲＡＭの動作をご、シ、そ
れ以外の場合には動作を禁止するような手段を、ＲＡＭ
内部に予め組み込んでおくものである。
れ以外の場合には動作を禁止するような手段を、ＲＡＭ
内部に予め組み込んでおくものである。
本発明は、ＲＡＭの内部に、特定の情報（ＩＤコード等
）を格納する格納部分をもち、その格納部分に外部から
データを人力する手段と、上記格納部分のデータ内容と
外部からの入力とを比較する手段をもち、比較一致した
場合にのみその後のＲＡＭの動作が許されるようにした
こと全特徴としている。
）を格納する格納部分をもち、その格納部分に外部から
データを人力する手段と、上記格納部分のデータ内容と
外部からの入力とを比較する手段をもち、比較一致した
場合にのみその後のＲＡＭの動作が許されるようにした
こと全特徴としている。
以下口面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは一部第５図のも
のと対応するので、対応個所には同一符号を付して説明
を省略し、特徴とする部分の説明を行なう。第１図にお
いて１１はＩＤコード設定信号をイネーブルにする信号
をつくるフリップフロッグ、１２はＩＤコードを記憶保
持するフリップフロップ、１３は外部から入力されるＩ
Ｄコードを一旦ラッチするフリップフロッグ、１４は比
較器、１５〜１７はアンド回路、１８はデータバス、Ｒ
Ｄは読み出し信号、ｉは香き込み信号である。
図は同実施例の回路図であるが、これは一部第５図のも
のと対応するので、対応個所には同一符号を付して説明
を省略し、特徴とする部分の説明を行なう。第１図にお
いて１１はＩＤコード設定信号をイネーブルにする信号
をつくるフリップフロッグ、１２はＩＤコードを記憶保
持するフリップフロップ、１３は外部から入力されるＩ
Ｄコードを一旦ラッチするフリップフロッグ、１４は比
較器、１５〜１７はアンド回路、１８はデータバス、Ｒ
Ｄは読み出し信号、ｉは香き込み信号である。
第１図においてＲＡＭの読み出し時は、第２図のタイミ
ングチャートに示されるように（が号ｉの立ち下がりの
エツジでアンドデート１７の出力が“Ｏ＃となシ、デー
タ・９ス１８上のＩＤコード金フリップフロツゾ１３に
ラッチする。このときフリップフロッグ１１．１２はク
ロックが入らず、以前のデータ（フリップフロッグ１２
はＩＤコード）を保持している。フリップフロッグ１２
と１３の出力を比較器１４で比較し、両出力が一致した
時のみデータバッファ５がアクティブとなり、ＲＡＭＩ
からデータが出力される。
ングチャートに示されるように（が号ｉの立ち下がりの
エツジでアンドデート１７の出力が“Ｏ＃となシ、デー
タ・９ス１８上のＩＤコード金フリップフロツゾ１３に
ラッチする。このときフリップフロッグ１１．１２はク
ロックが入らず、以前のデータ（フリップフロッグ１２
はＩＤコード）を保持している。フリップフロッグ１２
と１３の出力を比較器１４で比較し、両出力が一致した
時のみデータバッファ５がアクティブとなり、ＲＡＭＩ
からデータが出力される。
またＲＡＭの書き込み時は、第３図のタイミングチャー
トに示されるように信号ＷＴの立ち下がりで、データバ
ス１８上のＩＤコードをプリップフロラｆ１３（でラッ
チする。このとき信号ＨＤば“１＃なので、フリップフ
ロッグ１２にはクロックが入らず、フリップフロップ１
２のデータは変化しない。フリップフロッグ１２と１３
の出力を比較し、一致した時のみバッファ３がアクティ
ブとなり、データバス１８上のデータｆｃＲＡＭｚの内
部へ転送する。
トに示されるように信号ＷＴの立ち下がりで、データバ
ス１８上のＩＤコードをプリップフロラｆ１３（でラッ
チする。このとき信号ＨＤば“１＃なので、フリップフ
ロッグ１２にはクロックが入らず、フリップフロップ１
２のデータは変化しない。フリップフロッグ１２と１３
の出力を比較し、一致した時のみバッファ３がアクティ
ブとなり、データバス１８上のデータｆｃＲＡＭｚの内
部へ転送する。
第４図はＩｎコードを変更、設定する場合のタイミング
チャートである。信号ＲＤが“０＃のとき信号Ｗ Ｔ
’５立ち下げることで、フリップフロッグ１１の出力を
０”にし、次の信号ＲＤの立ち上がりがフリラグフロン
ｆ１２のクロック入力Ｖζなるようにする。このときデ
ータバス１８上のＩＤコードがフリップフロッグ１２Ｖ
Ｃラツチされる。一旦フリッグフロッグ１２にラッチさ
れたデータは、同様のシーケンスをとらない限り内容が
変わることはないものである。
チャートである。信号ＲＤが“０＃のとき信号Ｗ Ｔ
’５立ち下げることで、フリップフロッグ１１の出力を
０”にし、次の信号ＲＤの立ち上がりがフリラグフロン
ｆ１２のクロック入力Ｖζなるようにする。このときデ
ータバス１８上のＩＤコードがフリップフロッグ１２Ｖ
Ｃラツチされる。一旦フリッグフロッグ１２にラッチさ
れたデータは、同様のシーケンスをとらない限り内容が
変わることはないものである。
以上説明した如く本発明によれば、機密保護の機能′５
ｒ、ＲＡＭ内部に組み込むことにより、第３首からの解
読を非常に困碓なものとすることができる。特にＩＣカ
ード等、他人に知られては困る個人データの保存時に有
効である。また通常のシステムにおいても、ＣＰＵ（中
−央処理装置）の暴走によるメモリ内容の破壊等に対し
てもかなシ防ぐことが可能である。またＲＡＭを使うシ
ステム側で機密保護の手段を講じる必要がなく、システ
ムが簡単化されるものである。
ｒ、ＲＡＭ内部に組み込むことにより、第３首からの解
読を非常に困碓なものとすることができる。特にＩＣカ
ード等、他人に知られては困る個人データの保存時に有
効である。また通常のシステムにおいても、ＣＰＵ（中
−央処理装置）の暴走によるメモリ内容の破壊等に対し
てもかなシ防ぐことが可能である。またＲＡＭを使うシ
ステム側で機密保護の手段を講じる必要がなく、システ
ムが簡単化されるものである。
第１図は本発明の一実施例の回路構成図、第２図ないし
第４図は同回路の動作を示すタイミングチャート、第５
図は従来のＲＡＭの回路構成図である。 １・・・ＲＡ Ｍ 、 ２ ｐ ４ ｐ １５ ＊〜１
７・・・アンド［”ｌ路、ｓ ｙ ｓ・・・ｆ−タパッ
ファ、１１〜１３・・・フリップフロップ、１４・・・
比較器、１８・・・データバス。 出順人代理人 弁理士 鈴 江 武 彦■ ＤＡＴＡ ＩＤコート” ＷＲＩＴＥ
ＤＡＴＡ第３図 貰Ａ −ドｉ！４図 ＡｒＡ 第５図
第４図は同回路の動作を示すタイミングチャート、第５
図は従来のＲＡＭの回路構成図である。 １・・・ＲＡ Ｍ 、 ２ ｐ ４ ｐ １５ ＊〜１
７・・・アンド［”ｌ路、ｓ ｙ ｓ・・・ｆ−タパッ
ファ、１１〜１３・・・フリップフロップ、１４・・・
比較器、１８・・・データバス。 出順人代理人 弁理士 鈴 江 武 彦■ ＤＡＴＡ ＩＤコート” ＷＲＩＴＥ
ＤＡＴＡ第３図 貰Ａ −ドｉ！４図 ＡｒＡ 第５図
Claims (1)
- 随時読み出し、書き込み可能な記憶装置（ＲＡＭ）と、
該ＲＡＭ内部に識別コードをストアする部分と、外部か
らの入力データと前記識別コードを比較する比較器とを
有し、外部から入力されたデータと識別コードが一致し
ない場合、前記ＲＡＭの動作が禁止されるようにしたこ
とを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212540A JPS6273349A (ja) | 1985-09-27 | 1985-09-27 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212540A JPS6273349A (ja) | 1985-09-27 | 1985-09-27 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273349A true JPS6273349A (ja) | 1987-04-04 |
Family
ID=16624365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60212540A Pending JPS6273349A (ja) | 1985-09-27 | 1985-09-27 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01277948A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | メモリーカード |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130000A (en) * | 1979-03-26 | 1980-10-08 | Mitsubishi Electric Corp | Memory unit |
| JPS5685169A (en) * | 1979-12-15 | 1981-07-11 | Fujitsu Ltd | Microprocessor |
| JPS5687148A (en) * | 1979-12-18 | 1981-07-15 | Fujitsu Ltd | Microprocessor |
| JPS603748A (ja) * | 1983-06-22 | 1985-01-10 | Toshiba Corp | コントロ−ラ用メモリの照合方法 |
-
1985
- 1985-09-27 JP JP60212540A patent/JPS6273349A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55130000A (en) * | 1979-03-26 | 1980-10-08 | Mitsubishi Electric Corp | Memory unit |
| JPS5685169A (en) * | 1979-12-15 | 1981-07-11 | Fujitsu Ltd | Microprocessor |
| JPS5687148A (en) * | 1979-12-18 | 1981-07-15 | Fujitsu Ltd | Microprocessor |
| JPS603748A (ja) * | 1983-06-22 | 1985-01-10 | Toshiba Corp | コントロ−ラ用メモリの照合方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01277948A (ja) * | 1988-04-30 | 1989-11-08 | Nec Corp | メモリーカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101238473B (zh) | 保护密钥的安全终端和方法 | |
| DE69325072T2 (de) | Gesicherte Speicherkarte | |
| JPH0758500B2 (ja) | 携帯可能電子装置 | |
| JPS6325393B2 (ja) | ||
| JPS60150700U (ja) | 電源アップ，ダウン時のｒａｍ保持機能を有するマイクロプロセッサ | |
| TW532009B (en) | Memory device and memory access limiting method | |
| KR100841982B1 (ko) | 호스트 식별 정보를 저장하는 메모리 카드 및 그것의액세스 방법 | |
| JPS594799B2 (ja) | メモリ装置 | |
| JPS6273349A (ja) | 半導体記憶装置 | |
| JP2929696B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2609645B2 (ja) | 携帯可能電子装置 | |
| JPS63208145A (ja) | Ｉｃカ−ド | |
| JPH03278150A (ja) | マイクロコンピュータ | |
| JPH03276346A (ja) | メモリカード | |
| JP3166168B2 (ja) | Ｉｃカードを利用したデータの記録方法 | |
| JP2505003B2 (ja) | 補助記憶を持つｉｃカ―ド | |
| JPS6376035A (ja) | Ｉｃカ−ド | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPH0528050A (ja) | メモリ−ｉｃカードのコピープロテクト方法及び回路 | |
| JPS58208999A (ja) | メモリ装置 | |
| JPH04367045A (ja) | 半導体記憶装置 | |
| JPS5943455A (ja) | 磁気デイスク制御装置 | |
| JPS62171088A (ja) | Ｉｃカ−ド | |
| JPS6382533A (ja) | 携帯可能電子装置のメモリアクセス方法 | |
| JPH01161564A (ja) | 情報処理装置 |