JPS6273314A - 交流信号通電制御装置 - Google Patents
交流信号通電制御装置Info
- Publication number
- JPS6273314A JPS6273314A JP21333985A JP21333985A JPS6273314A JP S6273314 A JPS6273314 A JP S6273314A JP 21333985 A JP21333985 A JP 21333985A JP 21333985 A JP21333985 A JP 21333985A JP S6273314 A JPS6273314 A JP S6273314A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- trigger
- time
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、ゼロクロススイッチにより交流信号のゼロク
ロスを検出して交流信号の通電を制御する交流信号通電
制御装置に関するものであり、詳しくは、ゼロクロスス
イッチからの交流信号の通電状態を示す信号光）［回路
の改良に関するものである。
ロスを検出して交流信号の通電を制御する交流信号通電
制御装置に関するものであり、詳しくは、ゼロクロスス
イッチからの交流信号の通電状態を示す信号光）［回路
の改良に関するものである。
［従来の技術］
スイッチング電源の検査にあたっては、’ｆ’Ｆｉ源の
オン、オフ時における出力電圧の立ち上り時間および立
ち下がり時間を測定することも行われている。
オン、オフ時における出力電圧の立ち上り時間および立
ち下がり時間を測定することも行われている。
第４図は、従来のこのような検査装置の一例を示すブロ
ック図である。第４図において、１は商用電源（ＡＣ１
００Ｖ、以下ＡＣという））の入力端子であり、ケ１−
１クロスス、イツチ２を構成するソリッドステートリレ
ー３（以下ＳＳＲという）に接続されている。４は５Ｓ
Ｒ３の動作を制御するオンオフ４ｇ ’？ｊ Ｓ Ｃの
入力端子であり、５ＳＲ３に接続されている。５ＳＲ３
はＡンオフ制御信号ＳＣがオンに＜Ｋつだ１９にＡＣが
ゼ］］レベルをクロスしたことを検出してＡＣを通電供
給づるものであって、絶対ｆｉｎ回路５を介してコンパ
レータ６の一方の入力端子に供給するとともに、検杏対
蒙ス・イツチング心象（ｕｎｉｔ ｕｎｄｅｒ ｔｅｓ
ｔ 、以下ＵＵＴという）７に供給する。ＵＵＴ７はＡ
Ｃが供給されることにより直流信号（以下ＤＣとい′う
）を発生し、コンパレータ８の一方の入力端子に加える
。
ック図である。第４図において、１は商用電源（ＡＣ１
００Ｖ、以下ＡＣという））の入力端子であり、ケ１−
１クロスス、イツチ２を構成するソリッドステートリレ
ー３（以下ＳＳＲという）に接続されている。４は５Ｓ
Ｒ３の動作を制御するオンオフ４ｇ ’？ｊ Ｓ Ｃの
入力端子であり、５ＳＲ３に接続されている。５ＳＲ３
はＡンオフ制御信号ＳＣがオンに＜Ｋつだ１９にＡＣが
ゼ］］レベルをクロスしたことを検出してＡＣを通電供
給づるものであって、絶対ｆｉｎ回路５を介してコンパ
レータ６の一方の入力端子に供給するとともに、検杏対
蒙ス・イツチング心象（ｕｎｉｔ ｕｎｄｅｒ ｔｅｓ
ｔ 、以下ＵＵＴという）７に供給する。ＵＵＴ７はＡ
Ｃが供給されることにより直流信号（以下ＤＣとい′う
）を発生し、コンパレータ８の一方の入力端子に加える
。
各コンパレータ６．８の他方の入力端子には、それぞれ
所定の基準電圧ｖｒＩ、Ｖｒ２がＪｒ口えられている。
所定の基準電圧ｖｒＩ、Ｖｒ２がＪｒ口えられている。
一方のコンパレータ６の出力信号は５ＳＲ３がＡＣ通電
状態であることを示すトリガ信号３ｔとしてカウンタ９
の入力端子Ａに加えられ、他方のコンパレータ８の出力
信号はＵ ＬＪ Ｔ ７のＤＣ出力か所定の値に達した
ことを示す検出信号Ｓｄとしてカウンタ９の入力端子Ｂ
に加えられている。そして、カウンタ９は、トリガ信号
Ｓｔが立ち上がった時刻と検出信号Ｓｄが立ち上がった
時刻との時間差を８１敗する。
状態であることを示すトリガ信号３ｔとしてカウンタ９
の入力端子Ａに加えられ、他方のコンパレータ８の出力
信号はＵ ＬＪ Ｔ ７のＤＣ出力か所定の値に達した
ことを示す検出信号Ｓｄとしてカウンタ９の入力端子Ｂ
に加えられている。そして、カウンタ９は、トリガ信号
Ｓｔが立ち上がった時刻と検出信号Ｓｄが立ち上がった
時刻との時間差を８１敗する。
第５図はこのような装置の動作を説明するための波形図
であり、（ａ ）は入力端子１に加えられるＡＣの波形
を示し、（ｂ）は入力端子４に加えｔうれるオンオフ制
御信号ＳＣの波形を示し、（Ｃ）は５ＳＲ３から出力さ
れるＡＣの波形を示し、（ｄ ）はトリガ信号Ｓｔの波
形を示し、（ｅ ）はＵ Ｕ Ｔ ７ ／）１ ｒらコ
ンパレータε３に出力されるＩ） Ｃの波形を示してい
る。
であり、（ａ ）は入力端子１に加えられるＡＣの波形
を示し、（ｂ）は入力端子４に加えｔうれるオンオフ制
御信号ＳＣの波形を示し、（Ｃ）は５ＳＲ３から出力さ
れるＡＣの波形を示し、（ｄ ）はトリガ信号Ｓｔの波
形を示し、（ｅ ）はＵ Ｕ Ｔ ７ ／）１ ｒらコ
ンパレータε３に出力されるＩ） Ｃの波形を示してい
る。
Ｓ Ｓ Ｒ３は、１１，１刻［、でオンオフ制御信号Ｓ
ｃがオンになって６、時ａすｔ ２でＡＣがゼロレベル
をりＬ１スするまでの時間ＴａはＡＣを通電さけない。
ｃがオンになって６、時ａすｔ ２でＡＣがゼロレベル
をりＬ１スするまでの時間ＴａはＡＣを通電さけない。
すなわら、オンオフ制１２１１信号Ｓｃの状態のみでは
５ＳＲ３にお【ブるＡＣの通電状態を正確に知ることは
できない。そこで、５ＳＲ３から通電出力されるＡＣを
絶対値回路５を介してコンパレータ６に加えて基準電圧
Ｖｒ、と比較し、ＡＣが基準電圧ｖｒ、を越えた時点ｔ
２でトリガ信＠Ｓｔを発生させてカウンタ９の計ｒＩｌ
υ）作を開始させている。一方、ＵＵＴ７の出力ＤＣは
コンパレータ８により↓、【準電圧Ｖｒ２と比較され、
ＤＣが基準電圧ｖｒ２を越えたＨ、１点【３で検出信号
３ｄを発生させでカウンタ９の計数動作を終了させる。
５ＳＲ３にお【ブるＡＣの通電状態を正確に知ることは
できない。そこで、５ＳＲ３から通電出力されるＡＣを
絶対値回路５を介してコンパレータ６に加えて基準電圧
Ｖｒ、と比較し、ＡＣが基準電圧ｖｒ、を越えた時点ｔ
２でトリガ信＠Ｓｔを発生させてカウンタ９の計ｒＩｌ
υ）作を開始させている。一方、ＵＵＴ７の出力ＤＣは
コンパレータ８により↓、【準電圧Ｖｒ２と比較され、
ＤＣが基準電圧ｖｒ２を越えたＨ、１点【３で検出信号
３ｄを発生させでカウンタ９の計数動作を終了させる。
これにより、カウンタ９は、トリガ信号Ｓｔが立ら上が
った時刻［２と検出信＠Ｓｄが立ち上がった時刻【３と
の時間差Ｔｂ、すなわちＵＵＴ７の立ら、Ｆがり時間を
５１数することになる。
った時刻［２と検出信＠Ｓｄが立ち上がった時刻【３と
の時間差Ｔｂ、すなわちＵＵＴ７の立ら、Ｆがり時間を
５１数することになる。
ところで、現実の５ＳＲ３は、オンオフ制御信号Ｓｃが
オフの場合でも２０Ｖ程度のもれ電圧を生じている。こ
のために、コンパレータ６の基準電圧ｒ１をもれ電圧よ
りも高く設定しなければｈ１３ない。
オフの場合でも２０Ｖ程度のもれ電圧を生じている。こ
のために、コンパレータ６の基準電圧ｒ１をもれ電圧よ
りも高く設定しなければｈ１３ない。
［発明が解決しよ・）とする問題点］
この結宋、コンパレータ６から出力されるトリガ信号Ｓ
ｔは第６図に示すように真のぜ［１クロス時（すに対し
て八（だけ遅れて立ち上がることになり、カウンタ９の
計数値に時間誤差を生じることになる。
ｔは第６図に示すように真のぜ［１クロス時（すに対し
て八（だけ遅れて立ち上がることになり、カウンタ９の
計数値に時間誤差を生じることになる。
本発明は、このような点に着目してなされたもので、そ
の目的は、ゼロクロススイッチからの交流（８号の通電
に対応したトリガ信４を時間誤差を１１１′な−うこと
なく発生させることができるトリガ発生回路を有する交
流信号通電ｉｌｌｌｌ間を１！ｉ！供することにある。
の目的は、ゼロクロススイッチからの交流（８号の通電
に対応したトリガ信４を時間誤差を１１１′な−うこと
なく発生させることができるトリガ発生回路を有する交
流信号通電ｉｌｌｌｌ間を１！ｉ！供することにある。
ｒ問題点を解決するための手段］
このような目的を達成する本発明は、ΔンＡフ制御信号
の状態に応じて交流信号のピロクロスを検出し交流信８
の通電を制御するげ【］クロススイッチと、ゼロクロス
スイッチに加えられる交流信号からクロック信号を作成
するクロック作成回路と、り１コック作成回路から出力
されるクロック信号によりゼロクロススイッチに加えら
れるオンオフ制御信号をｔｆンプリングしゼロクロスス
イッチからの交流信号の通電に対応したトリガ信号を発
生するトリガ発生回路とで構成されたことを特徴とする
。
の状態に応じて交流信号のピロクロスを検出し交流信８
の通電を制御するげ【］クロススイッチと、ゼロクロス
スイッチに加えられる交流信号からクロック信号を作成
するクロック作成回路と、り１コック作成回路から出力
されるクロック信号によりゼロクロススイッチに加えら
れるオンオフ制御信号をｔｆンプリングしゼロクロスス
イッチからの交流信号の通電に対応したトリガ信号を発
生するトリガ発生回路とで構成されたことを特徴とする
。
［実ｆＭ例１
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実ｌＪＩ！！例の要部を示すブロッ
ク図であり、第４図と同一部分には同一符号を付けてい
る。第１図において、１０は５ＳＲ３に加えられるＡＣ
Ｃ日日クロック信号ＳＣｃを作成するクロック作成回路
（以下ＣＬＫという）、１１はこのＣＬＩＯから出力さ
れるクロック信号ＳＣＬにより５ＳＲ３に加えられるオ
ンオフ制御信号３ｃを＋ｆン７′リングし５ＳＲ３から
のＡＣの通゛心に対応したトリガ信＠Ｓｔを発生するト
リガ発生回路である。
ク図であり、第４図と同一部分には同一符号を付けてい
る。第１図において、１０は５ＳＲ３に加えられるＡＣ
Ｃ日日クロック信号ＳＣｃを作成するクロック作成回路
（以下ＣＬＫという）、１１はこのＣＬＩＯから出力さ
れるクロック信号ＳＣＬにより５ＳＲ３に加えられるオ
ンオフ制御信号３ｃを＋ｆン７′リングし５ＳＲ３から
のＡＣの通゛心に対応したトリガ信＠Ｓｔを発生するト
リガ発生回路である。
第２図は、ＣＬ Ｋ １０の具体例を含むブロック図で
ある。ＣＬ Ｋ １０は、演梓増幅器とダイオードより
なりＡＣをＡＣと周期の等しい方形波に波形整形するコ
ンパレータ１２、抵抗器とコンデンサと２個のインバー
タと排他的論理和ゲートよりなりコンパレータ１２から
出力される方形波を２倍の周波数に逓倍する逓倍回路１
３とで構成されている。トリガ発生回路１１としてはＤ
形フリップフロップが用いられていて、Ｄ端子にはオン
オフ制御信号ＳＣの入力端子４が接続され、ＧＫ端子に
はＣＬＫｌｏを構成する排他的論理和ゲートの出力端子
が接続されていて、Ｑ端子からトリガ信号Ｓｔが出力さ
れることになる。
ある。ＣＬ Ｋ １０は、演梓増幅器とダイオードより
なりＡＣをＡＣと周期の等しい方形波に波形整形するコ
ンパレータ１２、抵抗器とコンデンサと２個のインバー
タと排他的論理和ゲートよりなりコンパレータ１２から
出力される方形波を２倍の周波数に逓倍する逓倍回路１
３とで構成されている。トリガ発生回路１１としてはＤ
形フリップフロップが用いられていて、Ｄ端子にはオン
オフ制御信号ＳＣの入力端子４が接続され、ＧＫ端子に
はＣＬＫｌｏを構成する排他的論理和ゲートの出力端子
が接続されていて、Ｑ端子からトリガ信号Ｓｔが出力さ
れることになる。
このように構成された回路の動作について、第゛ ３図
の波形口を用いて説明する。
の波形口を用いて説明する。
第３図において、（ａ ）は入力端子１に加えられるＡ
Ｃの波形を示し、（ｂ）はコンパレータ １１２の出力
波形を示し、（Ｃ）はＣＬ Ｋ １０を構成する逓ｆ８
回路１３から出力されろクロックｊｃｉ号５ＣＩ−の波
形を示し、（ｄ）は入力端子４に加えられるオンオフ割
引（；ｌ”＠ ＳＣの波形を示し、（ｅ ）は５ＳＲ３
から出力されるＡＣの波形を示し、（「）はトリガ発７
１回路１１から出力されるトリガ信号Ｓｔの波形を示し
ている。
Ｃの波形を示し、（ｂ）はコンパレータ １１２の出力
波形を示し、（Ｃ）はＣＬ Ｋ １０を構成する逓ｆ８
回路１３から出力されろクロックｊｃｉ号５ＣＩ−の波
形を示し、（ｄ）は入力端子４に加えられるオンオフ割
引（；ｌ”＠ ＳＣの波形を示し、（ｅ ）は５ＳＲ３
から出力されるＡＣの波形を示し、（「）はトリガ発７
１回路１１から出力されるトリガ信号Ｓｔの波形を示し
ている。
入力端子１に加えられるＡＣは、コンパレータ１２によ
りゼロレベルとクロスした瞬間に交互に立ら上がりと立
ら下がりを繰り返すＡＣと周期が等しい方形波Ｓｓに波
形整形される。この方形波ＳＳは逓倍回路１３に加えら
れて２倍の周波数を有するクロック信＠ＳｃＬに逓倍さ
れ、トリガ発生回路１１を構成するＤ形フリップフロッ
プのＣＫ Ａ８子に加えられる。なお、このクロック信
号ＳＣＬのパルス幅Ｗは、逓倍回路１３を構成する抵抗
器とコンデンサの時定数に応じて設定される。そして、
トリガ発生回路１１を構成するＤ形フリップフロップは
、このクロック信号ＳｃＬに従−）で入力端子４に加え
られるオンオフ制御信号３ｃをリンプリングする。
りゼロレベルとクロスした瞬間に交互に立ら上がりと立
ら下がりを繰り返すＡＣと周期が等しい方形波Ｓｓに波
形整形される。この方形波ＳＳは逓倍回路１３に加えら
れて２倍の周波数を有するクロック信＠ＳｃＬに逓倍さ
れ、トリガ発生回路１１を構成するＤ形フリップフロッ
プのＣＫ Ａ８子に加えられる。なお、このクロック信
号ＳＣＬのパルス幅Ｗは、逓倍回路１３を構成する抵抗
器とコンデンサの時定数に応じて設定される。そして、
トリガ発生回路１１を構成するＤ形フリップフロップは
、このクロック信号ＳｃＬに従−）で入力端子４に加え
られるオンオフ制御信号３ｃをリンプリングする。
このように構成することにより、５ＳＲ３から出力され
るＡＣとトリガ発生回路１１から出力される１−リガ信
号Ｓｔとの間の時間的なずれはクロック作成回路１０お
よびトリガ発生回路１１を構成する回路素子の遅れ時間
のみ（約２００ｎｓ ）となり、従来の構成に比べて大
幅な改善が図れる。
るＡＣとトリガ発生回路１１から出力される１−リガ信
号Ｓｔとの間の時間的なずれはクロック作成回路１０お
よびトリガ発生回路１１を構成する回路素子の遅れ時間
のみ（約２００ｎｓ ）となり、従来の構成に比べて大
幅な改善が図れる。
なお、上記実施例では、スイッチング電源の電源オン、
オフ時における出力電圧の立ち上り時間および立も下が
り時間を測定する装置に用いる例を示したが、これに限
るものではなく、その他のゼロクロススイッチを用いた
装置の時間管理にも有効である。
オフ時における出力電圧の立ち上り時間および立も下が
り時間を測定する装置に用いる例を示したが、これに限
るものではなく、その他のゼロクロススイッチを用いた
装置の時間管理にも有効である。
［発明の効果］
以上説明したように、本発明によれば、ゼロクロススイ
ッチｆ）ｓ ｒらの交流信号の通電に対応したトリガイ
３号を時間誤差を伴なうことなく発生さけることができ
るトリガ発生回路を有する交流借り通電制御装置が実現
でき、実用上の効果は大きい。
ッチｆ）ｓ ｒらの交流信号の通電に対応したトリガイ
３号を時間誤差を伴なうことなく発生さけることができ
るトリガ発生回路を有する交流借り通電制御装置が実現
でき、実用上の効果は大きい。
第１図は本発明の一実施例の要部を示すブロック図、第
２図は第１図の具体例を示すブロック図、第３図は第２
図の動作を説明するための波形図、第４図は従来のＲ置
の使用例を示すブロック図、第５図は第４図の動作を説
明するための波形図である。 １・・・商用電源入力端子、３・・・ソリッドステート
リレー（ＳＳＲ）、４・・・オンオフ信号入力端子、１
０・・・クロック作成回路、１１・・・トリガ発生回路
。 第１図 １ＯＩＩ 第２図 第３図
２図は第１図の具体例を示すブロック図、第３図は第２
図の動作を説明するための波形図、第４図は従来のＲ置
の使用例を示すブロック図、第５図は第４図の動作を説
明するための波形図である。 １・・・商用電源入力端子、３・・・ソリッドステート
リレー（ＳＳＲ）、４・・・オンオフ信号入力端子、１
０・・・クロック作成回路、１１・・・トリガ発生回路
。 第１図 １ＯＩＩ 第２図 第３図
Claims (1)
- オンオフ制御信号の状態に応じて交流信号のゼロクロス
を検出し交流信号の通電を制御するゼロクロススイッチ
と、ゼロクロススイッチに加えられる交流信号からクロ
ック信号を作成するクロック作成回路と、クロック作成
回路から出力されるクロック信号によりゼロクロススイ
ッチに加えられるオンオフ制御信号をサンプリングしゼ
ロクロススイッチからの交流信号の通電に対応したトリ
ガ信号を発生するトリガ発生回路とで構成されたことを
特徴とする交流信号通電制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21333985A JPS6273314A (ja) | 1985-09-26 | 1985-09-26 | 交流信号通電制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21333985A JPS6273314A (ja) | 1985-09-26 | 1985-09-26 | 交流信号通電制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273314A true JPS6273314A (ja) | 1987-04-04 |
Family
ID=16637512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21333985A Pending JPS6273314A (ja) | 1985-09-26 | 1985-09-26 | 交流信号通電制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6273314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847570A (en) * | 1995-08-10 | 1998-12-08 | Hamamatsu Photonics K. K. | Low jitter trigger circuit for electro-optic probing apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5298461A (en) * | 1976-02-14 | 1977-08-18 | Toyo Bearing Mfg Co | Shockless ac switching circuit |
-
1985
- 1985-09-26 JP JP21333985A patent/JPS6273314A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5298461A (en) * | 1976-02-14 | 1977-08-18 | Toyo Bearing Mfg Co | Shockless ac switching circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5847570A (en) * | 1995-08-10 | 1998-12-08 | Hamamatsu Photonics K. K. | Low jitter trigger circuit for electro-optic probing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018391A (en) | Inductive flow meter | |
| JPH06197548A (ja) | インバータ装置 | |
| JPS6273314A (ja) | 交流信号通電制御装置 | |
| JPS63190557A (ja) | 電源装置 | |
| JP5213808B2 (ja) | 時間計測回路 | |
| JP2718068B2 (ja) | 振幅制御台形波発生装置 | |
| JPS59223A (ja) | ゼロクロス制御回路 | |
| Jaafar et al. | A dual slope based digital frequency meter | |
| RU2190861C2 (ru) | Электронный измеритель электрической энергии | |
| SU1296956A2 (ru) | Измеритель параметров последовательности пр моугольных импульсов | |
| SU1185354A1 (ru) | Множительно-делительное устройство | |
| JPH0136142Y2 (ja) | ||
| KR0160728B1 (ko) | 위상 검출방법 및 회로 | |
| SU1721758A1 (ru) | Способ управлени автономным инвертором, нагруженным на резонансную нагрузку | |
| SU1620957A2 (ru) | Преобразователь сопротивлени в частоту | |
| RU2064217C1 (ru) | Устройство для управления транзисторным преобразователем напряжения | |
| JPH0450496Y2 (ja) | ||
| SU842619A2 (ru) | Устройство дл измерени параметровэлЕКТРичЕСКОй СЕТи | |
| JPS5848046B2 (ja) | 電磁流量計 | |
| GB2227326A (en) | Electrical power measuring devices | |
| JPH01185170A (ja) | 電流形インバータの入力電圧演算回路 | |
| JPS59230497A (ja) | モ−タ制御装置 | |
| JPH04298119A (ja) | 位相同期信号発生回路 | |
| JPS5991373A (ja) | 分周点弧方式の負荷電力測定装置 | |
| JPH01318179A (ja) | 乗算器 |