JPS6261159A - コサイン変換装置 - Google Patents
コサイン変換装置Info
- Publication number
- JPS6261159A JPS6261159A JP60200438A JP20043885A JPS6261159A JP S6261159 A JPS6261159 A JP S6261159A JP 60200438 A JP60200438 A JP 60200438A JP 20043885 A JP20043885 A JP 20043885A JP S6261159 A JPS6261159 A JP S6261159A
- Authority
- JP
- Japan
- Prior art keywords
- tables
- multipliers
- formulas
- chemical formulas
- adders
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、離散コサイン変換及び離散逆コサイン変換の
コサイン変換装置に関する。
コサイン変換装置に関する。
〔発明の技術的背景とその問題点３
１９８４年にＬｅｅが発表したコサイン変換装置で乗算
器１３個、加算器２９を用いた８次離散コサイン変換で
、現時点では最も演算器数の少ない方法であるとされて
いる。
器１３個、加算器２９を用いた８次離散コサイン変換で
、現時点では最も演算器数の少ない方法であるとされて
いる。
ところが、上記の方法はとりわけ画像の帯域圧縮装置と
して用いる場合、演算器の乗算器数が画像を高速に処理
するには多過ぎ、あまシ適した方法であるとは言えない
。つまり、演算器数をいかに減らすかが本分野の課題で
ある。
して用いる場合、演算器の乗算器数が画像を高速に処理
するには多過ぎ、あまシ適した方法であるとは言えない
。つまり、演算器数をいかに減らすかが本分野の課題で
ある。
本発明は上述した不都合に鑑みてなされたもので、その
目的とするところは、８次離散コサイン変換及び８次離
散逆コサイン変換を従来よシ乗算器数の少ない新規なコ
サイン変換装置を提供することである。
目的とするところは、８次離散コサイン変換及び８次離
散逆コサイン変換を従来よシ乗算器数の少ない新規なコ
サイン変換装置を提供することである。
本発明は、基本演算ユニットを複数個組合わせて構成さ
れてユニタリ変換処理を行うコサイン変換装置であって
、第１乃至第８の入力信号から第１乃至第８の出力信号
をそれぞれ演算生成する上記基本ユニットは、１１個の
乗算器と２９個の加算器とを用い、Ｔｒを として、 なる行列演算を実行してなることを特徴とするコサイン
変換装置を提供するものである。
れてユニタリ変換処理を行うコサイン変換装置であって
、第１乃至第８の入力信号から第１乃至第８の出力信号
をそれぞれ演算生成する上記基本ユニットは、１１個の
乗算器と２９個の加算器とを用い、Ｔｒを として、 なる行列演算を実行してなることを特徴とするコサイン
変換装置を提供するものである。
かくして本発明によれば、その演算処理に必要な乗算器
の数を大幅に低減することができる故、装置構成の簡素
化を図シ、その演算処理アルゴリズムの簡易化を図って
高速演算処理することが可能となる等の実用上多大なる
効果が奏せられる。
の数を大幅に低減することができる故、装置構成の簡素
化を図シ、その演算処理アルゴリズムの簡易化を図って
高速演算処理することが可能となる等の実用上多大なる
効果が奏せられる。
以下、本発明の実施例を図面を参照して詳述する。第■
種〜第■種の離散コサイン変換は（ｍ、ａ−０，１＋２
＋−Ｎ） （ｍ、 ｎ＝ｏ 、 Ｉ 、 ２ 、〜Ｎ−１）（ｍ、
ｎ−０、１、２、〜Ｎ−１） （ｍｆｉ−０、１、２、〜Ｎ−１） 但し、第■種〜第■種の離散コサイン変換の定義式にお
いて Ｊ ≠ Ｏａｎｄ ＪＰＮ
Ｋｌ （Ｊ−ｍ ｏｒ ｎ ）−１Ｊ
＋Ｏｏｒ Ｊ−Ｎ Ｋｌ （Ｊ−ｍ
ｏｒ ｎ ）＝１／Ｊである。
種〜第■種の離散コサイン変換は（ｍ、ａ−０，１＋２
＋−Ｎ） （ｍ、 ｎ＝ｏ 、 Ｉ 、 ２ 、〜Ｎ−１）（ｍ、
ｎ−０、１、２、〜Ｎ−１） （ｍｆｉ−０、１、２、〜Ｎ−１） 但し、第■種〜第■種の離散コサイン変換の定義式にお
いて Ｊ ≠ Ｏａｎｄ ＪＰＮ
Ｋｌ （Ｊ−ｍ ｏｒ ｎ ）−１Ｊ
＋Ｏｏｒ Ｊ−Ｎ Ｋｌ （Ｊ−ｍ
ｏｒ ｎ ）＝１／Ｊである。
ここで、本願の８次離散コサイン変換は、Ｘｋｎ 面（
（ｍ＋−Ｌ） ｎ’ ｆｌ）と表わされ
る。
（ｍ＋−Ｌ） ｎ’ ｆｌ）と表わされ
る。
この式＋１１自体を以下のような行列演算の組合わせに
よって表わすことができる。
よって表わすことができる。
ただし、
上記の第１乃至第３番目の行列は、
と表わされる。
上記行列（２）式は、第１図Ｄ ＯＴ （Ｄｉｓｃｒｅ
ｔｅ ＣＣｏ５１ｎｅＴｒａｎｓｆｏｒ ）の信号の流
れを示す装置の構成図のように示される。ただし、図中
の第３図（ａ）に示すυｉＴｒ は第３図（ｂ）に表
わす構成であり、又、■の記号は加算器、ｅの記号は符
号反転器、Ｖ／Ｖ（ａｘｓｒπ＋５ｆｎｒπ）等は乗算
器を示す。
ｔｅ ＣＣｏ５１ｎｅＴｒａｎｓｆｏｒ ）の信号の流
れを示す装置の構成図のように示される。ただし、図中
の第３図（ａ）に示すυｉＴｒ は第３図（ｂ）に表
わす構成であり、又、■の記号は加算器、ｅの記号は符
号反転器、Ｖ／Ｖ（ａｘｓｒπ＋５ｆｎｒπ）等は乗算
器を示す。
つまり、第１図の本装置は具体的に述べると、２９個の
加算器（Ａ１〜Ａ２ｏ及びＹ１〜Ｙ３の中に含まれる加
算器）、１１個の乗算器（Ｍ１〜Ｍ２及びＹ１〜￥３の
中に含まれる乗算器）及び１６個の符号反転器ＣＰ、〜
Ｐ１ｏ及びＹ０〜Ｙ３の中に含まれる符号反転器）とを
用いて構成することを特徴とする特に乗算器の数を減少
させて構成したことを特徴としたものである。
加算器（Ａ１〜Ａ２ｏ及びＹ１〜Ｙ３の中に含まれる加
算器）、１１個の乗算器（Ｍ１〜Ｍ２及びＹ１〜￥３の
中に含まれる乗算器）及び１６個の符号反転器ＣＰ、〜
Ｐ１ｏ及びＹ０〜Ｙ３の中に含まれる符号反転器）とを
用いて構成することを特徴とする特に乗算器の数を減少
させて構成したことを特徴としたものである。
又、８次離散逆コサイン変換も同様に
−ｋｍ ａｓ （ｍ （ｎ＋’ ）’ ）と表わせて、
これはさらに第２図ＩＤ０Ｔの信号の流れを示す装置の
ように示される。記号は第１図の述べた説明のものと同
じである。
これはさらに第２図ＩＤ０Ｔの信号の流れを示す装置の
ように示される。記号は第１図の述べた説明のものと同
じである。
このように、本装置は演算処理に必要な乗算器数を大幅
に低減したことにより、装置構成の簡素化けもとよりそ
の演算処理アルゴリズムの簡易化を図って高速演算処理
が可能となる等の実用上多大なる効果を奏している。
に低減したことにより、装置構成の簡素化けもとよりそ
の演算処理アルゴリズムの簡易化を図って高速演算処理
が可能となる等の実用上多大なる効果を奏している。
尚、上述した行列式及びその演算処理装置から容易に成
しうる展開・変形は本明細書中に網羅することはできな
いが、この特許に全て含まれることは言うまでもない。
しうる展開・変形は本明細書中に網羅することはできな
いが、この特許に全て含まれることは言うまでもない。
第１図及び第２図は、ＤＣＴ及びＩ ＤＯＴの信号の流
れを示す装置の構成図、第３図はＪ２Ｔｒの構成図を示
す。 Ａｉ・・・加算器、Ｄｉ・・・符号反転器、Ｍｉ・・・
加算器。
れを示す装置の構成図、第３図はＪ２Ｔｒの構成図を示
す。 Ａｉ・・・加算器、Ｄｉ・・・符号反転器、Ｍｉ・・・
加算器。
Claims (4)
- （１）基本演算ユニットを複数個組合わせて構成されて
ユニタリ変換処理を行うコサイン変換装置であって、第
１乃至第８の入力信号から第１乃至第８の出力信号をそ
れぞれ演算生成する上記基本ユニットは、１１個の乗算
器と２９個の加算器を用い、Ｔｒを ▲数式、化学式、表等があります▼ として ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ なる行列演算を実行してなることを特徴とするコサイン
変換装置。 - （２）特許請求の範囲第１項記載の行列演算が、▲数式
、化学式、表等があります▼ ▲数式、化学式、表等があります▼ である特許請求の範囲第１項記載のコサイン変換装置。 - （３）特許請求の範囲第１項記載の行列演算が▲数式、
化学式、表等があります▼ ▲数式、化学式、表等があります▼ である特許請求の範囲第１項記載のコサイン変換装置。 - （４）特許請求の範囲第３項記載の行列演算が、▲数式
、化学式、表等があります▼ ▲数式、化学式、表等があります▼ である特許請求の範囲第３項記載のコサイン変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200438A JPS6261159A (ja) | 1985-09-12 | 1985-09-12 | コサイン変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60200438A JPS6261159A (ja) | 1985-09-12 | 1985-09-12 | コサイン変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261159A true JPS6261159A (ja) | 1987-03-17 |
Family
ID=16424291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60200438A Pending JPS6261159A (ja) | 1985-09-12 | 1985-09-12 | コサイン変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6261159A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482175A (en) * | 1987-09-24 | 1989-03-28 | Matsushita Electric Works Ltd | Matrix arithmetic unit |
| JPH02116969A (ja) * | 1988-10-27 | 1990-05-01 | Matsushita Electric Ind Co Ltd | 直交変換装置と逆直交変換装置 |
| US5574661A (en) * | 1994-07-29 | 1996-11-12 | Compcore Multimedia, Inc. | System and method for inverse discrete cosine transform implementation |
-
1985
- 1985-09-12 JP JP60200438A patent/JPS6261159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6482175A (en) * | 1987-09-24 | 1989-03-28 | Matsushita Electric Works Ltd | Matrix arithmetic unit |
| JPH02116969A (ja) * | 1988-10-27 | 1990-05-01 | Matsushita Electric Ind Co Ltd | 直交変換装置と逆直交変換装置 |
| US5574661A (en) * | 1994-07-29 | 1996-11-12 | Compcore Multimedia, Inc. | System and method for inverse discrete cosine transform implementation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Arai et al. | A fast DCT-SQ scheme for images | |
| US4385363A (en) | Discrete cosine transformer | |
| CA2008774A1 (en) | Modular multiplication method and the system for processing data | |
| KR970703565A (ko) | 이산 코사인 고속 연산기 및 관련 연산기(high-speed arithmetic unit for discrete cosing transform and associated operation) | |
| DK0660247T3 (da) | Fremgangsmåde og apparat til at udføre diskret cosinustransformation og dens inverse | |
| CA2310418A1 (en) | Apparatus for multiprecision integer arithmetic | |
| Corinthios | The design of a class of Fast Fourier Transform computers | |
| JPS6261159A (ja) | コサイン変換装置 | |
| CA2168741A1 (en) | Architecture for modular computer system in which one of the modules is dedicated to user-interface task | |
| JP2529229B2 (ja) | コサイン変換装置 | |
| US3634668A (en) | Log spectrum decoding utilizing symmetry | |
| Koc | A fast algorithm for mixed-radix conversion in residue arithmetic | |
| Zhang et al. | JPEG compression coding optimization based on NEON instruction | |
| JPH0371331A (ja) | 乗算器 | |
| JPS6156823B2 (ja) | ||
| JP3120776B2 (ja) | 可視化処理システムおよび可視化処理方法 | |
| JPS6246370A (ja) | 線形変換装置 | |
| Skavantzos et al. | Decomposition of complex multipliers using polynomial encoding | |
| Skavantzos et al. | A complex DSP processor using polynomial encoding | |
| Wong et al. | A fast VLSI chip for computing the two-dimensional discrete cosine transform | |
| SU607213A1 (ru) | Устройство дл реализации алгоритма быстрого преобразовани фурье | |
| JPS62239271A (ja) | 数値信号の一次変換用回路 | |
| JPS6386083A (ja) | アフイン変換方式 | |
| JPH11316833A (ja) | ビデオデータ処理装置 | |
| RU95104370A (ru) | Устройство для вычисления модуля m-мерного вектора |