JPS6246370A - 線形変換装置 - Google Patents
線形変換装置Info
- Publication number
- JPS6246370A JPS6246370A JP60185501A JP18550185A JPS6246370A JP S6246370 A JPS6246370 A JP S6246370A JP 60185501 A JP60185501 A JP 60185501A JP 18550185 A JP18550185 A JP 18550185A JP S6246370 A JPS6246370 A JP S6246370A
- Authority
- JP
- Japan
- Prior art keywords
- basic
- multipliers
- adders
- basic arithmetic
- unitary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C発明の技術分野〕
本発明は直交変換を含むユニタリ変換処理を効
□率良く行うことができる簡易な構成の線形変換装置に
関する。
□率良く行うことができる簡易な構成の線形変換装置に
関する。
CT画像や衛星画像を高速に処理する場合、離散フーリ
エ変換に代表されるユニタリ変換が多く用いられる。尚
、その演算係数が複素数の場合にユニタリ変換と称し、
その演算係数が実数の場合には直交変換と称する場合も
あるが、ここでは演算係数が実数の場合、これを複素数
の特別な例であると看做し、これらを含めてユニタリ変
換と定義する。
エ変換に代表されるユニタリ変換が多く用いられる。尚
、その演算係数が複素数の場合にユニタリ変換と称し、
その演算係数が実数の場合には直交変換と称する場合も
あるが、ここでは演算係数が実数の場合、これを複素数
の特別な例であると看做し、これらを含めてユニタリ変
換と定義する。
ところでユニタリ変換における高速演算アルゴリズムは
、例えば次のように ■離散フーリエ変換、 ■第工種〜第■種の離数W変換、 ■第1種〜第■種の離散コサイン変換、■第1種〜第■
種の離散サイン変換、 として分類される。
、例えば次のように ■離散フーリエ変換、 ■第工種〜第■種の離数W変換、 ■第1種〜第■種の離散コサイン変換、■第1種〜第■
種の離散サイン変換、 として分類される。
尚、上記第工種〜第■種の離散W変換は次のように定義
される。
される。
(1,n= 0.1,2.〜N−1)
CW”〕−/”[:s i n (÷+rA(n+−)
)v)]N (m、n= 0.1,2.〜N−1) [w胃] −vC[s i n (÷+(m+−en9
)](m、n= 0.1,2.〜N−1) [鵠] = 4[sin曙+(m+−n(n+−&−)
”7) ](]n、n−0.1,2.〜N−1j、”′
また前記第1種〜第■種の離散コサイン変換は
1″:1ト1 次のように定義される。
)v)]N (m、n= 0.1,2.〜N−1) [w胃] −vC[s i n (÷+(m+−en9
)](m、n= 0.1,2.〜N−1) [鵠] = 4[sin曙+(m+−n(n+−&−)
”7) ](]n、n−0.1,2.〜N−1j、”′
また前記第1種〜第■種の離散コサイン変換は
1″:1ト1 次のように定義される。
C嬬]=I[kmkncos(ra n 8)〕l”:
l’13.、。=0.1,2.〜N、”’。
l’13.、。=0.1,2.〜N、”’。
。。H)=(F、H□。。8(。。。。+IH)]
””1(m、n= 0.1,2.〜N−1) 〔は〕丑[cos((m+−)1(n+−))偕〕::
<i、n−0,1,2,〜N−1)し 更、前記第□種〜第9種、7)M敗ヶイッ変換。次
じのように定義される。
111111(i、n= 1.2.〜N
−1)l’、’、11’。
””1(m、n= 0.1,2.〜N−1) 〔は〕丑[cos((m+−)1(n+−))偕〕::
<i、n−0,1,2,〜N−1)し 更、前記第□種〜第9種、7)M敗ヶイッ変換。次
じのように定義される。
111111(i、n= 1.2.〜N
−1)l’、’、11’。
〔纒] −1K [k sin(m(n−+)i)]
1:、、1.。
1:、、1.。
(m、n −1,2,〜N)l、、。
i)
1:S::] 4(k sin((m−4−1ni))
I・(m、n −1,2,〜N)
’)C3WI
−g[5in(。’、、(n++> p ) ]
’(m、 n= 0.1.〜N−11 但し、上記第工種〜第■種の離散コサイン変換および第
■種〜第■種の離散サイン変換の定義式%式%) ところでソング(Z、 Wana >は、I EEE、
Tr 、 ASSP−32,pp803−816゜A
uo、 1984 ” F ast A Iao
rithms forthe D 1screte
W T ransform andfor
the D 1SCrete F OLlrier
Transform” なる文献にて、上述した13種の高速計算アルゴリズム
の全てが、その第■種の離散コザイン変換処理の高速計
算アルゴリズムに帰着していることを提唱した。
I・(m、n −1,2,〜N)
’)C3WI
−g[5in(。’、、(n++> p ) ]
’(m、 n= 0.1.〜N−11 但し、上記第工種〜第■種の離散コサイン変換および第
■種〜第■種の離散サイン変換の定義式%式%) ところでソング(Z、 Wana >は、I EEE、
Tr 、 ASSP−32,pp803−816゜A
uo、 1984 ” F ast A Iao
rithms forthe D 1screte
W T ransform andfor
the D 1SCrete F OLlrier
Transform” なる文献にて、上述した13種の高速計算アルゴリズム
の全てが、その第■種の離散コザイン変換処理の高速計
算アルゴリズムに帰着していることを提唱した。
そしてこの文献にて上記第1V種の離散コサイン変換が
、Nを32としたとき第3図(a)に示す演算回路によ
って実現されることを開示している。
、Nを32としたとき第3図(a)に示す演算回路によ
って実現されることを開示している。
但し、第3図(a)中に示される基本演算は、同□
図(b)に示すように
1□□ なる演算処理を意味している。
l。
1□□ なる演算処理を意味している。
l。
然し乍ら、このような第■種の離散コサイン変
1:1・ 換処理を基本として前述した各種の1:タリ変換
11・処理をそれぞれ高速に実行することができる
と難i、561.:、)□種。。っヶイア。□1、
i相当複雑である。
1:1・ 換処理を基本として前述した各種の1:タリ変換
11・処理をそれぞれ高速に実行することができる
と難i、561.:、)□種。。っヶイア。□1、
i相当複雑である。
、:、)為、第□種。離散っヶイッ変□行う演ユ
1:′ 回路の構成が相当複雑化することが否めない。
1:′ 回路の構成が相当複雑化することが否めない。
〔発明の目的〕
[本発明はこのような事情を考慮してなされたち
ので、その目的とするところは、ユニタリ変換処1.ワ
4.,1つ□。イ□1うユ、。18□ [形変換装
置を提供することにある。
[本発明はこのような事情を考慮してなされたち
ので、その目的とするところは、ユニタリ変換処1.ワ
4.,1つ□。イ□1うユ、。18□ [形変換装
置を提供することにある。
本発明は、種々のユニタリ変換処理が第■種の離散コサ
イン変換に帰着することに鑑み、且つこの第■種の離散
コサイン変換が、第1乃至第4の入力信号から第1乃至
第4の出力信号をそれぞれ演算生成する基本演算ユニッ
トを複数個組合わせて実現されることを見出だし、この
基本演算ユニットを、9個の乗算器と13個の加算器と
を用い、なる行列演算を実行するように構成したことを
特徴とするものである。
イン変換に帰着することに鑑み、且つこの第■種の離散
コサイン変換が、第1乃至第4の入力信号から第1乃至
第4の出力信号をそれぞれ演算生成する基本演算ユニッ
トを複数個組合わせて実現されることを見出だし、この
基本演算ユニットを、9個の乗算器と13個の加算器と
を用い、なる行列演算を実行するように構成したことを
特徴とするものである。
また6個の乗算器と10個の加算器とを用いて、なる行
列演算を実行するように構成したことを特徴とするもの
である。
列演算を実行するように構成したことを特徴とするもの
である。
かくして本発明によれば、種々のユニタリ変換
114□よ)あ6、。。。。□□、7.ヶ 11/
’C−2,!:L、工簡単1、且つ、速、6行、6ユ、
ヵ、 j十′1 可能となる。しかもその演算処理に必要な乗算器
!:および加算器の数を大幅に低減すことができる。
114□よ)あ6、。。。。□□、7.ヶ 11/
’C−2,!:L、工簡単1、且つ、速、6行、6ユ、
ヵ、 j十′1 可能となる。しかもその演算処理に必要な乗算器
!:および加算器の数を大幅に低減すことができる。
従って装置構成の簡素化を図り、その演算処理アルゴリ
ズムの簡易化を図って馬連演算処理する 1)こ
とが可能となる等の実用上多大なる効果が奏せ
、:られる。
!1〔発明の実施例〕!1 “”、 sit*ut、“*RBJJ°6″[c−”:
+p;i″ li明する。
ズムの簡易化を図って馬連演算処理する 1)こ
とが可能となる等の実用上多大なる効果が奏せ
、:られる。
!1〔発明の実施例〕!1 “”、 sit*ut、“*RBJJ°6″[c−”:
+p;i″ li明する。
本発明は前述した第■種の離散コサイン変換の′”″“
JXAl、:I°″′″′″Z! −゛(7)1rV
′’) 1離散コサイン変換臼体が成る基本演算の
組合せによって実現されることを見出だし、この基本演
算 f′+処理を次のように実行するようにした
ものである。 :i□5、□rvmoma−*ヶ
イッ。6□、え。−II係数ヲcod yr)、5i
n(−π)トシ、コレラC−!−、マー1、e k k k i1
8丁25T表現t82・
;iなる行列演算の組合せによって表すことができ
る。
JXAl、:I°″′″′″Z! −゛(7)1rV
′’) 1離散コサイン変換臼体が成る基本演算の
組合せによって実現されることを見出だし、この基本演
算 f′+処理を次のように実行するようにした
ものである。 :i□5、□rvmoma−*ヶ
イッ。6□、え。−II係数ヲcod yr)、5i
n(−π)トシ、コレラC−!−、マー1、e k k k i1
8丁25T表現t82・
;iなる行列演算の組合せによって表すことができ
る。
そこで本装置では、上記行列演算を実行する演算回路を
基本演算ユニットとして実現し、この基本演算ユニット
を1個、または複数個、あるいは1個のユニットを複数
回繰返し用いて前記第■種の離散コサイン変換を始めと
する、前述した各種のユニタリ変換処理を行う線形変換
装置をそれぞれ実現するようにしたものである。
基本演算ユニットとして実現し、この基本演算ユニット
を1個、または複数個、あるいは1個のユニットを複数
回繰返し用いて前記第■種の離散コサイン変換を始めと
する、前述した各種のユニタリ変換処理を行う線形変換
装置をそれぞれ実現するようにしたものである。
具体的には上記基本演算ユニットを、例えば第1図に示
すように9個の乗算器M1.M2.〜M9と13個の加
算器A1.A2.〜A13、および8個の符号反転器p
1.p2.〜P8とを用いて構成したことを特徴とする
ものである。
すように9個の乗算器M1.M2.〜M9と13個の加
算器A1.A2.〜A13、および8個の符号反転器p
1.p2.〜P8とを用いて構成したことを特徴とする
ものである。
尚、上記各乗算器M 1.M 2.〜M9の内部に示さ
れる値は、その乗算係数を示している。
れる値は、その乗算係数を示している。
このような基本演算を主体とする本装置によれば、前述
した複雑なユニタリ変換処理を簡易で明 1i: j) 確な演算アルゴリズムの下で容易に、しかも高速
::1.871う、−1□26゜、。、6□。。
111演算ユニツトの組合せとしてその変換処理を実行
できるので、装置構成を系統室てて整理すること
::1が可能となる等の実用上多大なる効果が奏せら
れ 、、(、・、す る。
:、:1′1( ところで上述した例では、1つの基本演算ユニ
、:1yhs911□、、)□l1131110711
11□1よ、エ 11):1 構成されるが、これを次のように構成することも
)1できる。
した複雑なユニタリ変換処理を簡易で明 1i: j) 確な演算アルゴリズムの下で容易に、しかも高速
::1.871う、−1□26゜、。、6□。。
111演算ユニツトの組合せとしてその変換処理を実行
できるので、装置構成を系統室てて整理すること
::1が可能となる等の実用上多大なる効果が奏せら
れ 、、(、・、す る。
:、:1′1( ところで上述した例では、1つの基本演算ユニ
、:1yhs911□、、)□l1131110711
11□1よ、エ 11):1 構成されるが、これを次のように構成することも
)1できる。
即ち、上述した行列演算は、例えば
として書き改めることができる。
従って、この行列演算を実行する演算回路を第2図に示
すように6個の乗算器M1.M2.〜M6と10個の加
算器A I、A 2.〜A10、および1個の符号
1・。
すように6個の乗算器M1.M2.〜M6と10個の加
算器A I、A 2.〜A10、および1個の符号
1・。
反転器P1.P2.〜P7とを用いて構成し、これを基
本演算ユニットとして用いるようにすれば良い。
本演算ユニットとして用いるようにすれば良い。
このようにすれば基本演算ユニットを構成する乗算器お
よび加算器の必要個数の低減を図ることができ、装置構
成を大幅に簡素化することが可能となる。
よび加算器の必要個数の低減を図ることができ、装置構
成を大幅に簡素化することが可能となる。
以上のように本発明は、種々のユニタリ変換処理を実行
する演算回路を基本演算ユニット化し、この基本演算ユ
ニットの組合せとして前記第■種の離散コサイン変換を
始めとする、前述した各種のユニタリ変換処理を行う線
形変換装置をそれぞれ実現するようにしたちのであり、
その実用的利点が多大である。
する演算回路を基本演算ユニット化し、この基本演算ユ
ニットの組合せとして前記第■種の離散コサイン変換を
始めとする、前述した各種のユニタリ変換処理を行う線
形変換装置をそれぞれ実現するようにしたちのであり、
その実用的利点が多大である。
尚、基本演算ユニットの組合せ数は、目的とする演算の
種別に応じて定めれば良いものであり、要するに本発明
はその要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
種別に応じて定めれば良いものであり、要するに本発明
はその要旨を逸脱しない範囲で種々変形して実施するこ
とができる。
第1図および第2図はそれぞれ本発明の実施例に係る基
本演算ユニットの構成例を示す図、第3図は第1V種の
離散コサイン変換処理回路の構成例を示す図である。 Mi・・・乗算器、Ai・・・加算器、Pi・・・符号
反転器。
本演算ユニットの構成例を示す図、第3図は第1V種の
離散コサイン変換処理回路の構成例を示す図である。 Mi・・・乗算器、Ai・・・加算器、Pi・・・符号
反転器。
Claims (2)
- (1)基本演算ユニットを複数個組合わせて構成されて
ユニタリ変換処理を行う線形変換装置であって、第1乃
至第4の入力信号から第1乃至第4の出力信号をそれぞ
れ演算生成する上記基本演算ユニットは、9個の乗算器
と13個の加算器とを用い、 C(l/k)をcos[(l/k)π]、S(l/k)
をsin[(l/k)]πとして、▲数式、化学式、表
等があります▼ なる行列演算を実行してなることを特徴とする線形変換
装置。 - (2)基本演算ユニットを複数個組合わせて構成されて
ユニタリ変換処理を行う線形変換装置であって、第1乃
至第4の入力信号から第1乃至第4の出力信号をそれぞ
れ演算生成する上記基本演算ユニットは、6個の乗算器
と10個の加算器とを用い、 C(l/k)をcos[(l/k)π]、S(l/k)
をsin[(l/k)π]として、▲数式、化学式、表
等があります▼ なる行列演算を実行してなることを特徴とする線形変換
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60185501A JPS6246370A (ja) | 1985-08-23 | 1985-08-23 | 線形変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60185501A JPS6246370A (ja) | 1985-08-23 | 1985-08-23 | 線形変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6246370A true JPS6246370A (ja) | 1987-02-28 |
Family
ID=16171876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60185501A Pending JPS6246370A (ja) | 1985-08-23 | 1985-08-23 | 線形変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6246370A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014241585A (ja) * | 2013-05-07 | 2014-12-25 | エイアールエム リミテッド | ビデオデータ処理時に空間領域と周波数領域との間の変換を実行するためのデータ処理装置および方法 |
-
1985
- 1985-08-23 JP JP60185501A patent/JPS6246370A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014241585A (ja) * | 2013-05-07 | 2014-12-25 | エイアールエム リミテッド | ビデオデータ処理時に空間領域と周波数領域との間の変換を実行するためのデータ処理装置および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chandra | Sign/logarithm arithmetic for FFT implementation | |
Götze et al. | A square root and division free Givens rotation for solving least squares problems on systolic arrays | |
de Lassus Saint-Geniès et al. | Exact lookup tables for the evaluation of trigonometric and hyperbolic functions | |
US6003058A (en) | Apparatus and methods for performing arithimetic operations on vectors and/or matrices | |
US20060075010A1 (en) | Fast fourier transform method and apparatus | |
JPS6246370A (ja) | 線形変換装置 | |
JPH09212485A (ja) | 2次元idct回路 | |
Owens et al. | On-line algorithms for the design of pipeline architectures | |
US20040117423A1 (en) | Signed integer long division apparatus and methods for use with processors | |
US20030154226A1 (en) | Method and system for processing complex numbers | |
Patel et al. | Efficient Tree Multiplier Design by using Modulo 2 n+ 1 Adder | |
JP7295413B2 (ja) | 乱数発生装置及び乱数発生方法 | |
Hormigo et al. | CORDIC processor for variable-precision interval arithmetic | |
Cariow | An algorithm for dividing two complex numbers | |
Zanoni | Toom-cook 8-way for long integers multiplication | |
US20030074383A1 (en) | Shared multiplication in signal processing transforms | |
Jain et al. | New Algorithm for DHT and its Verilog Implementation | |
Griffin et al. | A residue number system reduced instruction set computer (RISC) concept | |
Chang et al. | High Performance Integer Multiplier on FPGA with Radix-4 Number Theoretic Transform. | |
Parhami | Comments on" Evaluation of A+ B= K conditions without carry propagation | |
Lakshmi et al. | Low latency VLSI architecture for the radix-4 CORDIC algorithm | |
Tembhurne | Parallel Multiplication of Big Integer on GPU | |
Lee et al. | Addendum to" The Focus Number System" | |
Bouzidi et al. | Computing effectively stabilizing controllers for a class of nD systems | |
Chmielowiec | Fast, parallel algorithm for multiplying polynomials with integer coefficients |