JPS6257311A

JPS6257311A - ノンリニアエンフアシス回路

Info

Publication number: JPS6257311A
Application number: JP19670385A
Authority: JP
Inventors: Kaoru Kobayashi; 薫小林; Hidetoshi Ozaki; 英俊尾崎
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-09-05
Filing date: 1985-09-05
Publication date: 1987-03-13
Also published as: JPH0347772B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はノンリニアエンファシス回路に係り、特にＶＴ
Ｒにおいてアナログ−ディジタル変換されたディジタル
ビデオ信号に、アナログ換算レベル差に応じた所要のプ
リエンファシス特性又はディエンフ７シス特性を付与づ
るノンリニアエンファシス回路に関する。

従来の技術従来のＶＴＲでは、再生された輝ｆｆｌ信号のＳ／Ｎ改
善のために例えばｕｎ信号記録及び再生系にプリエンフ
ァシス回路及びディエンファシス回路を夫々設けて、記
録時は輝度信号に所定のプリエンファシス特性を付与し
てその高域周波数を強調し、一方、再生時は再生輝度信
号に上記プリエンファシス特性とは相補的なディエンフ
ァシス特性を付与していた。

また、従来のＶＴＲの中には長時間ニード記録再生時に
は標準モード記録再生時よりも記録トラック幅が狭いた
め、再生信号のＳ／Ｎ改誤効果が上記の直線的なプリエ
ンファシス及びディエンファシスを行なっても十分では
ないので、ビデオ信号（一般にはＦＰ度倍信号の振幅に
応じてプリエンファシスｆ１１やディエンファシス酊を
変化させる、ノンリニアエンファシス回路を備えでいる
ものがあった。なお、本明細書において［エンファシス
回路」は、プリエンファシス回路及びディエンファシス
回路の一方又は両方を総称り”る回路名ｅあるものどす
る。

上記のノンリニアエンファシス回路は大撮幅の信号に対
してはあまりエンファシスをかけないようにしているの
で、プリエンファシスによるオーバーシュート量やアン
ダーシュー１へ最を減らずことができ、これによりホワ
イト・ダーク・クリップ回路でクリップされる信号部分
を減らせるから波形の再現性を白土できる。また、ノン
リニア・プリエンファシス回路とノンリニア・ディエン
ファシス回路のいずれか一方のみを備えたＶＴＩマにお
いては、ビデオ信号の振幅はそれはど強調されて記録再
生されないから、ノンリニア・ブリエンフフ７シス回路
を有しない既存のＶＴＲにより記録された磁気テープか
ら再生したビデオ信号を、ノンリニア・ディエンファシ
ス回路を通しても実用１殆ど問題なく原信号波形に復元
することができ、他方、ビデオ信号がノンリニア・プリ
エンファシス回路を通して記録された磁気テープを、ノ
ンリニア・ディエンファシス回路を有しない既存のＶＴ
Ｒで再生した場合にも、実用Ｆ殆ど問題なく原信号を再
生することかできるという特長がある。

発明が解決しようどする問題点しかるに、上記従来のノンリニアエンファシス回路はダ
イオード、抵抗及びコンデンサ等から構成された所謂ア
ナログフィルタであるため、アブログフィルタ特有の位
相歪などによる画質の劣化を招き、また、各部品の性能
のバラツキや温度の影響により、上記プリエンファシス
特性及びγイエンファシス特性にバラツキが生じ、さら
には部品点数が多くコメ１−高となってしまう等の問題
点があった。

そこで、本発明は、アナログ−ディジタル変換されたデ
ィジクルビデオ信号に所要のノンリニア・プリエンファ
シス特性及びノンリニア・ディエンファシス特性の一方
又は両方を付与することにより、上記問題点を解決した
ノンリニアエンファシス回路を提供することを目的とす
る。

問題点を解決す、るための手段本発明になるノンリニアエンファシス回路は、アナログ
−ディジタル変換されたビデオ信号が供給され、ビデオ
信号に小なるプリエンフアシス特性及びディエンファシ
ス特性のうら少なくともいずれか一方を付与する第１の
ディジタルフィルタと、ビデオ信号に大なるプリエンフ
ァシス特性及びディエンファシス特性のうち少なくとも
いずれか一方を付与する第２のディジタルフィルタと、
第１及び第２のディジタルフィルタより夫々出力された
第１及び第２の出力信号のアナログ換算レベル差を検出
し、アナログ換算レベル差に応じて互いに値の責なる第
１及び第２の乗算値を発生出力する検出手段と、第１の
出力信号に第１の乗算値を乗算する第１の乗鋒器と、第
２の出力信すに二第２の乗算値を乗算する第２の乗算器
と、第１及び第２の乗ｒ［器の両出力信号を加算して出
力する加算器と、加算器の出力信号を第１及び第２の乗
算値の和で除ｑする手段とより構成される。

作用上記第１及び第２のディジタルフィルタより大々出力さ
れる第１及び第２出力信号のアナログ変換レベル差が設
定値範囲以下のときは、上記検出手段より出力される第
１の乗（ネ値を零とすることにより、エンファシス吊の
大なる第２の出力信号が選択出力される。

一方、上記第１及び第２の出力信号のアナログ変換レベ
ル差が設定ｇｒｉ範囲以上のときは、上記検出手段より
出力される第２の乗算値を零とすることにより、エンフ
ァシス量の小なる第１の出ツノ信号が選択出力される。

また、上記第１及び第２の出力信号のアナログ変換レベ
ル差が設定値範囲内のときは、上記第１及び第２の乗算
値の比率で第１及び第２の出力信号を涙金した信号が得
られる。

実施例第１図は本発明になるノンリニアエンファシス回路の一
実施例のブロック系統図を示す。ここで、本発明になる
ノンリニア・エンファシス回路の具体的な構成についで
説明する前に、まず、このノンリニアエンファシス回路
を有する輝度信号記録系及び再生系について第９図（Ａ
）、（Ｂ）と共に説明する。

第９図において、記録ずべぎカラー映像信号が図示され
ない帯域フィルタ及び低域フィルタに供給され、そこで
搬送色信号及び輝度信号に分離Ｐ波される。この輝度信
号は入力端子１を介してＡ／Ｄ変換器２に供給され、例
えば量子化ビット数８ビットのディジタル輝度信号に変
換された後、低域フィルタ（ＬＰＦ）３を介してプリエ
ンファシス回路４に供給される。

プリエンファシス回路４は入来するディジタル輝度信号
に、その振幅に無関係に所定のプリエンファシス特性を
付与した後、本発明になるノンリニア・１９１２７７９
２回路５及びスイッチ回路６の端子６ａに夫々供給する
。ノンリニア・１９１２７７９２回路５はディジタルａ
度信号の値（アナログ換算レベル）に応じて後述する所
定のノンリニア・プリエンファシス特性を付与した後、
スイッチ回路６の端子６ｂに供給する。

スイッチ回路６は、図示されないモード切換スイッチか
らのモード切換信号により、例えば標準モード時は端子
６ａに接続され、一方、長時間モード時は端子６ｂに切
換接続される。このようにして、長時間モード時のみノ
ンリニア・プリエンファシスを行なう。

上記スイッチ回路６により選択されたノンリニア・プリ
エンファシスが行なわれた、あるいは、行なわれなかっ
たディジタル輝度信号はＦＭ変調器７に供給され、ここ
で周波数変調（ＦＭ）された後、被周波数変調ディジタ
ル輝度信号（以下、ｒＦＭディジタル輝度信号」という
ものとする。）として高域フィルタ（ＨＰＦ）８を介し
てＤ／Ａ変換器９へ供給され、ここでディジタル−アナ
ログ変換される。

Ｄ／Ａ変換器９より取り出された、アナログ信号である
ＦＭ輝度信号は記録アンプ１０及び回転ヘッドト１電を
夫々介して磁気テープ１１に記録される。このように、
輝度信号をディジタル処理することにより、正確なノン
リニア・プリエンファシス特性を輝度信号に付与して記
録り゛ることができる。

次に、輝度信号再生系について説明するに、第９図（Ｂ
）において、磁気テープ１１に記録された上記ＦＭ！！
！１度信号は回転ヘッドＨ２により再生され、ＦＭ輝度
信号は再生アンプ１２を介してＡ／Ｄ変換器１３に供給
され、ここで例えば量子化ビット数８ビツトの再生ＦＭ
ディジタル輝度信号に変換された後、高域フィルタ（Ｈ
ＰＦ）１４を介してＦＭ復調器１５に供給される。ＦＭ
復調器１５は入来する再生ＦＭディジタル輝度信号をＦ
Ｍ復調して得た再生ディジタル輝度信号を低域フィルタ
（＋−ＰＦ）１６を介してディエンファシス回路１７に
供給する。

ディエンファシス回路１７は入来する再生ディジタル輝
度信号に、°前記プリエンファシス特性と相補的な、か
つ、信号の振幅に無関係な所定のディエンファシス特性
を付与した後、本発明になるノンリニア・ディエンファ
シス回路１８及びスイッチ回路１９の端子１９ａに夫々
供給する。ノンリニア・ディエンファシス回路１８は入
来するディジタル信号の値（アナログ換算レベル）に応
じて前記ノンリニア・プリエンファシス特性と相補的な
ノンリニア・ディエンファシス特性を付与して、スイッ
チ回路１９の端子１９ｂに供給する。

スイッチ回路１９は、前記スイッチ回路６と同様に、標
準モード時は端子１９ａに接続され、一方、長時間モー
ド時は端子１９ｂに切換接続される。このようにして、
スイッチ回路１９により選択されたノンリニア・ディエ
ンファシスが行なわれた、あるいは、行なわれなかった
再生ディジタル輝度信号はＤ／Ａ変換器２０に供給され
、ここでディジタル−アナログ変換された後、再生輝度
信号として出力端子２１へ出力される。

このようにして、画質の劣化がなく、かつ、再現性のよ
い再生輝度信号を得ることができる。

本発明になるノンリニア１２フフ２２回路はト記ノンリ
ニア・プリエンファシス回路５及びノンリニア・ディエ
ンフアシス回路］８に適用でき、その特性の切換えは後
述する如くディジタルフィルタの乗算係数の変更により
実現できるものである。従って、本発明装置をト記両特
性回路のうち、いずれに適用してもその構成は同じであ
るので、本発明装置をノンリニア・ディエンフアシス回
路１８に適用した場合を取り上げて、以下、説明を行な
う。

第１図に戻って説明するに、前記再生ディジタル輝度信
号は入力端子２２を介して第１．第２のディジタルフィ
ルタ２３．２４に大々供給される。

ディジタルフィルタ２３．２４は人々第２図に■。

■で示す如き周波数ｆ＋＝ｆ２　（例えば、２００ｋｌ
−１ｚ〜２ＭＨ２）間で減衰さきるような周波数特性を
有しており、ディジタルフィルタ２３は周波数ｆ１〜ｆ
ｔ’（但し、ｆ、ｌ　はｆ電〜ｆ２間の任意の周波数）
間において入来する信号をα」３減衰させ、一方、ディ
ジタルフィルタ２４は周波数ｆ１〜ｆ２間において入来
する信号をβ出減衰させる。ここで、周波数は、ｆＩ＜
ｆＩ　’　＜ｆ２、減衰量はα〈βの関係があるものと
する。

上記ディジタルフィルタ２３．２４は第３図に示す如く
、加算器Ａ１．Ａ２、乗算器Ｍｌ−Ｍ３及び遅延時間ｙ
−１の遅延素子りから構成される所謂巡回形（Ｉ［Ｒ）
ディジタルフィルタである。

上記乗算器Ｍ１〜Ｍ３の乗棹係数ａ、ｂ、ｃの値を夫々
−列として下表のように選定することにより、前記第２
図に１．ＩＩで示す如きディエンファシス特性及びこれ
と相補的なプリエンファシス特性Ｉ’、Ｉ［’（図示Ｕ
ず）を実現できる。

表このようにして、第１のディジタルフィルタ２３により
小なるディエンファシス特性■が付与された再生ディジ
タル輝度信号（以下「第１のディジタル信号」と称す。

）は、乗算器２５及び端子２６ａを介して検出器２６へ
夫々供給される。

一方、第２のディジタルフィルタ２４により大なるディ
エンファシス特性■が付与された再生ディジタル輝度信
号（以下、］第２のディジタル信号」と称号。）は乗算
器２７及び端子２６ｂを介して検出器２６へ夫々供給さ
れる。

検出器２６は第４図に示す如き構成を有しており、端子
２６ａ及び２６ｂより入来する上記第１及び第２のディ
ジタル信号は夫々減ｑ器２８に供給され、ここでそれら
のアナログ換算レベルの差を示す値のディジタル信号（
以下、「ディジタル差信号」と称す。）に変換された後
、絶対値回路２９に供給される。

絶対値回路２９は第５図に示す如ぎ構成を有しており、
入来する例えば２の補数表示の上記ディジタル差信号は
バッファ３０及びインバータ３１へ夫々供給される。イ
ンバータ３１は入来り°るディジタル差信号の各ビット
の値を反転させて加算器３２へ供給し、そこで最下位ピ
ット（Ｌ　Ｓ　Ｂ　）に値１を加えて負の値を正の値に
変換した後データセレクタ３３へ供給づ°る。また、バ
ッフ？３０は入来するディジタル差信号を上記加算器３
２の出力と時間合せを行なった後データセレクタ３３へ
出力する。

一方、データセレクタ３３には１記ディジタル差信号の
値が正か負かを示すサインビットが上記バッファ３０よ
り端子３４を介して供給されており、データセレクタ３
３はこれに応じＣ１例えば上記差信号が正の値の場合は
バッファ３０を介して入来するディジタル差信号の方を
選択出力し、負の場合の値はインバータ３１及び加算器
３２を介して入来する極性の反転されたディジクル差信
号の方を選択出力する。

このようにして、絶対値回路２９にて、その値が絶対値
に変換されたディジタル差信号は、第４図に示すリミッ
タ３５へ供給される。リミッタ３５は第６図に示す如き
入出力特性を有しており、入来する８ビツトのディジタ
ル差信号を５又は６ビツトの乗算値に変換する。ここで
、例えば８ビツトから５ビツトへ変換づ°る場合を例に
とると、８ビツトのディジタル差信号の値は０〜２５５
間の値であり、一方５ビットの乗算値はＮ＝２５　＝３
２どすると０〜（Ｎ−１＞間の値である（６ビツトの場
合は、Ｎ＝２６　＝６４となる。）。

従って、リミッタ３５は入力ディジタル差信号の値がＯ
〜しく但し、１−は任意の整数で、例えば６程度）の場
合は出力値をＯ（すなわら、［０００００Ｊ　）とし、
入力値がＬ〜（Ｎ−１）の場合は出力値をＯ〜（Ｎ−’
１）まで直線的に変化させる。次に、入力値が（Ｎ−１
）以上の場合は出力値を（Ｎ−１）に制限り−る。

このように変換して得た５又は６ビツトの乗ｎ値はリミ
ッタ３５より出力端子２６ｃ及びインバータ３６を介し
て出力端子２６ｄへ夫々出力される。この出力端子２６
Ｇ及び２６ｄへ入来する乗算値は夫々ｎＸ（Ｎ−１）（
但し、０≦ｎ≦１）及び（１−ｎ）ｘ（Ｎ−１）と表わ
され、これらの乗ｎ値を加えると（Ｎ−１）となる。

再び第１図に戻って説明するに、Ｆ２乗算値ｎｘ（Ｎ−
１）及び（１−ｎ）　ｘ　（Ｎ−１）は夫々乗算器２５
．２７に供給される。乗算器２５，２７は前記第１及び
第２のディジタル信号を夫々上記の乗算値ｎｘ　（Ｎ−
１）倍及び（１−ｎ）ｘ（Ｎ−１）倍した侵、加算器３
７へ供給し、これらを加ｎして除算器３８へ供給する。

除算器３８は入来する信号を１／Ｎ倍して出力端子３９
へ出力する。ここで、Ｎは前記の如く２のべぎ乗となる
よう選定すると除算器３８として、シフトレジスタのビ
ットシフトが使えるため、構成が簡単となる。

このようにして、前記第１及び第２のディジタル信号の
値の差（すなわら、前記ディジタル差信号の値）がＯ−
Ｌの場合は、前記第６図に示寸如くリミッタ３５より出
力される乗算値ｎｘ（Ｎ−１）−〇となり、−ｈ、乗算
値（１−ｎ）ｘ（Ｎ−１）＝Ｎ−１となる。従って、小
振幅入力の場合は大なるディエンファシス特性が付与さ
れた第２のディジタル信号が乗算器２７にて（Ｎ−１）
倍され、加算器３７を介して除算器３８にて１／Ｎ倍さ
れて出力端子３つへ出力される。

また、上記第１及び第２のディジタル信号の値の差がＬ
〜（Ｎ−１）の場合は、乗算（ｉ（ｉｎＸ（Ｎ−１）及
び（１−ｎ）　Ｘ　（Ｎ−１）は夫々第６図に承り如く
変化する。従って、第１及び第２のディジタル信号が適
当な比率で混合されたような信号が出力端子３９へ出力
される。

更に、上記第１及び第２のディジタル信号の値の差が（
Ｎ−１）以上の場合は、乗算（ｉｒｊｎＸ（Ｎ−１）＝
Ｎ−１となり、一方、乗算値（１、−ｎ　）Ｘ（、Ｎ−
１）＝Ｏとなる。従って、大振幅入力の場合は小なるデ
ィエンファシス特性が付与された第１のディジタル信号
が乗算器２５にて（Ｎ−１）倍され、加算器３７を介し
て除算器３８にて１／Ｎ倍されて出力端子３９へ出力さ
れる。

以Ｆの如く、本発明になる第１図図示ノンリニアエンフ
ァシス回路”はディジタルフィルタ２３゜２４の出力差
が第１の所定値よりｂ小なる場合は、減衰量の大きなデ
ィエンファシス特性■を有する信号の方を選択出力し、
一方、上記の出力差が第２の所定値よりも大なる場合は
、減衰量の小さなディエンファシス特性■を右する信号
の方を選択出力し、また、上記の出力差が上記第１及び
第２の所定値の間の場合は、ディエンファシス特性Ｔ及
び■を適当な比率で混合したような特性を有り一る信号
を出力する。

ここで、上記乗算値を５及び６ビツトとした場合の第１
及び第２のディジタル信号及び出力端子３９への選択出
力信号になるグレースケール信号の一例を夫々第７図及
び第８図に示す。両図かられかるように、乗算値を５ビ
ットとじた場合は、破線部Ｘ、Ｙに示す如き歪が選択出
力されてしまうが、乗算値を６ビツトとすると、上記の
歪は選択出力されず、良好なグレースケール信号が得ら
れる。

また、上記の選択出力信号をアナログ特性に近似させる
には、前記Ｎの値が２８＝２５６の場合、最大値の約１
７５程度の「５０」である場合が最適であるが、前記の
如（Ｎを２のべき乗とする方が除粋器３８等の構成が簡
単となるため、上記のＮの値を２８の１／８〜１／４程
度とすることが望ましい。従っ、て、Ｎ＝２５又は２６
となるため、前記乗粋値は５又は６ビツトとしている。

なＪ３、上記ノンリニア・プリエンファシス及びノンリ
ニア・ディエンファシスを行なう（Ｆｉ号は輝度信号に
限定されるものではなく、例えば色信号に対して行なっ
てもよい。また、前記、リミッタ３５の入出力特性は第
６図に示した特性に限定されるものではない。

発明の効果上述の如く、本発明によれば、ディジタルビデオ信号に
所要のノンリニア・ブリ」−ンフ７シス特性及び／又は
ノンリニア・ディエンファシス特性を付与するノンリニ
アエンファシス回路を設けたので、次のような数々の特
長を有するものである。

■　前記ディジタルフィルタからの出力差に応じて信号
の選択を行なうため選択出力信号をアナログ回路の特性
に近似化させることができ、またノンリニアエンファシ
ス間の小なるディジタルフィルタが有する立上り及び立
下り部の高域強調特性とノンリニアエンファシス量の人
なるディジタルフィルタが有する小ノイズ特性を有効に
活用できる。

■　上記■において、選択切換時に、選択出力信号を眞
記第１及び第２のディジタル信号の中間の信号になるよ
う制御したものでは、切換時の急激な変位を緩和するこ
とができる。

■　ディジタル信号処即を行なうことにより、従来のア
ナログフィルタの如きバラツキをなくし、信頼性を自重
でき、かつ、部品点数を削減でき、よって、コスト低減
を図ることができる。

■　以上により、記録再生系を通すことによる画質の劣
化がなく、良好な再生ビデオ信号が得られる。

【図面の簡単な説明】

第１図は本発明になるノンリニアエンファシス回路の一
実施例を示すブロック系統図、第２図は第１図図示プロ
ツク系統中ディジタルフィルタのディエンファシス特性
図、第３図及び第４図は夫々第１図図示プロツク系統中
ディジタルフィルタ及び検出器の具体的構造の一例を示
すブロック系統図、第５図及び第６図は夫々第４図図示
プロツク系統中絶対値回路の一例を示すブロック系統図
及びリミッタの一例の入出力特性図、第７図及び第８図
は夫々第１図図示ブロック系統より選択出力されるグレ
ースケール信号の一例を示り図、第９図（Ａ＞、（Ｂ）
は夫々本発明になるノンリニアエンファシス回路を適用
し得るＶ　Ｔ　Ｒの輝度信号記録系及び再生系の一例を
承りブロック系統図である。１・・・輝度信号入力端子、２，１３・・・Ａ／Ｄ変換
鼎、３，１６・・・低域フィルタ（ＬＰＦ）、４・・・
プリエンファシス回路、５・・・ノンリニア・ブリエン
ファシス回路、６，１９・・・スイッチ回路、７・・・
ＦＭ変ＷＪ器、８，１４・・・高域フィルタ（１−ＩＰ
Ｆ）、９．２０・・・Ｄ／Ａ変換器、１０・・・記録ア
ンプ、１１・・・磁気テープ、１２・・・再生アンプ、
１５・・・ＦＭ復調器、１７・・・ディエンファシス回
路、１８・・・ノンリニア・ディエンファシス回路、２
１・・・再生輝度信号出力端子、２２・・・再生デ、ｆ
ジタル輝度信号入力端子、２３．２４・・・ディジタル
フィルタ、２５．２７．Ｍ＋〜Ｍ３・・・乗算器、２６
・・・検出器、２８・・・減綽器、２９・・・絶対値回
路、３０・・・バッファ、３１．３６・・・インバータ
、３２．３７．Ａ＋　。 △２・・・加算器、３３・・・データセレクタ、３４・
・・サインビット入力端子、３５・・・リミッタ、３８
・・・除紳器、３９・・・再生ディジタル輝度信号出力
端子、Ｄ・・・遅延素子、Ｈ＋　、Ｈ２・・・回転ヘッ
ド。特許出願人　日本ビクター株式会社１３図２３，２４

Claims

【特許請求の範囲】

（１）アナログ−ディジタル変換されたビデオ信号が供
給され、該ビデオ信号に小なるプリエンファシス特性及
びディエンファシス特性のうち少なくともいずれか一方
を付与する第１のディジタルフィルタと、該ビデオ信号
に大なるプリエンファシス特性及びディエンファシス特
性のうち少なくともいずれか一方を付与する第２のディ
ジタルフィルタと、該第１及び第２のディジタルフィル
タより夫々出力された第１及び第２の出力信号のアナロ
グ換算レベル差を検出し、該アナログ換算レベル差に応
じて互いに値の異なる第１及び第２の乗算値を発生出力
する検出手段と、該第１の出力信号に該第１の乗算値を
乗算する第１の乗算器と、該第２の出力信号に該第２の
乗算値を乗算する第２の乗算器と、該第１及び第２の乗
算器の両出力信号を加算して出力する加算器と、該加算
器の出力信号を該第１及び第２の乗算値の和で除算する
手段とよりなることを特徴とするノンリニアエンファシ
ス回路。
（２）該検出手段は、該第１及び第２の出力信号を夫々
減算して該アナログ換算レベル差に対応した差信号を発
生する減算器と、該差信号の値を絶対値に変換する絶対
値回路と、該絶対値回路より出力される絶対値信号の値
を所要の入出力特性に応じてレベル変換するリミッタと
、該リミッタの出力信号の値に応じた該第１及び第２の
乗算値を発生出力する手段とより構成されることを特徴
とする特許請求の範囲第１項記載のノンリニアエンファ
シス回路。