JPS6257312A - ノンリニアエンフアシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はノンリニアエンファシス回路に係り、特にＶＴ
Ｒにおいてアナログ−ディジタル変換されたディジタル
ビデオ信号に、アナログ換算レベル差に応じた所要のプ
リエンファシス特性又はディエンファシス特性を付与す
るノンリニアエンファシス回路に関する。

従来の技術 従来のＶＴＲでは、再生された輝度信号のＳ／Ｎ改善の
ために例えば輝度信号記録及び再生系にプリエンファシ
ス回路及びディエンファシス回路を夫々設番ノで、記録
時は輝度信号に所定のプリエンファシス特性を付与して
その高域周波数を強調し、一方、再生時は再生終（度信
号に上記プリエンファシス特性とは相補的なディエンフ
ァシス特性を付与していた。

また、従来の■”丁Ｒの中には長時間モード記録再生時
には標準モード記録再生時よりも記録トラック幅が狭い
ため、再生信号のＳ／Ｎ改善効果が上記の直線的なプリ
エンファシス及びディエンファシスを行なっても十分で
はないので、ビデオ信号（一般には輝度信号）の振幅に
応じてプリエンファシス聞やディエンファシス量を変化
させる、ノンリニアエンファシス回路を備えているもの
があった。なお、本川ｍ−ａにおいて「エンファシス回
路」は、プリエンファシス回路及びディエンファシス回
路の一方又は両方を総称する回路名であるものとする。

上記のノンリニアエンファシス回路は大振幅の信号に対
してはあまりエンファシスをかけないＪ、うにしている
ので、プリエンファシスによるオーバーシュート損やア
ンダーシュート量を減らすことができ、これによりホワ
イト・ダーク・クリップ回路でクリップされる信号部分
を減らせるから波形の再現性を向トできる。また、ノン
リニア・プリエンファシス回路とノンリニア・ディエン
ファシス回路のいずれか一方のみを備えたＶＴＲにおい
ては、ビデオ信号の振幅はそれほど強調されて記録再生
されないから、ノンリニア・プリエンファシス回路を有
しない既存のＶＴＲにより記録された磁気テープから再
生したビデオ信号を、ノンリニア・ｆイエンファシス回
路を通しても実用上殆ど問題なく原信号波形に復元する
ことができ、他方、ビデオ信号がノンリニア・プリエン
ファシス回、路を通して記録された磁気テープを、ノン
リニア・ディエンファシス回路を有しない既存のＶＴＲ
で再生した場合にも、実用上殆ど問題なく原信号を再生
することができるという特長がある。

発明が解決しようとする問題点 しかるに、上記従来のノンリニア１ンフ７シス回路はダ
イオード、抵抗及びコンデンサ等から構成された所謂ア
ナログフィルタであるため、アナログフィルタ特有の位
相歪などによる画質の劣化をＩＢき、また、各部品の性
能のバラツキや温度の影響により、上記プリエンファシ
ス特性及びディエンファシス特性にバラツキが生じ、さ
らには部品点数が多くコスト高どなってしまう等の問題
点があった。

そこで、本発明は、アナログ−ディジタル変換されたデ
ィジタルビデオ信号に所要のノンリニア・プリエンファ
シス特性及びノンリニア・ディエンファシス特性の一方
又は両方を付与することにより、上記問題点を解決した
ノンリニアエンノアシス回路を提供することを目的とη
る。

問題点を解決するための手段 本発明になるノンリニアエンファシス回路は、Ｉｌ（但
し、２は自然数）ピットのディジタルビデオ信号が供給
され、ディジタルビデオ信号に小なるプリエンファシス
特性及びディエンファシス特性のうち少なくともいずれ
か一方の特性を付与する第１のディジタルフィルタと、
ディジタルビデオ信号が供給され、ディジタルビデオ信
号に大なるプリエンファシス特性及びディエンファシス
特性のうち少なくともいずれか一方の特性を付与する第
２のディジタルフィルタと、第１及び第２のディジタル
フィルタの百出力信号が夫々供給され、第１及び第２の
ディジタルフィルタの百出力信号のアナログ換算レベル
の差に応じてｍ（但し、ｍは自然数で、かつ、ｍく２）
ビットの第１及び第２の乗算値を発生出力する検出手段
と、第１のディジタルフィルタの出力信号に第１の乗算
値を乗算して最大入力信号に対して１／８〜１／４を最
大圃とする信号を出力する第１の乗算器と、第２のディ
ジタルフィルタの出力信号に第２の乗ｇｊ値を乗算する
第２の乗緯器と、第１及び第２の乗算器の百出力信号を
加算する加算器と、加算器の出力信号の値を１／２　倍
する除算手段とより構成される。

作用 上記第１及び第２のディジタルフィルタより夫々出力さ
れる２ｅツ１−の出力信号のアナログ変換レベル差の値
に応じたｍビットの第１及び第２の乗算値が検出手段よ
り夫々出力される。この第１の乗算値の最大値は、最大
入力信号の値２２の１／８〜１／４、すなわ１５．２（
ｅ−３）〜２（４−２）となる。一方、第１及び第２の
乗算値の和は２１′１であるため、上記２とｍとの間に
は以下の関係がある。

ｍ−４−２又は２−３ 次に、上記第１及び第２の乗ｎ器の百出力信号は上記加
算器にて加算された後、除算手段にて１　／２”倍され
て出力される。

実施例 第１図は本発明になるノンリニアエンファシス回路の一
実施例のブロック系統図を示す。ここで、本発明になる
ノンリニアエンファシス回路の具体的な構成について説
明する前に、まず、このノンリニアエンファシス回路を
有する輝度信号記録系及び再生系について第９図（Ａ＞
、（８）と共に説明する。

第９図において、記録すべきカラー映像信号が図示され
ない帯域フィルタ及び低域フィルタに供給され、そこで
搬送色信号及び輝度信号に分１１！ｔＦ波される。この
輝度信号は入力端子１を介してＡ／Ｄ変換器２に供給さ
れ、例えば晒子化ビット数８ビットのディジタル輝度信
号に変換された後、低域フィルタ（１−ＰＦ）３を介し
てプリエンファシス回路４に供給される。

プリエンファシス回路４は入来するディジタル輝度信号
に、その振幅に無関係に所定のプリエンファシス特ｔ！
１を付与した後、本発明になるノンリニア・プリエンフ
ァシス回路５及びスイッチ回路６の端子６ａに夫々供給
する。ノンリニア・プリエンファシス回路５はディジタ
ル輝度信号の値（アナログ換算レベル）に応じて後述す
る所定のノンリニア・プリエンファシス特性を付与した
後、スイッチ回路６の端子６ｂに供給する。

スイッチ回路６は、図示されないモード切換スイッチか
らのモード切換信号により、例えば標準モード時は端子
６ａに接続され、一方、長時間モード時は端子６ｂに切
換接続される。このようにして、長時間モード時のみノ
ンリニア・プリエンファシスを行なう。

上記スイッチ回路６により選択されたノンリニア・プリ
エンファシスが行なわ□れた、あるいは、行なわれなか
ったディジタル輝度信号は【：Ｍ変調各７に供給され、
ここで周波数変ｗ４（ＦＭ）された後、被周波数変調デ
ィジタル輝度信号（以下、ｒＦＭディジタル譚度信号］
という−５のとする。、）として高域フィルタ（ＨＰＦ
）８を介してＤ／Δ変換器９へ供給され、ここでディジ
タル−アナログ変換される。

Ｄ／へ変換器９より取り出された、アナログ信号である
ＦＭ輝度信号は記録アンプ１０及び回転ヘッドＨ１を夫
々介して磁気テープ１１に記録される。このように、輝
度信号をディジタル処理することにより、正確なノンリ
ニア・プリエンファシス特性を輝度信号に付与して記録
することができる。

次に、輝度信号再生系について説明するに、第９図（Ｂ
）において、磁気テープ１１に記録された上記ＦＭ輝痘
信号は回転ヘッドＨ２により再生され、ＦＭ輝度信号は
再生アンプ１２を介してＡ／Ｄ変換器１３に供給され、
ここで例えば量子化ヒツト数８ビットの再生ＦＭディジ
タル輝度信号に変換された後、高域フィルタ（）−ＩＰ
Ｆ）１４を介してＦＭ復調器１５に供給される。ＦＭ復
調器１５は入来する再生ＦＭディジタル輝度信号をＦＭ
復調して得た再生ディジタル輝度信号を低域フィルタ（
＋−ＰＦ）１６を介してディエンファシス回路１７に供
給する。

１４１２７１９２回路１７は入来する再生ディジタル輝
度信号に、前記プリエンファシス特性と相補的な、かつ
、信号の振幅に無関係な所定のディエンファシス特性を
付与した後、本発明になるノンリニア・ディエンファシ
ス回路１８及びスイッチ回路１９の端子１９ａに夫々供
給する。ノンリニア・ディエンファシス回路１８は入来
するディジタル信号の値（アナログ１Ａｖ５レベル）に
応じて前記ノンリニア・プリエンファシス特性と相補的
なノンリニア・ディエンファシス特性を付与して、スイ
ッチ回路１９の端子１９ｂに供給する。

スイッチ回路１９は、前記スイッチ回路６と同様に、標
準モード時は端子１９ａに接続され、一方、長時間モー
ド時は端子１９ｂに切換接続される。このようにして、
スイッチ回路１９により選択されたノンリニア・ディエ
ンファシスが行なわれた、あるいは、行なわれなかった
再生ディジタルＲｉ度信号はＤ／Ａ変換器２０に供給さ
れ、ここでディジタル−アナログ変換された後、再生輝
度信号として出力端子２１へ出力される。

このようにして、画質の劣化がなく、かつ、再現性のよ
い再生ｌ！ｉ度信号を得ることができる。

本発明になるノンリニアエンファシス回路は上記ノンリ
ニア・プリエンファシス回路５及びノンリニア・ディエ
ンファシス回路１８に適用でき、その特性の切換えは後
述する如くディジタルフィルタの乗算係数の変更により
実現できるものである。従って、本発明装置を上記両特
性回路のうち、いずれに適用してもその構成は同じであ
るので、本発明装置をノンリニア・１４１２７１９２回
路１８に適用した場合を取り上げて、以下、説明を行な
う。

第１図に戻って説明するに、前記再生ディジタル輝度信
号は入力端子２２を介して第１．第２のディジタルフィ
ルタ２３．２４に夫々供給される。

ディジタルフィルタ２３．２４は夫々第２図に工。

■で示す如き周波数丁１〜ｆｚ　　（例えば、２００ｋ
Ｈｚ〜２Ｍ、Ｈｚ）間で減衰させるような周波数特性を
有しており、ディジタルフィルタ２３は周波数ｆ１へ□
ｆ＋’（但し、ｆ１′はｆ１〜ｆ２間の任意の周波数）
間において入来する信号をα」減衰させ、一方、ディジ
タルフィルタ２４は周波数ｆ１〜ｆ２間において入来す
る信号をβお減衰させる。ここで、周波数は、ｆ、＜ｆ
、’＜ｆ２、減衰量はα〈βの関係があるものとする。

上記ディジタルフィルタ２３．２４は第３図に示す如く
、加算器ＡＩ、Ａ２、乗算器Ｍ１〜Ｍ３及び遅延時間ｙ
−１の遅延素子りから構成される所謂巡回形（１ｔＲ）
ディジタルフィルタである。

上記乗算器Ｍ１〜Ｍ３の乗算係数ａ、ｂ、ｃの値を夫々
−列として下表のように選定することにより、前記第２
図に１．Ｕで示す如きディエンファシス特性及びこれと
相補的なプリエンファシス特性Ｉ’、ＩＩ’（図示せず
）を実現できる。

表 このようにして、第１のディジタルフィルタ２３により
小なるディエンファシス特性Ｉが付与された再生ディジ
タル輝度信号（以下「第１のディジタル信号」と称す。

）は、乗算器２５及び端子２６ａを介して検出器２６へ
大々供給される。

一方、第２のディジタルフィルタ２４により大なるディ
エンファシス特性■が付与された再生ディジタル輝度信
＠（以下、［第２のディジタル信号Ｊと称す。）は乗偉
器２７及び端子２６ｂを介して検出器２６へ夫々供給さ
れる。

検出器２６は第４図に示す如ぎ構成を有しており、端子
２６ａ及び２６ｂより入来する上記第１及び第２のディ
ジタル信号は夫々減算器２８に供給され、ここでそれら
のアナログ換算レベルの差を示ず値のディジタル信号（
以下、「ディジタル差信号」ど称す。）に変換された後
、絶対値回路２９に供給される。

絶対値回路２９は第５図に示す如き構成を有しており、
入来する例えば２の補数表示の上記ディジタル差信号は
バッファ３０及びインバータ３１へ夫々供給される。イ
ンバータ３１は入来するディジタル差信号の各ビットの
値を反転させて加算器３２へ供給し、そこで最下位ビッ
ト（ＬＳＢ）に値１を加えて負の値を正の値に変換した
後データセレクタ３３へ供給する。また、バッファ３０
は入来するディジタル差信号を上記加算器３２の出力と
時間合せを行なった後データセレクタ３３へ出力する。

一方、データセレクタ３３には上記ディジタル差信号の
値が正か負かを示すサインビットが上記バッファー３０
より端子３４を介して供給されており、データセレクタ
３３はこれに応じて、例えば上記差信号が正の値の場合
はバッファ３０を介して入来するディジタル差信号の方
を選択出力し、負の場合の値はインバータ３１及び加痒
器３２を介して入来する極性の反転されたディジタル差
信号の方を選択出力する。

このようにして、絶対値回路２９にて、その値が絶対値
に変換されたディジタル差信号は、第４図に示すリミッ
タ３５へ供給される。リミッタ３５は第６図に示す如き
入出力特性を有しており、入来する８ビットのディジタ
ル差信号を５又は６ビットの乗算値に変換覆る。ここで
、例えば８ビットから５ビットへ変換する場合を例にと
ると、８ビットのディジタル差信号の値は０〜２５５間
の値であり、一方５ビットの乗算値はＮ＝２５　＝３２
とするとＯ〜（Ｎ−１）間の値である（６ビットの場合
は、Ｎ＝２６　＝６４となる。）。

従って、リミッタ３５は入力ディジタル差信号の値が０
〜しく但し、Ｌは任意の整数で、例えば６程度）の場合
は出力値を０（すなわち、Ｉ−０００００Ｊ　）とし、
入力値がＬ〜（Ｎ−１）の場合は出力値をＯ〜（Ｎ−１
）まで直線的に変化させる。次に、入力値が（Ｎ−１）
以上の場合は出力値を（Ｎ−１）に制限する。

このように変換して得た５又は６ビットの乗算値はリミ
ッタ３５より出力端子２６ｃ及びインバータ３６を介し
工出力端子２６ｄへ夫々出力される。この出力端子２６
Ｇ及び２６ｄへ入来する乗算値は夫々ｎＸ（Ｎ−１）（
但し、Ｏ≦ｎ≦１）及び（１−ｎ）　Ｘ　（Ｎ−１）と
表わされ、これらの乗算値を加えると（Ｎ−１）となる
。

再び第１図に戻って説明するに、上記乗算値ｎＸ（Ｎ−
１）及び（１−ｎ）　Ｘ　（Ｎ−１’）は夫々乗算器２
５．２７に供給される。乗算器２５．２７は前記第１及
び第２のディジタル信号を夫々上記の乗算値ｎ＊　（Ｎ
−１）倍及び（１−ｎ）ｘ（Ｎ−１）倍した後、加算器
３７へ供給し、これらを加算して除算器３８へ供給する
。

除算器３８は入来する信号を１／Ｎ倍して出力端子３９
へ出力する。ここで、Ｎは前記の如く２のべぎ乗となる
よう選定すると除算器３８として、シフ］−レジスタの
ビットシフトが使えるため、構成が簡単となる。

このようにして、前記第１及び第２のディジタル信号の
値の差（すなわち、前記ディジタル差信号の値）が０〜
Ｌの場合は、前記第６図に示す如くリミッタ３５より出
力される乗算値ｎＸ（Ｎ−１）＝０となり、一方、乗算
値（１−ｎ）Ｘ（Ｎ−１）＝Ｎ−１となる。従って、小
振幅入力の場合は大なるディエンファシス特性が付与さ
れた第２のディジタル信号が乗算器２７にて（Ｎ−１）
倍され、加算器３７を介して除算器３８にて１／Ｎ倍さ
れて出力端子３９へ出力される。

また、上記第１及び第２のディジタル信号の値の差がＬ
〜（Ｎ−１）の場合は、乗算値ｎｘ　（Ｎ−１）及び（
１−ｎ）　Ｘ　（Ｎ−１）は夫々第６図に示す如く変化
する。従って、第１及び第２のディジタル信号が適当な
比率で混合されたような信号が出力端子３９へ出力され
る。

更に、上記第１及び第２のディジタル信号の値の差が（
Ｎ−１）以上の場合は、乗算値ｎｘ　（Ｎ−１）＝Ｎ−
１となり、一方、乗痺値（１−ｎ）Ｘ（Ｎ−１＞＝０と
なる。従って、大概線入力の場合は小なるディエンファ
シス特性が付与された第１のディジタル信号が乗算器２
５にて（Ｎ−１）倍され、加韓器３７を介して除Ｗ器３
８にて１／Ｎ倍されて出力端子３９へ出力される。

以トの如く、本発明になる第１図図示ノンリニアエンフ
ァシス回路はディジタルフィルタ２３゜２４の出力差が
第１の所定値にりも小なる場合は、減衰ｍの大きなディ
エンファシス特性■を有する信号の方を選択出力し、一
方、上記の出力差が第２の所定値よりも大なる場合は、
減衰ｍの小さなディエンファシス特性工を有する信号の
方を選択出力し、また、上記の出力差が上記第１及び第
２の所定値の間の場合は、ディエンファシス特性■及び
■を適当な比率で混合したような特性を有する信号を出
力する。

ここで、ト記乗算値を５及び６ピツトとした場合の第１
及び第２のディジタル信号及び出力端子３９への選択出
力信号になるグレースケール信号の一例を大々第７図及
び第８図に示す。両図かられかるように、乗算値を５ビ
ットとじた場合は、破線部Ｘ、Ｙに示す如ぎ歪が選択出
力されてしまうが、乗算値を６ピツトとすると、上記の
歪は選択出力されず、良好なグレースケール信号が得ら
れる。

また、上記の選択出力信号をアナログ特性に近似させる
には、前記Ｎの値が２”＝２５６の場合、最大値の約１
１５程度の「５０」である場合が最適であるが、前記の
如くＮを２のべき乗とする方が除算器３８等の構成が簡
単となるため、上記のＮの値を２８の１／８〜１／４程
度とすることが望ましい。従って、Ｎ＝２５又は２６と
なるため、前記乗算値は５又は６ピツトとしている。

なお、上記ノンリニア・プリエンファシス及びノンリニ
ア・ディエンファシスを行なう信号は輝度信号に限定さ
れるものではなく、例えば色信号に対して行なってもよ
い。また、前記、リミッタ３５の入出力特性は第６図に
示した特性に限定されるものではない。

発明の効果 上述の如く、本発明によれば、ディジタルビデオ信号に
所要のノンリニア・プリエンファシス特性及び／又はノ
ンリニア・ディエンファシス特性をイ１与するノンリニ
アエンファシス回路を設けたので、次のような数々の特
長を有するものである。

■　前記ディジタルフィルタからの出力差に応じて信号
の選択を行なうため選択出力信号をアナログ回路の特性
に近似化させることができ、またノンリニアエンファシ
ス量の小なるディジタルフィルタが有する立Ｆり及び立
下り部の高域強調特性とノンリニアエンファシス部の大
なるディジタルフィルタが有する小ノイズ特性を有効に
活用できる。

■　上記■において、選択切換時に、選択出力信号を前
記第１及び第２のディジタル信号の中間の信号になるよ
う制御したものでは、切換時の急激な変位を緩和するこ
とができる。

■　ディジタル信号処理を行なうことにより、従来−の
アナログフィルタの如きバラツキをなくし、信頼性を向
上でき、かつ、部品点数を削減でき、よって、コスト低
減を図ることができる。

■　以上により、記録再生系を通すことによる画質の劣
化がなく、良好な再生ビデオ信号が得られる。

【図面の簡単な説明】

第１図は本発明になるノンリニアエンファシス回路の一
実施例を示ずブロック系統図、第２図は第１図図示プロ
ツク系統中ディジタルフィルタのディエンファシス特性
図、第３図及び第４図は夫々第１図図示プロツク系統中
ディジタルフィルタ及び検出器の具体的構造の一例を示
すブロック系統図、第５図及び第６図は夫々第４図図示
プロツク系統中絶対値回路の一例を示すブロック系統図
及びリミッタの一例の入出力特性図、第７図及び第８図
は夫々第１図図示ブロック系統より選択出力されるグレ
ースケール信号の一例を示寸図、第９図（Ａ）、（Ｂ）
は夫々本発明になるノンリニアエンファシス回路を適用
し得るＶＴＲの輝度信号記録系及び再生系の一例を示す
ブロック系統図である。 １・・・輝度信号入力端子、２，１３・・・Δ／Ｄ変換
器、３．１６・・・低域フィルタ（ＬＰＦ）、４・・・
プリエンファシス回路、５・・・ノンリニア・ブリエン
ファシス回路、６，１９・・・スイッチ回路、７・・・
ＦＭ変調器、８，１４・・・高域フィルタ（１−ＩＰＦ
）、９．２０・・・Ｄ／Ａ変換器、１０・・・記録アン
プ、１１・・・磁気テープ、１２・・・再生アンプ、１
５・・・ＦＭ復調器、１７・・・ディエンファシス回路
、１８・・・ノンリニア・ディエンファシス回路、２１
・・・再生輝度信号用ツノ端子、２２・・・再生ディジ
タル輝度信号入力端子、２３．２４・・・ディジタルフ
ィルタ、２５．２７．Ｍ＋−ｆｔ／Ｉ３・・・乗算器、
２６・・・検出器、２８・・・減算器、２９・・・絶対
値回路、３０・・・バッファ、３１．３６・・・インバ
ータ、３２．３７．Ａ＋　。 Ａ２・・・加算器、３３・・・データセレクタ、３４・
・・サインビット入力端子、３５・・・リミッタ、３８
・・・除算器、３９・・・再生ディジタル輝度信号出力
端子、Ｄ・・・遅延素子、Ｈ＋　、Ｈ２・・・回転ヘッ
ド。 特許用船人　日本ビクター株式会社 第３図よ 第６図

Claims (3)

【特許請求の範囲】
1. （１）ｌ（但し、ｌは自然数）ビットのディジタルビデ
   オ信号が供給され、該ディジタルビデオ信号に小なるプ
   リエンファシス特性及びディエンファシス特性のうち少
   なくともいずれか一方の特性を付与する第１のディジタ
   ルフィルタと、該ディジタルビデオ信号が供給され、該
   ディジタルビデオ信号に大なるプリエンファシス特性及
   びディエンファシス特性のうち少なくともいずれか一方
   の特性を付与する第２のディジタルフィルタと、該第１
   及び第２のディジタルフィルタの両出力信号が夫々供給
   され、該第１及び第２のディジタルフィルタの両出力信
   号のアナログ換算レベルの差に応じてｍ（但し、ｍは自
   然数で、かつ、ｍ＜ｌ）ビットの第１及び第２の乗算値
   を発生出力する検出手段と、該第１のディジタルフィル
   タの出力信号に該第１の乗算値を乗算して最大入力信号
   に対して１／８〜１／４を最大値とする信号を出力する
   第１の乗算器と、該第２のディジタルフィルタの出力信
   号に該第２の乗算値を乗算する第２の乗算器と、該第１
   及び第２の乗算器の両出力信号を加算する加算器と、該
   加算器の出力信号の値を１／２＾ｍ倍する除算手段とよ
   りなることを特徴とするノンリニアエンファシス回路。
2. （２）該検出手段は、該第１及び第２のディジタルフィ
   ルタのｌビットの出力信号を夫々減算して該アナログ変
   換レベル差に対応したｌビットの差信号を発生する減算
   器と、該差信号の値を絶対値に変換する絶対値回路と、
   該絶対値回路より出力されるｌビットの絶対値信号の値
   を所要の入出力特性に応じてｍビットの信号に変換する
   リミッタと、該リミッタのｍビットの出力信号の値を反
   転させるインバータとより構成され、該リミッタのｍビ
   ットの出力信号を該第１の乗算値とし、該インバータか
   ら出力されるｍビットの出力信号を該第２の乗算値とす
   ることを特徴とする特許請求の範囲第１項記載のノンリ
   ニアエンファシス回路。
3. （３）該ｌビットのディジタルビデオ信号は、８ビット
   のディジタルビデオ信号で、該ｍビットの第１及び第２
   の乗算値は５又は６ビットの第１及び第２の乗算値であ
   ることを特徴とする特許請求の範囲第１項記載のノンリ
   ニアエンファシス回路。