JPH0347772B2

JPH0347772B2 -

Info

Publication number: JPH0347772B2
Application number: JP60196703A
Authority: JP
Inventors: Kaoru Kobayashi; Hidetoshi Ozaki
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1985-09-05
Filing date: 1985-09-05
Publication date: 1991-07-22
Also published as: JPS6257311A

Description

【発明の詳細な説明】

産業上の利用分野本発明はノンリニアエンフアシス回路に係り、
特にVTRにおいてアナログ−デイジタル変換さ
れたデイジタルビデオ信号に、アナログ換算レベ
ル差に応じた所要のプリエンフアシス特性又はデ
イエンフアシス特性を付与するノンリニアエンフ
アシス回路に関する。従来の技術従来のVTRでは、再生された輝度信号のＳ／
Ｎ改善のために例えば輝度信号記録及び再生系に
プリエンフアシス回路及びデイエンフアシス回路
を夫々設けて、記録時は輝度信号に所定のプリエ
ンフアシス特性を付与してその高域周波数を強調
し、一方、再生時は再生輝度信号に上記プリエン
フアシス特性とは相補的なデイエンフアシス特性
を付与していた。また、従来のVTRの中には長時間モード記録
再生時には標準モード記緑再生時よりも記録トラ
ツク幅が狭いため、再生信号のＳ／Ｎ改善効果が
上記の直線的なプリエンフアシス及びデイエンフ
アシスを行なつても十分ではないので、ビデオ信
号（一般には輝度信号）の振幅に応じてプリエン
フアシス量やデイエンフアシス量を変化させる、
ノンリニアエンフアシス回路を備えているものが
あつた。なお、本明細書において「エンフアシス
回路」は、プリエンフアシス回路及びデイエンフ
アシス回路の一方又は両方を総称する回路名であ
るものとする。上記のノンリニアエンフアシス回路は大振幅の
信号に対してはあまりエンフアシスをかけないよ
うにしているので、プリエンフアシスによるオー
バーシユート量やアンダーシユート量を減らすこ
とができ、これによりホワイト・ダーク・クリツ
プ回路でクリツプされる信号部分を減らせるから
波形の再現性を向上できる。また、ノンリニア・
プリエンフアシス回路とノンリニア・デイエンフ
アシス回路のいずれか一方のみを備えたVTRに
おいては、ビデオ信号の振幅はそれほど強調され
て記録再生されないから、ノンリニア・プリエン
フアシス回路を有しない既存のVTRにより記録
された磁気テープから再生したビデオ信号を、ノ
ンリニア・デイエンフアシス回路を通しても実用
上殆ど問題なく原信号波形に復元することがで
き、他方、ビデオ信号がノンリニア・プリエンフ
アシス回路を通して記録された磁気テープを、ノ
ンリニア・デイエンフアシス回路を有しない既存
のVTRで再生した場合にも、実用上殆ど問題な
く原信号を再生することができるという特長があ
る。発明が解決しようとする問題点しかるに、上記従来のノンリニアエンフアシス
回路はダイオード，抵抗及びコンデンサ等から構
成された所謂アナログフイルタであるため、アナ
ログフイルタ特有の位相歪などによる画質の劣化
を招き、また、各部品の性能のバラツキや温度の
影響により、上記プリエンフアシス特性及びデイ
エンフアシス特性にバラツキが生じ、さらには部
品点数が多くコスト高となつてしまう等の問題点
があつた。そこで、本発明は、アナログ−デイジタル変換
されたデイジタルビデオ信号に所要のノンリニ
ア・プリエンフアシス特性及びノンリニア・デイ
エンフアシス特性の一方又は両方を付与すること
により、上記問題点を解決したノンリニアエンフ
アシス回路を提供することを目的とする。問題点を解決するための手段本発明になるノンリニアエンフアシス回路は、
アナログ−デイジタル変換されたビデオ信号が供
給され、ビデオ信号に小なるプリエンフアシス特
性及びデイエンフアシス特性のうち少なくともい
ずれか一方を付与する第１のデイジタルフイルタ
と、ビデオ信号に大なるプリエンフアシス特性及
びデイエンフアシス特性のうち少なくともいずれ
か一方を付与する第２のデイジタルフイルタと、
第１及び第２のデイジタルフイルタより夫々出力
された第１及び第２の出力信号のアナログ換算レ
ベル差を検出し、アナログ換算レベル差に応じて
互いに値の異なる第１及び第２の乗算値を発生出
力する検出手段と、第１の出力信号に第１の乗算
値を乗算する第１の乗算器と、第２の出力信号に
第２の乗算値を乗算する第２の乗算器と、第１及
び第２の乗算器の両出力信号を加算して出力する
加算器と、加算器の出力信号を第１及び第２の乗
算値の和で除算する手段とより構成される。又、本発明になるノンリニアエンフアシス回路
は、ｌ（但し、ｌは自然数）ビツトのデイジタル
ビデオ信号が供給され、デイジタルビデオ信号に
小なるプリエンフアシス特性及びデイエンフアシ
ス特性のうち少なくともいずれか一方の特性を付
与する第１のデイジタルフイルタと、デイジタル
ビデオ信号が供給され、デイジタルビデオ信号に
大なるプリエンフアシス特性及びデイエンフアシ
ス特性のうち少なくともいずれか一方の特性を付
与する第２のデイジタルフイルタと、第１及び第
２のデイジタルフイルタの両出力信号が夫々供給
され、第１及び第２のデイジタルフイルタの両出
力信号のアナログ換算レベルの差に応じてｍ（但
し、ｍは自然数で、かつ、ｍ＜ｌ）ビツトの第１
及び第２の乗算値を発生出力する検出手段と、第
１のデイジタルフイルタの出力信号に第１の乗算
値を乗算して最大入力信号に対して1/8〜1/4を最
大値とする信号を出力する第１の乗算器と、第２
のデイジタルフイルタの出力信号に第２の乗算値
を乗算する第２の除算器と、第１及び第２の乗算
器の両出力信号を加算する加算器と、加算器の出
力信号の値を１／2^m倍する除算手段とより構成さ
れる。作用上記第１及び第２のデイジタルフイルタより
夫々出力される第１及び第２出力信号のアナログ
変換レベル差が設定値範囲以下のときは、上記検
出手段より出力される第１の乗算値を零とするこ
とにより、エンフアシス量の大なる第２の出力信
号が選択出力される。一方、上記第１及び第２の出力信号のアナログ
変換レベル差が設定値範囲以上のときは、上記検
出手段より出力される第２の乗算値を零とするこ
とにより、エンフアシス量の小なる第１の出力信
号が選択出力される。また、上記第１及び第２の出力信号のアナログ
変換レベル差が設定値範囲内のときは、上記第１
及び第２の乗算値の比率で第１及び第２の出力信
号を混合した信号が得られる。上記第１及び第２のデイジタルフイルタより
夫々出力されるｌビツトの出力信号のアナログ変
換レベル差の値に応じたｍビツトの第１及び第２
の乗算値が検出手段より夫々出力される。この第
１の乗算値の最大値は、最大入力信号の値2^lの1/
８〜1/4、すなわち、2^(l-3)〜2^(l-2)となる。一方、第
１及び第２の乗算値の和は2^mであるため、上記ｌ
とｍとの間には以下の関係がある。ｍ＝ｌ−２又はｌ−３次に、上記第１及び第２の乗算器の両出力信号
は上記加算器にて加算された後、除算手段にて
１／2^m倍されて出力される。実施例第１図は本発明になるノンリニアエンフアシス
回路の一実施例のブロツク系統図を示す。ここ
で、本発明になるノンリニア・エンフアシス回路
の具体的な構成について説明する前に、まず、こ
のノンリニアエンフアシス回路を有する輝度信号
記録系及び再生系について第９図Ａ，Ｂと共に説
明する。第９図において、記録すべきカラー映像信号が
図示されない帯域フイルタ及び低域フイルタに供
給され、そこで搬送色信号及び輝度信号に分離
波される。この輝度信号は入力端子１を介して
Ａ／Ｄ変換器２に供給され、例えば量子化ビツト
数８ビツトのデイジタル輝度信号に変換された
後、低域フイルタ（LPF）３を介してプリエン
フアシス回路４に供給される。プリエンフアシス回路４は入来するデイジタル
輝度信号に、その振幅に無関係に所定のプリエン
フアシス特性を付与した後、本発明になるノンリ
ニア・プリエンフアシス回路５及びスイツチ回路
６の端子６ａに夫々供給する。ノンリニア・プリ
エンフアシス回路５はデイジタル輝度信号の値
（アナログ換算レベル）に応じて後述する所定の
ノンリニア・プリエンフアシス特性を付与した
後、スイツチ回路６の端子６ｂに供給する。スイツチ回路６は、図示されないモード切換ス
イツチからのモード切換信号により、例えば標準
モード時は端子６ａに接続され、一方、長時間モ
ード時は端子６ｂに切換接続される。このように
して、長時間モード時のみノンニリア・プリエン
フアシスを行なう。上記スイツチ回路６により選択されたノンリニ
ア・プリエンフアシスが行なわれた、あるいは、
行なわれなかつたデイジタル輝度信号はFM変調
器７に供給され、ここで周波数変調（FM）され
た後、被周波数変調デイジタル輝度信号（以下、
「FMデイジタル輝度信号」というものとする。）
として高域フイルタ（HPF）８を介してＤ／Ａ
変換器９へ供給され、ここでデイジタル−アナロ
グ変換される。Ｄ／Ａ変換器９より取り出された、アナログ信
号であるFM輝度信号は記録アンプ１０及び回転
ヘツドH₁を夫々介して磁気テープ１１に記録さ
れる。このように、輝度信号をデイジタル処理す
ることにより、正確なノンリニア・プリエンフア
シス特性を輝度信号に付与して記録することがで
きる。次に、輝度信号再生系について説明するに、第
９図Ｂにおいて、磁気テープ１１に記録された上
記FM輝度信号は回転ヘツドH₂により再生され、
FM輝度信号は再生アンプ１２を介してＡ／Ｄ変
換器１３に供給され、ここで例えば量子化ビツト
数８ビツトの再生FMデイジタル輝度信号に変換
された後、高域フイルタ（HPF）１４を介して
FM復調器１５に供給される。FM復調器１５は
入来する再生FMデイジタル輝度信号をFM復調
して得た再生デイジタル輝度信号を低域フイルタ
（LPF）１６を介してデイエンフアシス回路１７
に供給する。デイエンフアシス回路１７は入来する再生デイ
ジタル輝度信号に、前記プリエンフアシス特性と
相補的な、かつ、信号の振幅に無関係な所定のデ
イエンフアシス特性を付与した後、本発明になる
ノンリニア・デイエンフアシス回路１８及びスイ
ツチ回路１９の端子１９ａに夫々供給する。ノン
リニア・デイエンフアシス回路１８は入来するデ
イジタル信号の値（アナログ換算レベル）に応じ
て前記ノンリニア・プリエンフアシス特性と相補
的なノンリニア・デイエンフアシス特性を付与し
て、スイツチ回路１９の端子１９ｂに供給する。スイツチ回路１９は、前記スイツチ回路６と同
様に、標準モード時は端子１９ａに接続され、一
方、長時間モード時は端子１９ｂに切換接続され
る。このようにして、スイツチ回路１９により選
択されたノンリニア・デイエンフアシスが行なわ
れた、あるいは、行なわれなかつた再生デイジタ
ル輝度信号はＤ／Ａ変換器２０に供給され、ここ
でデイジタル−アナログ変換された後、再生輝度
信号として出力端子２１へ出力される。このようにして、画質の劣化がなく、かつ、再
現性のよい再生輝度信号を得ることができる。本発明になるノンリニアエンフアシス回路は上
記ノンリニア・プリエンフアシス回路５及びノン
リニア・デイエンフアシス回路１８に適用でき、
その特性の切換えは後述する如くデイジタルフイ
ルタの乗算係数の変更により実現できるものであ
る。従つて、本発明装置を上記両特性回路のう
ち、いずれに適用してもその構成は同じであるの
で、本発明装置をノンリニア・デイエンフアシス
回路１８に適用した場合を取り上げて、以下、説
明を行なう。第１図に戻つて説明するに、前記再生デイジタ
ル輝度信号は入力端子２２を介して第１，第２の
デイジタルフイルタ２３，２４に夫々供給され
る。デイジタルフイルタ２３，２４は夫々第２図
に，で示す如き周波数₁〜₂（例えば、200k
Hz〜2MHz）間で減衰させるような周波数特性を
有しており、デイジタフイルタ２３は周波数₁〜
₁′（但し、₁′は₁〜₂間の任意の周波数）間に
お
いて入来する信号をαdB減衰させ、一方、デイジ
タルフイルタ２４は周波数₁〜₂間において入来
する信号をβdB減衰させる。ここで、周波数は、
₁＜₁′＜₂、減衰量はα＜βの関係があるものと
する。上記デイジタルフイルタ２３，２４は第３図に
示す如く、加算器A₁，A₂、乗算器M₁〜M₃及び
遅延時間Z^-1の遅延素子Ｄから構成される所謂巡
回形（IIR）デイジタルフイルタである。上記乗
算器M₁〜M₃の乗算係数ａ，ｂ，ｃの値を夫々一
列として下表のように選定することにより、前記
第２図に，で示す如きデイエンフアシス特性
及びこれと相補的なプリエンフアシス特性′，
′（図示せず）を実現できる。

【表】このようにして、第１のデイジタルフイルタ２
３により小なるデイエンフアシス特性が付与さ
れた再生デイジタル輝度信号（以下「第１のデイ
ジタル信号」と称す。）は、乗算器２５及び端子
２６ａを介して検出器２６へ夫々供給される。一
方、第２のデイジタルフイルタ２４により大なる
デイエンフアシス特性が付与された再生デイジ
タル輝度信号（以下、「第２のデイジタル信号」
と称す。）は乗算器２７及び端子２６ｂを介して
検出器２６へ夫々供給される。検出器２６は第４図に示す如き構成を有してお
り、端子２６ａ及び２６ｂより入来する上記第１
及び第２のデイジタル信号は夫々減算器２８に供
給され、ここでそれらのアナログ換算レベルの差
を示す値のデイジタル信号（以下、「デイジタル
差信号」と称す。）に変換された後、絶対値回路
２９に供給される。絶対値回路２９は第５図に示す如き構成を有し
ており、入来する例えば２の補数表示の上記デイ
ジタル差信号はバツフア３０及びインバータ３１
へ夫々供給される。インバータ３１は入来するデ
イジタル差信号の各ビツトの値を反転させて加算
器３２へ供給し、そこで最下位ビツト（LSB）
に値１を加えて負の値を正の値に変換した後デー
タセレクタ３３へ供給する。また、バツフア３０
は入来するデイジタル差信号を上記加算器３２の
出力と時間合せを行なつた後データセレクタ３３
へ出力する。一方、データセレクタ３３には上記デイジタル
差信号の値が正か負かを示すサインビツトが上記
バツフア３０より端子３４を介して供給されてお
り、データセレクタ３３はこれに応じて、例えば
上記差信号が正の値の場合はバツフア３０を介し
て入来するデイジタル差信号の方を選択出力し、
負の場合の値はインバータ３１及び加算器３２を
介して入来する極性の反転されたデイジタル差信
号の方を選択出力する。このようにして、絶対値回路２９にて、その値
が絶対値に変換されたデイジタル差信号は、第４
図に示すリミツタ３５へ供給される。リミツタ３
５は第６図に示す如き入出力特性を有しており、
入来する８ビツトのデイジタル差信号を５又は６
ビツトの乗算値に変換する。ここで、例えば８ビ
ツトから５ビツトへ変換する場合を例にとると、
８ビツトのデイジタル差信号の値は０〜255間の
値であり、一方５ビツトの乗算値はＮ＝2⁵＝32と
すると０〜（Ｎ−１）間の値である（６ビツトの
場合は、Ｎ＝2⁶＝64となる。）。従つて、リミツタ３５は入力デイジタル差信号
の値が０〜Ｌ（但し、Ｌは任意の整数で、例えば
６程度）の場合は出力値を０（すなわち、
「00000」）とし、入力値がＬ〜（Ｎ−１）の場合
は出力値を０〜（Ｎ−１）まで直線的に変化させ
る。次に、入力値が（Ｎ−１）以上の場合は出力
値を（Ｎ−１）に制限する。このように変換して得た５又は６ビツトの乗算
値はリミツタ３５より出力端子２６ｃ及びインバ
ータ３６を介して出力端子２６ｄへ夫々出力され
る。この出力端子２６ｃ及び２６ｄへ入来する乗
算値は夫々ｎ×（Ｎ−１）（但し、０≦ｎ≦１）及
び（１−ｎ）×（Ｎ−１）と表わされ、これらの乗
算値を加えると（Ｎ−１）となる。再び第１図に戻つて説明するに、上記乗算値ｎ
×（Ｎ−１）及び（１−ｎ）×（Ｎ−１）は夫々乗
算器２５，２７に供給される。乗算器２５，２７
は前記第１及び第２のデイジタル信号を夫々上記
の乗算値ｎ×（Ｎ−１）倍及び（１−ｎ）×（Ｎ−
１）倍した後、加算器３７へ供給し、これらを加
算して除算器３８へ供給する。除算器３８は入来する信号を１／Ｎ倍して出力
端子３９へ出力する。ここで、Ｎは前記の如く２
のべき乗となるよう選定すると除算器３８とし
て、シフトレジスタのビツトシフトが使えるた
め、構成が簡単となる。このようにして、前記第１及び第２のデイジタ
ル信号の値の差（すなわち、前記デイジタル差信
号の値）が０〜Ｌの場合は、前記第６図に示す如
くリミツト３５より出力される乗算値ｎ×（Ｎ−
１）＝０となり、一方、乗算値（１−ｎ）×（Ｎ−
１）＝Ｎ−１となる。従つて、小振幅入力の場合
は大なるデイエンフアシス特性が付与された第２
のデイジタル信号が乗算器２７にて（Ｎ−１）倍
され、加算器３７を介して除算器３８にて１／Ｎ
倍されて出力端子３９へ出力される。また、上記第１及び第２のデイジタル信号の値
の差がＬ〜（Ｎ−１）の場合は、乗算値ｎ×（Ｎ
−１）及び（１−ｎ）×（Ｎ−１）は夫々第６図に
示す如く変化する。従つて、第１及び第２のデイ
ジタル信号が適当な比率で混合されたような信号
が出力端子３９へ出力される。更に、上記第１及び第２のデイジタル信号の値
の差が（Ｎ−１）以上の場合は、乗算値ｎ×（Ｎ
−１）＝Ｎ−１となり、一方、乗算値（１−ｎ）×
（Ｎ−１）＝０となる。従つて、大振幅入力の場合
は小なるデイエンフアシス特性が付与された第１
のデイジタル信号が乗算器２５にて（Ｎ−１）倍
され、加算器３７を介して除算器３８にて１／Ｎ
倍されて出力端子３９へ出力される。以上の如く、本発明になる第１図図示ノンリニ
アエンフアシス回路はデイジタルフイルタ２３，
２４の出力差が第１の所定値よりも小なる場合
は、減衰量の大きなデイエンフアシス特性を有
する信号の方を選択出力し、一方、上記の出力差
が第２の所定値よりも大なる場合は、減衰量の小
さなデイエンフアシス特性を有する信号の方を
選択出力し、また、上記の出力差が上記第１及び
第２の所定値の間の場合は、デイエンフアシス特
性及びを適当な比率で混合したような特性を
有する信号を出力する。ここで、上記乗算値を５及び６ビツトとした場
合の第１及び第２のデイジタル信号及び出力端子
３９への選択出力信号になるグレースケール信号
の一例を夫々第７図及び第８図に示す。両図から
わかるように、乗算値を５ビツトとした場合は、
破線部Ｘ，Ｙに示す如き歪が選択出力されてしま
うが、乗算値を６ビツトとすると、上記の歪は選
択出力されず、良好なグレースケース信号が得ら
れる。また、上記の選択出力信号をアナログ特性に近
似させるには、前記Ｎの値が2⁸＝256の場合、最
大値の約1/5程度の「50」である場合が最適であ
るが、前記の如くＮを２のべき乗とする方が除算
器３８等の構成が簡単となるため、上記のＮの値
を2⁸の1/8〜1/4程度とすることが望ましい。従つ
て、Ｎ＝2⁵又は2⁶となるため、前記乗算値は５又
は６ビツトとしている。なお、上記ノンリニア・プリエンフアシス及び
ノンリニア・デイエンフアシスを行なう信号は輝
度信号に限定されるものではなく、例えば色信号
に対して行なつてもよい。また、前記、リミツタ
３５の入出力特性は第６図に示した特性に限定さ
れるものではない。発明の効果上述の如く、本発明によれば、デイジタルビデ
オ信号に所要のノンリニア・プリエンフアシス特
性及び／又はノンリニア・デイエンフアシス特性
を付与するノンリニアエンフアシス回路を設けた
ので、次のような数々の特長を有するものであ
る。前記デイジタルフイルタからの出力差に応じ
て信号の選択を行なうため選択出力信号をアナ
ログ回路の特性に近似化させることができ、ま
たノンリニアエンフアシス量の小なるデイジタ
ルフイルタが有する立上り及び立下り部の高域
強調特性とノンリニアエンフアシス量の大なる
デイジタルフイルタが有する小ノイズ特性を有
効に活用できる。上記において、選択切換時に、選択出力信
号を前記第１及び第２のデイジタル信号の中間
の信号になるよう制御したものでは、切換時の
急激な変位を緩和することができる。デイジタル信号処理を行なうことにより、従
来のアナログフイルタの如きバラツキをなく
し、信頼性を向上でき、かつ、部品点数を削減
でき、よつて、コスト低減を図ることができ
る。以上により、記録再生系を通すことによる画
質の劣化がなく、良好な再生ビデオ信号が得ら
れる。

【図面の簡単な説明】

第１図は本発明になるノンリニアエンフアシス
回路の一実施例を示すブロツク系統図、第２図は
第１図図示ブロツク系統中デイジタルフイルタの
デイエンフアシス特性図、第３図及び第４図は
夫々第１図図示ブロツク系統中デイジタルフイル
タ及び検出器の具体的構造の一例を示すブロツク
系統図、第５図及び第６図は夫々第４図図示ブロ
ツク系統中絶対値回路の一例を示すブロツク系統
図及びリミツタの一例の入出力特性図、第７図及
び第８図は夫々第１図図示ブロツク系統より選択
出力されるグレースケール信号の一例を示す図、
第９図Ａ，Ｂは夫々本発明になるノンリニアエン
フアシス回路を適用し得るVTRの輝度信号記録
系及び再生系の一例を示すブロツク系統図であ
る。１…輝度信号入力端子、２，１３…Ａ／Ｄ変換
器、３，１６…低域フイルタ（LPF）、４…プリ
エンフアシス回路、５…ノンリニア・プリエンフ
アシス回路、６，１９…スイツチ回路、７…FM
変調器、８，１４…高域フイルタ（HPF）、９，
２０…Ｄ／Ａ変換器、１０…記録アンプ、１１…
磁気テープ、１２…再生アンプ、１５…FM復調
器、１７…デイエンフアシス回路、１８…ノンリ
ニア・デイエンフアシス回路、２１…再生輝度信
号出力端子、２２…再生デイジタル輝度信号入力
端子、２３，２４…デイジタルフイルタ、２５，
２７，M₁〜M₃…乗算器、２６…検出器、２８…
減算器、２９…絶対値回路、３０…バツフア、３
１，３６…インバータ、３２，３７，A₁，A₂…
加算器、３３…データセレクタ、３４…サインビ
ツト入力端子、３５…リミツタ、３８…除算器、
３９…再生デイジタル輝度信号出力端子、Ｄ…遅
延素子、H₁，H₂…回転ヘツド。

Claims

【特許請求の範囲】１アナログ−デイジタル変換されたビデオ信号
が供給され、該ビデオ信号に小なるプリエンフア
シス特性及びデイエンフアシス特性のうち少なく
ともいずれか一方を付与する第１のデイジタルフ
イルタと、該ビデオ信号に大なるプリエンフアシス特性及
びデイエンフアシス特性のうち少なくともいずれ
か一方を付与する第２のデイジタルフイルムと、該第１及び第２のデイジタルフイルタより夫々
出力された第１及び第２の出力信号のアナログ換
算レベル差を検出し、該アナログ換算レベル差に
応じて互いに値の異なる第１及び第２の乗算値を
発生出力する検出手段と、該第１の出力信号に該第１の乗算値を乗算する
第１の乗算器と、該第２の出力信号に該第２の乗算値を乗算する
第２の乗算器と、該第１及び第２の乗算器の両出力信号を加算し
て出力する加算器と、該加算器の出力信号を該第１及び第２の乗算値
の和で除算する手段とよりなることを特徴とするノンリニアエンフアシ
ス回路。２ｌ（但し、ｌは自然数）ビツトのデイジタル
ビデオ信号が供給され、該デイジタルビデオ信号
に小なるプリエンフアシス特性及びデイエンフア
シス特性のうち少なくともいずれか一方の特性を
付与する第１のデイジタルフイルタと、該デイジタルビデオ信号が供給され、該デイジ
タルビデオ信号に大なるプリエンフアシス特性及
びデイエンフアシス特性のうち少なくともいずれ
か一方の特性を付与する第２のデイジタルフイル
タと、該第１及び第２のデイジタルフイルタの両出力
信号が夫々供給され、該第１及び第２のデイジタ
ルフイルタの両出力信号のアナログ換算レベルの
差に応じてｍ（但し、ｍは自然数で、かつ、ｍ＜
ｌ）ビツトの第１及び第２の乗算値を発生出力す
る検出手段と、該第１のデイジタルフイルタの出力信号に該第
１の乗算値を乗算して最大入力信号に対して1/8
〜1/4を最大値とする信号を出力する第１の乗算
器と、該第２のデイジタルフイルタの出力信号に該第
２の乗算値を乗算する第２の乗算器と、該第１及び第２の乗算器の両出力信号を加算す
る加算器と、該加算器の出力信号の値を１／2^m倍する除算手
段とよりなることを特徴とするノンリニアエンフアシ
ス回路。３該検出手段は、該第１及び第２の出力信号を夫々減算して該ア
ナログ換算レベル差に対応した差信号を発生する
減算器と、該差信号の値を絶対値に変換する絶対値回路
と、該絶対値回路より出力される絶対値信号の値を
所要の入出力特性に応じてレベル変換するリミツ
タと、該リミツタの出力信号の値に応じた該第１及び
第２の乗算値を発生出力する手段とより構成されることを特徴とする特許請求の範囲
第１項又は第２項記載のノンリニアエンフアシス
回路。４該検出手段は、該第１及び第２のデイジタルフイルタのｌビツ
トの出力信号を夫々減算して該アナログ変換レベ
ル差に対応したｌビツトの差信号を発生する減算
器と、該差信号の値を絶対値に変換する絶対値回路
と、該絶対値回路より出力されるｌビツトの絶対値
信号の値を所要の入出力特性に応じてｍビツトの
信号に変換するリミツタと、該リミツタのｍビツトの出力信号の値を反転さ
せるインバータとより構成され、該リミツタのｍビツトの出力信号を該第１の乗
算値とし、該インバータから出力されるｍビツト
の出力信号を該第２の乗算値とすることを特徴と
する特許請求の範囲第２項記載のノンリニアエン
フアシス回路。５該ｌビツトのデイジタルビデオ信号は、８ビ
ツトのデイジタルビデオ信号で、該ｍビツトの第
１及び第２の乗算値は５又は６ビツトの第１及び
第２の乗算値であることを特徴とする特許請求の
範囲第２項記載のノンリニアエンフアシス回路。