JPH0564141A

JPH0564141A - 信号処理回路

Info

Publication number: JPH0564141A
Application number: JP3221512A
Authority: JP
Inventors: Kazuyoshi Yoneda; 一喜米田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-09-02
Filing date: 1991-09-02
Publication date: 1993-03-12

Abstract

(57)【要約】【目的】本発明はディジタル信号領域で行うエンファ
シス回路とディエンファシス回路において、サンプリン
グレートをおとすことでこのエンファシスとディエンフ
ァシス回路に要求されるＩＣの高速性という条件を緩和
する。【構成】記録時、時間軸変換回路４の後段にエンファ
シス回路５、１１を設け、再生時、時間軸逆変換回路１
７の前段にディエンファシス回路１６、２１を設ける。【効果】時間軸領域多重信号に対してエンファシス処
理とディエンファシス処理を行うことによって、サンプ
リングレートを下げることができ、ＩＣに要求される高
速性の条件を緩和することができ、消費電力を低減する
ことができ、時間軸変換回路と時間軸逆変換回路のメモ
リ容量を節約できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気記録再生装置の再
生信号のＳ／Ｎ改善を目的とした信号処理回路に関する
ものである。

【０００２】

【従来の技術】磁気記録再生装置において、映像信号は
ＦＭ変調されて、磁気テープに記録される。このとき、
再生された復調信号は三角のノイズと呼ばれる周波数に
比例してそのレベルが大きくなるノイズを含んでいる。
そこで、ビデオテープレコーダにおいては、たとえば、
記録時、（図２（Ａ））に示すような入力映像信号に対
して、その周波数成分の高域を強調するエンファシス処
理を行い（図２（Ｂ））のような映像信号としてＦＭ変
調し、記録する。再生時、ＦＭ変調信号は復調され、エ
ンファシス処理と逆特性をもつディエンファシス処理に
よって、記録と再生をあわせた過程のゲインの周波数特
性を平坦なものとする。このエンファシスとディエンフ
ァシスの処理によってＦＭ変調記録方式で生じる三角ノ
イズの影響を低減することができる。また、対象となる
信号の大きさに応じて強さを変化させたエンファシスを
特にノンリニアエンファシスという。

【０００３】ハイビジョンのような大画面かつ高精細な
テレビジョンシステムの映像信号は広帯域であり、現行
の磁気記録再生装置の方式を用いて記録再生すること
は、非常に困難なことである。そこで、時間軸領域で、
映像信号に圧縮伸長などの変換行ったり、映像信号伝送
の系統を増やすというマルチチャンネル化を行う場合が
多い。

【０００４】従来の映像信号のエンファシス処理と時間
軸変換処理の順序に関しては、例えば、特開昭５９ー１
４９４８４号公報に示されるように、色信号を時間軸圧
縮して記録する装置で、色信号を時間軸圧縮する回路の
前段にエンファシス回路を設けている。他にも、特開昭
60-31372号公報に示されるように時間軸圧縮回路の前段
に、輝度信号を強調するエンファシス回路を設けてい
る。この様に、従来の技術ではエンファシス回路、ディ
エンファシス回路は時間軸変換処理回路の前段に置くも
のとされている。

【０００５】アナログ信号処理回路でこのエンファシス
回路、ディエンファシス回路を構成する場合には各々
（図３（Ａ）、（Ｂ））に示すように抵抗とコンデンサ
で比較的、簡単に実現できるのであるが、アナログ信号
処理用の回路素子としての抵抗とコンデンサにはそれぞ
れの素子に特性のばらつきが存在する。この素子特性の
ばらつきにより、実際に製作されたエンファシス・ディ
エンファシス回路と設計仕様の間には特性差を生じる。
アナログのエンファシス・ディエンファシスの処理を含
むＦＭ変調磁気記録再生装置で記録と再生を行ったと
き、チャンネル間にあるこの特性差によって、ラインク
ローリング等の問題が生じる。回路素子特性のばらつき
に起因するこれらの問題を解決する方法として、ディジ
タル信号領域でのエンファシスとディエンファシス処理
がある。これは、映像信号をＡ／Ｄ変換して、ディジタ
ル信号としてエンファシス処理を行い、Ｄ／Ａ変換後に
ＦＭ変調して記録し、再生時にはＦＭ変調信号を復調
し、Ａ／Ｄ変換して、ディジタル信号としてディエンフ
ァシス処理を行うものである。このようにディジタル信
号領域でエンファシスとディエンファシスの処理を行う
と、平易にして、所望の仕様が得られ、エンファシスと
ディエンファシスの処理でのチャンネル間の特性ばらつ
きを除去することが容易である。しかし、映像信号をデ
ィジタル信号処理するには非常に高速なＩＣを使用しな
ければならない。この場合、エンファシスとディエンフ
ァシスの処理は一種のディジタルフィルタと考えられ、
その回路は主にＦＩＲフィルターとＩＩＲフィルターで
構成される。例えば、１６ビットのＩＩＲフィルターを
構成するためには、１クロック以内に１６ビット以上の
加算が可能なADDERが必要となる。ハイビジョンの映像
信号の場合にはサンプルレートが１０ＭＨｚ以上とかな
り大きく、非常に高速なADDERが必要となる。一方、高
速なＩＣは入手が困難であり、さらに消費電力の問題が
付随する。

【０００６】

【発明が解決しようとする課題】エンファシス回路とデ
ィエンファシス回路をディジタル信号領域で実現するに
は、非常に高速なＩＣが必要となり、ＩＣの入手が困難
であり、さらに高速なＩＣであることによる消費電力が
問題となる。さらに、コスト面を考えると、ディジタル
信号処理系で、時間軸変換回路と時間軸逆変換回路のメ
モリ容量をできるだけ小さくしたいという要望があっ
た。そのために、できるだけ高速でないＩＣを用いて、
消費電力を削減し、メモリ容量をできるだけ小さくし
て、ディジタル領域でのエンファシスとディエンファシ
スの処理を実現することが課題であった。

【０００７】本発明は上記従来の問題点を解決するもの
で、できるだけ高速でない、入手が容易なＩＣを用い
て、ディジタル信号領域でのエンファシスとディエンフ
ァシスの処理を実現可能とすることで、消費電力を削減
し、メモリ容量を節約する回路を提供することを目的と
する。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、映像信号を記録媒体上に記録再生する記
録再生装置において、記録時に、第１、第２、第３のロ
ーパスフィルターと第１のＡ／Ｄ変換回路と入力端子、
第１、第２の出力端子を有する時間軸変換回路と第１、
第２のエンファシス回路と第１、第２のＤ／Ａ変換回路
を具備し、前記第１、第２、第３のローパスフィルター
は前記第１、第２、第３のローパスフィルター各々の入
力信号の所定の低域成分のみを取り出して出力し、前記
第１のＡ／Ｄ変換回路は前記第１のＡ／Ｄ変換回路のア
ナログ入力信号をディジタル信号に変換して出力し、前
記時間軸変換回路は前記時間軸変換回路の入力端子に入
力された映像信号を時間軸において信号変換し、前記時
間軸変換回路の第１、第２の出力端子より分割して出力
し、前記第１、第２のエンファシス回路は前記第１、第
２のエンファシス回路各々の入力信号中の周波数高域成
分を強調して出力し、前記第１、第２のＤ／Ａ変換回路
は前記第１、第２のＤ／Ａ変換回路各々のディジタル入
力信号をアナログ信号に変換して出力し、本記録信号処
理回路に対する入力映像信号を前記第１のローパスフィ
ルターに入力し、前記第１のローパスフィルターの出力
を前記第１のＡ／Ｄ変換回路に入力し、前記第１のＡ／
Ｄ変換回路の出力を前記時間軸変換回路の入力端子に入
力し、前記時間軸変換回路の第１の出力端子を、前記第
１のエンファシス回路に入力し、前記第１のエンファシ
ス回路の出力を前記第１のＤ／Ａ変換回路に入力し、前
記第１のＤ／Ａ変換回路の出力を前記第２のローパスフ
ィルターに入力し、前記時間軸変換回路の第２の出力端
子を前記第２のエンファシス回路に入力し、前記第２の
エンファシス回路の出力を前記第２のＤ／Ａ変換回路に
入力し、前記第２のＤ／Ａ変換回路の出力を前記第３の
ローパスフィルターに入力し、前記第２のローパスフィ
ルターと前記第３のローパスフィルターの２系統の出力
信号を本記録信号処理回路の映像信号出力とし、再生時
に、第４、第５、第６のローパスフィルターと第２、第
３のＡ／Ｄ変換回路と第１、第２のディエンファシス回
路と第１、第２の入力端子、出力端子を有する時間軸逆
変換回路と第３のＤ／Ａ変換回路を具備し、前記第４、
第５、第６のローパスフィルターは前記第４、第５、第
６のローパスフィルター各々の入力信号の所定の低域成
分のみを取り出して出力し、前記第２、第３のＡ／Ｄ変
換回路は前記第２、第３のＡ／Ｄ変換回路各々のアナロ
グ入力信号をディジタル信号に変換して出力し、前記第
１、第２のディエンファシス回路は前記第１、第２のデ
ィエンファシス回路各々の入力信号中の周波数高域成分
を減衰させて出力し、前記時間軸逆変換回路は前記時間
軸逆変換回路の第１、第２の入力端子に入力された信号
を時間軸において信号変換し、前記時間軸逆変換回路の
出力端子より出力し、前記第３のＤ／Ａ変換回路は前記
第３のＤ／Ａ変換回路のディジタル入力信号をアナログ
信号に変換して出力し、本再生信号処理回路の２系統の
入力映像信号を前記第４、第５のローパスフィルターに
入力し、前記第４のローパスフィルターの出力は前記第
２のＡ／Ｄ変換回路に入力し、前記第２のＡ／Ｄ変換回
路の出力は前記第１のディエンファシス回路に入力し、
前記第１のディエンファシス回路の出力は前記時間軸逆
変換回路の第１の入力端子に入力し、前記第５のローパ
スフィルターの出力は前記第３のＡ／Ｄ変換回路に入力
し、前記第３のＡ／Ｄ変換回路の出力は前記第２のディ
エンファシス回路に入力し、前記第２のディエンファシ
ス回路の出力は前記時間軸逆変換回路の第２の入力端子
に入力し、前記時間軸逆変換回路の出力は前記第３のＤ
／Ａ変換回路に入力し、前記第３のＤ／Ａ変換回路の出
力を前記第６のローパスフィルターに入力し、前記第６
のローパスフィルターの出力を本再生信号処理装置の出
力映像信号とする構成を有している。

【０００９】

【作用】ここで示すように、時間軸変換処理の後に、エ
ンファシス処理、あるいは、時間軸逆変換処理の前にデ
ィエンファシス処理を行う構成によって、エンファシス
処理あるいは、ディエンファシス処理のサンプリングレ
ートを小さくすることができ、ＩＣに要求される動作速
度高速性の制限を大きく緩和することができる。そのた
めに、エンファシスとディエンファシスの処理回路の消
費電力を低減できる。また、エンファシスによって強調
されていない、レベルの小さな映像信号を時間軸変換回
路と時間軸逆変換回路で処理することとなり、時間軸変
換回路と時間軸逆変換回路のメモリ容量を節約すること
ができる。

【００１０】

【実施例】以下本発明の第１の一実施例について、図面
を参照しながら説明する。

【００１１】（図１（Ａ））において、１は入力端子、
２、７、１０はローパスフィルター、３はＡ／Ｄ変換回
路、４は時間軸変換回路、５、８はエンファシス回路、
６、９はＤ／Ａ変換回路、１１、１２は出力端子であ
る。以上のように構成された記録系輝度信号処理装置の
記録時の動作を説明する。まず、輝度信号が入力端子１
に入力され、Ａ／Ｄ変換後の周波数成分の折り返しを除
去するために、ローパスフィルター２で所定の帯域制限
を行う。その後、ディジタル信号として処理するために
Ａ／Ｄ変換回路３でＡ／Ｄ変換を行って、時間軸変換回
路４に入力される。この時間軸変換回路４は輝度信号を
時間軸領域で伸張し、その輝度信号を分割して２系統と
して出力する。この時間軸変換回路４の出力の２系統の
時間領域分割信号は各々エンファシス回路５、８で高域
成分を強調し、各々Ｄ／Ａ変換回路６、９でアナログ信
号に変換した後、各々ローパスフィルター７、１０を通
して、各々出力端子１１、１２より出力される。

【００１２】（図１（Ｂ））において、１３、１８は入
力端子、１４、１９、２３はローパスフィルター、１
５、２０はＡ／Ｄ変換回路、１６、２１はディエンファ
シス回路、１７は時間軸逆変換回路、２２はＤ／Ａ変換
回路、２４は出力端子である。以上のように構成された
再生系輝度信号処理装置の再生時の動作を説明する。ま
ず、時間軸領域分割信号が入力端子１３、１８に入力さ
れ、Ａ／Ｄ変換後の周波数成分の折り返しを除去するた
めに、各々ローパスフィルター１４、１９で所定の帯域
制限を行う。その後、ディジタル信号として処理するた
めに、各々Ａ／Ｄ変換回路１５、２０でＡ／Ｄ変換を行
って、各々ディエンファシス回路１６、２１でディエン
ファシス処理を行い時間軸逆変換回路１７に入力され
る。この時間軸逆変換回路１７は２系統の入力時間軸領
域分割信号を多重、圧縮し、１系統の輝度信号として出
力端子より出力する。この時間軸逆変換回路１７の出力
輝度信号はＤ／Ａ変換回路２２でアナログ信号に変換し
た後、ローパスフィルター２３を通して、出力端子２４
より出力される。

【００１３】以下本発明の第２の一実施例について、図
面を参照しながら説明する。（図４（Ａ））において、
１、２５、２８は入力端子、２、２６、２９、３５、３
６はローパスフィルター、３、２７、３０はＡ／Ｄ変換
回路、４は時間軸変換回路、３１、３３はエンファシス
回路、３２、３４はＤ／Ａ変換回路、３５、３６は出力
端子である。以上のように構成された記録系信号処理装
置の記録時の動作を説明する。まず、輝度信号が入力端
子１に入力され、Ａ／Ｄ変換後の周波数成分の折り返し
を除去するために、ローパスフィルター２で所定の帯域
制限を行う。その後、ディジタル信号として処理するた
めにＡ／Ｄ変換回路３でＡ／Ｄ変換を行って、時間軸変
換回路４に入力される。色差信号Ｐ_B、Ｐ_Rも同様に、各
々、ローパスフィルター２６、２９、Ａ／Ｄ変換回路２
７、３０での処理を行った後、時間軸変換回路４に入力
される。この時間軸変換回路４は輝度信号に関して時間
軸圧縮を行い、色差信号に関して時間軸伸長を行い、そ
の３系統の信号を再構成して２系統とし、時間軸領域多
重信号として出力する。この時間軸変換回路４の出力の
２系統の時間軸領域多重信号は各々エンファシス回路３
１、３３で高域成分を強調し、各々Ｄ／Ａ変換回路３
２、３４でアナログ信号に変換した後、各々ローパスフ
ィルター３５、３６で所定の帯域制限を行った後、各々
出力端子３７、３８より出力される。

【００１４】（図４（Ｂ））において、３９、４４は入
力端子、４０、４５、５１、５２、５３はローパスフィ
ルター、４１、４６はＡ／Ｄ変換回路、４２、４７はデ
ィエンファシス回路、４３は時間軸逆変換回路、４８、
４９、５０はＤ／Ａ変換回路、５４、５５、５６は出力
端子である。以上のように構成された再生系信号処理装
置の再生時の動作を説明する。まず、時間軸領域多重信
号が入力端子３９、４４に入力され、Ａ／Ｄ変換後の周
波数成分の折り返しを除去するために、各々ローパスフ
ィルター４０、４５で所定の帯域制限を行う。その後、
ディジタル信号として処理するために、各々Ａ／Ｄ変換
回路４１、４６でＡ／Ｄ変換を行って、各々ディエンフ
ァシス回路４２、４７でエンファシス回路３１、３３の
処理と逆特性をもつディエンファシス処理を行い時間軸
逆変換回路４３に入力される。この時間軸逆変換回路４
３は時間軸変換回路４の逆変換特性をもつもので、２系
統の入力時間軸領域多重信号を輝度信号と２つの色差信
号に分離し、輝度信号を伸長し、色差信号を圧縮し、出
力するものである。この時間軸逆変換回路４３の出力で
ある、輝度信号と２つの色差信号の計３信号を各々Ｄ／
Ａ変換回路４８、４９、５０でアナログ信号に変換した
後、各々ローパスフィルター５１、５２、５３で所定の
帯域制限を行って、各々出力端子５４、５５、５６より
出力する。

【００１５】実施例１と実施例２に示したように、エン
ファシス回路を時間軸変換回路の後段に入れ、時間軸変
換回路で輝度信号の帯域を狭くした後にエンファシス処
理を行い、ディエンファシス回路を時間軸逆変換回路の
前段に入れ、時間軸逆変換回路で輝度信号の帯域を広く
する前にディエンファシス処理を行うことで、エンファ
シスとディエンファシスの処理回路のサンプリングレー
トを下げることができ、ＩＣに要求される動作速度高速
性の制限を大きく緩和することができ、消費電力を低減
することが可能である。さらに、このような構成とする
ことで、エンファシス処理による高域強調が行われてい
ない、レベルの小さな信号を時間軸変換回路と時間軸逆
変換回路で処理することとなり、この時間軸変換回路と
時間軸逆変換回路に使うメモリ容量の縮小ができる。さ
らに、本実施例では記録時、再生時ともに時間軸領域多
重信号の状態で、エンファシス処理とディエンファシス
処理するために、輝度と色差信号の計３系統の状態で処
理するのに対して、必要なエンファシス回路とディエン
ファシス回路が各々２系統ですみ、回路規模の縮小が行
える。

【００１６】なお、本発明は入力信号がディジタル信号
の場合であっても、Ａ／Ｄ変換、Ｄ／Ａ変換、ローパス
フィルターを除外すれば、実現可能であり、この場合に
も発明の本質が変わらないので、これも本発明の域を出
るものではない。

【００１７】なお、実施例では色差信号に関してはＰ_B
とＰ_Rを同時に伝送する方式としたが、色差信号を１水
平周期期間毎にＰ_B、Ｐ_Rと伝送する線順次伝送方式とし
てもよいことは言うまでもない。

【００１８】なお、本発明は時間軸変換回路の出力及
び、時間軸逆変換回路の入力を２系統としたが、これら
が２系統を越える場合にも発明の本質が変わらないの
で、この場合も本発明の域を出るものではない。

【００１９】なお、本発明はエンファシス処理及びディ
エンファシス処理が１水平周期期間、又は２水平周期期
間、又は１フィールド周期期間、又は１フレーム周期期
間のどの情報を利用した場合にも有効であることは言う
までもない。

【００２０】なお、本発明はエンファシス処理及びディ
エンファシス処理がノンリニアエンファシスである場合
にも有効であることは言うまでもない。

【００２１】

【発明の効果】以上のように本発明は、映像信号を記録
媒体上に記録再生する装置において、記録時に、第１、
第２、第３のローパスフィルターと第１のＡ／Ｄ変換回
路と入力端子、第１、第２の出力端子を有する時間軸変
換回路と第１、第２のエンファシス回路と第１、第２の
Ｄ／Ａ変換回路を具備し、前記第１、第２、第３のロー
パスフィルターは前記第１、第２、第３のローパスフィ
ルター各々の入力信号の所定の低域成分のみを取り出し
て出力し、前記第１のＡ／Ｄ変換回路は前記第１のＡ／
Ｄ変換回路のアナログ入力信号をディジタル信号に変換
して出力し、前記時間軸変換回路は前記時間軸変換回路
の入力端子に入力された映像信号を時間軸において信号
変換し、前記時間軸変換回路の第１、第２の出力端子よ
り分割して出力し、前記第１、第２のエンファシス回路
は前記第１、第２のエンファシス回路各々の入力信号中
の周波数高域成分を強調して出力し、前記第１、第２の
Ｄ／Ａ変換回路は前記第１、第２のＤ／Ａ変換回路各々
のディジタル入力信号をアナログ信号に変換して出力
し、本記録信号処理回路に対する入力映像信号を前記第
１のローパスフィルターに入力し、前記第１のローパス
フィルターの出力を前記第１のＡ／Ｄ変換回路に入力
し、前記第１のＡ／Ｄ変換回路の出力を前記時間軸変換
回路の入力端子に入力し、前記時間軸変換回路の第１の
出力端子を、前記第１のエンファシス回路に入力し、前
記第１のエンファシス回路の出力を前記第１のＤ／Ａ変
換回路に入力し、前記第１のＤ／Ａ変換回路の出力を前
記第２のローパスフィルターに入力し、前記時間軸変換
回路の第２の出力端子を前記第２のエンファシス回路に
入力し、前記第２のエンファシス回路の出力を前記第２
のＤ／Ａ変換回路に入力し、前記第２のＤ／Ａ変換回路
の出力を前記第３のローパスフィルターに入力し、前記
第２のローパスフィルターと前記第３のローパスフィル
ターの２系統の出力信号を本記録信号処理回路の映像信
号出力とし、再生時に、第４、第５、第６のローパスフ
ィルターと第２、第３のＡ／Ｄ変換回路と第１、第２の
ディエンファシス回路と第１、第２の入力端子、出力端
子を有する時間軸逆変換回路と第３のＤ／Ａ変換回路を
具備し、前記第４、第５、第６のローパスフィルターは
前記第４、第５、第６のローパスフィルター各々の入力
信号の所定の低域成分のみを取り出して出力し、前記第
２、第３のＡ／Ｄ変換回路は前記第２、第３のＡ／Ｄ変
換回路各々のアナログ入力信号をディジタル信号に変換
して出力し、前記第１、第２のディエンファシス回路は
前記第１、第２のディエンファシス回路各々の入力信号
中の周波数高域成分を減衰させて出力し、前記時間軸逆
変換回路は前記時間軸逆変換回路の第１、第２の入力端
子に入力された信号を時間軸において信号変換し、前記
時間軸逆変換回路の出力端子より出力し、前記第３のＤ
／Ａ変換回路は前記第３のＤ／Ａ変換回路のディジタル
入力信号をアナログ信号に変換して出力し、本再生信号
処理回路の２系統の入力映像信号を前記第４、第５のロ
ーパスフィルターに入力し、前記第４のローパスフィル
ターの出力は前記第２のＡ／Ｄ変換回路に入力し、前記
第２のＡ／Ｄ変換回路の出力は前記第１のディエンファ
シス回路に入力し、前記第１のディエンファシス回路の
出力は前記時間軸逆変換回路の第１の入力端子に入力
し、前記第５のローパスフィルターの出力は前記第３の
Ａ／Ｄ変換回路に入力し、前記第３のＡ／Ｄ変換回路の
出力は前記第２のディエンファシス回路に入力し、前記
第２のディエンファシス回路の出力は前記時間軸逆変換
回路の第２の入力端子に入力し、前記時間軸逆変換回路
の出力は前記第３のＤ／Ａ変換回路に入力し、前記第３
のＤ／Ａ変換回路の出力を前記第６のローパスフィルタ
ーに入力し、前記第６のローパスフィルターの出力を本
再生信号処理装置の出力映像信号とすることにより、で
きるだけ高速でない、入手が容易なＩＣを用いて、ディ
ジタル信号領域でのエンファシスとディエンファシスの
処理を実現可能とすることで、消費電力を削減し、メモ
リ容量を節約する回路を提供することができるというき
わめて大きな効果がある。

【図面の簡単な説明】

【図１】（Ａ）は本発明の記録時のブロック図（Ｂ）は本発明の再生時のブロック図

【図２】（Ａ）はエンファシスの概念図で入力信号を示
す図（Ｂ）はエンファシスの概念図で入力信号に対してエン
ファシス処理を施した例図

【図３】（Ａ）は抵抗とコンデンサで構成したアナログ
信号用エンファシス回路図（Ｂ）は抵抗とコンデンサで構成したアナログ信号用デ
ィエンファシス回路図

【図４】（Ａ）第２の実施例の記録時のブロック図（Ｂ）第２の実施例の再生時のブロック図

【符号の説明】

２、７、１０、１４、１９、２３ローパスフィルター３、１５、２０Ａ／Ｄ変換回路４時間軸変換回路５、８エンファシス回路６、９、２２Ｄ／Ａ変換回路１６、２１ディエンファシス回路１７時間軸逆変換回路２６、２９、３５、３６、４０、４５、５１、５２、５
３ローパスフィルター２７、３０、４１、４６Ａ／Ｄ変換回路３１、３３エンファシス回路３２、３４、４８、４９、５０Ｄ／Ａ変換回路４３時間軸逆変換回路４７ディエンファシス回路

Claims

【特許請求の範囲】

【請求項１】映像信号を記録媒体上に記録再生する記
録再生装置において、記録時に、第１、第２、第３のロ
ーパスフィルターと第１のＡ／Ｄ変換回路と入力端子、
第１、第２の出力端子を有する時間軸変換回路と第１、
第２のエンファシス回路と第１、第２のＤ／Ａ変換回路
を具備し、前記第１、第２、第３のローパスフィルター
は前記第１、第２、第３のローパスフィルター各々の入
力信号の所定の低域成分のみを取り出して出力し、前記
第１のＡ／Ｄ変換回路は前記第１のＡ／Ｄ変換回路のア
ナログ入力信号をディジタル信号に変換して出力し、前
記時間軸変換回路は前記時間軸変換回路の入力端子に入
力された映像信号を時間軸において信号変換し、前記時
間軸変換回路の第１、第２の出力端子より分割して出力
し、前記第１、第２のエンファシス回路は前記第１、第
２のエンファシス回路各々の入力信号中の周波数高域成
分を強調して出力し、前記第１、第２のＤ／Ａ変換回路
は前記第１、第２のＤ／Ａ変換回路各々のディジタル入
力信号をアナログ信号に変換して出力し、本記録信号処
理回路に対する入力映像信号を前記第１のローパスフィ
ルターに入力し、前記第１のローパスフィルターの出力
を前記第１のＡ／Ｄ変換回路に入力し、前記第１のＡ／
Ｄ変換回路の出力を前記時間軸変換回路の入力端子に入
力し、前記時間軸変換回路の第１の出力端子を、前記第
１のエンファシス回路に入力し、前記第１のエンファシ
ス回路の出力を前記第１のＤ／Ａ変換回路に入力し、前
記第１のＤ／Ａ変換回路の出力を前記第２のローパスフ
ィルターに入力し、前記時間軸変換回路の第２の出力端
子を前記第２のエンファシス回路に入力し、前記第２の
エンファシス回路の出力を前記第２のＤ／Ａ変換回路に
入力し、前記第２のＤ／Ａ変換回路の出力を前記第３の
ローパスフィルターに入力し、前記第２のローパスフィ
ルターと前記第３のローパスフィルターの２系統の出力
信号を本記録信号処理回路の映像信号出力とすることを
特徴とする信号処理回路
【請求項２】映像信号を記録媒体上に記録再生する記
録再生装置において、再生時に、第４、第５、第６のロ
ーパスフィルターと第２、第３のＡ／Ｄ変換回路と第
１、第２のディエンファシス回路と第１、第２の入力端
子、出力端子を有する時間軸逆変換回路と第３のＤ／Ａ
変換回路を具備し、前記第４、第５、第６のローパスフ
ィルターは前記第４、第５、第６のローパスフィルター
各々の入力信号の所定の低域成分のみを取り出して出力
し、前記第２、第３のＡ／Ｄ変換回路は前記第２、第３
のＡ／Ｄ変換回路各々のアナログ入力信号をディジタル
信号に変換して出力し、前記第１、第２のディエンファ
シス回路は前記第１、第２のディエンファシス回路各々
の入力信号中の周波数高域成分を減衰させて出力し、前
記時間軸逆変換回路は前記時間軸逆変換回路の第１、第
２の入力端子に入力された信号を時間軸において信号変
換し、前記時間軸逆変換回路の出力端子より出力し、前
記第３のＤ／Ａ変換回路は前記第３のＤ／Ａ変換回路の
ディジタル入力信号をアナログ信号に変換して出力し、
本再生信号処理回路の２系統の入力映像信号を前記第
４、第５のローパスフィルターに入力し、前記第４のロ
ーパスフィルターの出力は前記第２のＡ／Ｄ変換回路に
入力し、前記第２のＡ／Ｄ変換回路の出力は前記第１の
ディエンファシス回路に入力し、前記第１のディエンフ
ァシス回路の出力は前記時間軸逆変換回路の第１の入力
端子に入力し、前記第５のローパスフィルターの出力は
前記第３のＡ／Ｄ変換回路に入力し、前記第３のＡ／Ｄ
変換回路の出力は前記第２のディエンファシス回路に入
力し、前記第２のディエンファシス回路の出力は前記時
間軸逆変換回路の第２の入力端子に入力し、前記時間軸
逆変換回路の出力は前記第３のＤ／Ａ変換回路に入力
し、前記第３のＤ／Ａ変換回路の出力を前記第６のロー
パスフィルターに入力し、前記第６のローパスフィルタ
ーの出力を本再生信号処理装置の出力映像信号とするこ
とを特徴とする信号処理回路