JPS6257262B2 - - Google Patents
Info
- Publication number
- JPS6257262B2 JPS6257262B2 JP57070171A JP7017182A JPS6257262B2 JP S6257262 B2 JPS6257262 B2 JP S6257262B2 JP 57070171 A JP57070171 A JP 57070171A JP 7017182 A JP7017182 A JP 7017182A JP S6257262 B2 JPS6257262 B2 JP S6257262B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer device
- cell
- charge
- buffer amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 63
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- AMHIJMKZPBMCKI-PKLGAXGESA-N ctds Chemical compound O[C@@H]1[C@@H](OS(O)(=O)=O)[C@@H]2O[C@H](COS(O)(=O)=O)[C@H]1O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@H](CO)[C@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O2 AMHIJMKZPBMCKI-PKLGAXGESA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
- G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Amplifiers (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は、各々入力端子と、出力端子と、情報
を表わす電荷蓄積用の容量と、電荷転送用の少な
くとも1個の制御電極を有する一連の半導体セル
を具え、各セルの入力端子はその前段のセルの出
力端子に結合され、且つ順次のセルの制御電極に
クロツク信号を循環置換式に供給して電荷転送を
制御する制御手段が設けられている電荷転送装置
に関するものである。
を表わす電荷蓄積用の容量と、電荷転送用の少な
くとも1個の制御電極を有する一連の半導体セル
を具え、各セルの入力端子はその前段のセルの出
力端子に結合され、且つ順次のセルの制御電極に
クロツク信号を循環置換式に供給して電荷転送を
制御する制御手段が設けられている電荷転送装置
に関するものである。
上述した種類の電荷転送装置は米国特許第
3666972号明細書により既知である。これらの電
荷転送装置は一つのセルから次のセルへの信号電
荷パケツト転送中に当該セルに電荷が残留するた
め、第1に転送電荷パケツトの大きさが減少し、
第2に残留電荷が次に転送されてくる次の信号電
荷パケツトに加わるという欠点を有する。第1の
効果は減衰した信号電荷パケツトをリニア増幅す
ることにより克服することができることは明らか
である。しかし、第2の効果は信号電荷パケツト
の“スメアー”を生じ、次の信号電荷パケツトが
その前の信号電荷パケツトの影響により歪みを受
けることになる。この問題は1976年9月に英国の
エデインバラで開催された“Third International
Conferen ce on Technology and application
of charge Coupled Devices”のレポートの輪文
“An Analysis of CCD Recursive Filters With
Application to MTI Radar Filters”第227〜
231頁にも記載されている。
3666972号明細書により既知である。これらの電
荷転送装置は一つのセルから次のセルへの信号電
荷パケツト転送中に当該セルに電荷が残留するた
め、第1に転送電荷パケツトの大きさが減少し、
第2に残留電荷が次に転送されてくる次の信号電
荷パケツトに加わるという欠点を有する。第1の
効果は減衰した信号電荷パケツトをリニア増幅す
ることにより克服することができることは明らか
である。しかし、第2の効果は信号電荷パケツト
の“スメアー”を生じ、次の信号電荷パケツトが
その前の信号電荷パケツトの影響により歪みを受
けることになる。この問題は1976年9月に英国の
エデインバラで開催された“Third International
Conferen ce on Technology and application
of charge Coupled Devices”のレポートの輪文
“An Analysis of CCD Recursive Filters With
Application to MTI Radar Filters”第227〜
231頁にも記載されている。
今までのところ、この問題の解決策は基本セル
自体を改良することに集中しているが、この改良
では電荷転送装置内に多数倍のセルを組み込む必
要があるために構成が複雑になる欠点がある。
自体を改良することに集中しているが、この改良
では電荷転送装置内に多数倍のセルを組み込む必
要があるために構成が複雑になる欠点がある。
本発明の目的は個々のセルを変更することなく
前記スメアー効果を著しく緩和した電荷転送装置
を提供せんとするにある。
前記スメアー効果を著しく緩和した電荷転送装置
を提供せんとするにある。
この目的のために、本発明電荷転送装置におい
ては、セル列の一つのセルの出力端子に結合さ
れ、端出力端子における信号電荷パケツトの大き
さを検出すると共に該信号電荷パケツトから補償
電荷パケツトを取り出す検出器を設け、更に前記
補償電荷パケツトを前記信号電荷パケツトに対し
1クロツク周期遅れの電荷パケツトに反対極性で
加える帰還路を設けたことを特徴とする。
ては、セル列の一つのセルの出力端子に結合さ
れ、端出力端子における信号電荷パケツトの大き
さを検出すると共に該信号電荷パケツトから補償
電荷パケツトを取り出す検出器を設け、更に前記
補償電荷パケツトを前記信号電荷パケツトに対し
1クロツク周期遅れの電荷パケツトに反対極性で
加える帰還路を設けたことを特徴とする。
もとの信号電荷パケツトに対し1クロツク周期
遅れのこの残留電荷の補償により、次の信号電荷
パケツトが前記残留電荷により妨害されるのを防
止できる。本発明によるこの補償はもとの電荷パ
ケツトから補償電荷を取り出し、この電荷を次の
信号電荷パケツトに直ちに又はある時間経過後に
加えることにより得ることができる。従つて、個
個のセルを改良する必要がないため基板のスペー
スの節約が得られ、またこの補償は個々のセルの
改良によるよりも一層効果的である。
遅れのこの残留電荷の補償により、次の信号電荷
パケツトが前記残留電荷により妨害されるのを防
止できる。本発明によるこの補償はもとの電荷パ
ケツトから補償電荷を取り出し、この電荷を次の
信号電荷パケツトに直ちに又はある時間経過後に
加えることにより得ることができる。従つて、個
個のセルを改良する必要がないため基板のスペー
スの節約が得られ、またこの補償は個々のセルの
改良によるよりも一層効果的である。
補償電荷は信号電荷パケツトから、この信号電
荷パケツトを妨害することなく取り出すようにす
るのが有利である。この目的のために、本発明電
荷転送装置においては前記検出器を高オーム入力
端子及び低オーム出力端子を有するバツフア増幅
器と第1コンデンサをもつて構成する。
荷パケツトを妨害することなく取り出すようにす
るのが有利である。この目的のために、本発明電
荷転送装置においては前記検出器を高オーム入力
端子及び低オーム出力端子を有するバツフア増幅
器と第1コンデンサをもつて構成する。
本発明においては電荷転送装置の特定の点から
取り出した補償電荷をその点から2個以上前のセ
ルに位置する次の信号電荷パケツトに直ちに加え
るのが有利である。この目的のために、本発明電
荷転送装置の一例においては、前記バツフア増幅
器を反転増幅器とし、その入力端子を電荷転送装
置の一連のセルの一つであつてその制御電極が第
1クロツク信号で制御されるセルの出力端子に接
続し、前記第1コンデンサの一方の電極を第1ト
ランジスタの主電流路を経て前記バツフア増幅器
の出力端子に接続し、前記第1コンデンサと並列
に第2トランジスタの主電流路を接続し、且つ前
記第1コンデンサの他方の電極を前記セルより前
にあつてその制御電極が第1クロツク信号で制御
されるセルの出力端子に接続した構成とする。
取り出した補償電荷をその点から2個以上前のセ
ルに位置する次の信号電荷パケツトに直ちに加え
るのが有利である。この目的のために、本発明電
荷転送装置の一例においては、前記バツフア増幅
器を反転増幅器とし、その入力端子を電荷転送装
置の一連のセルの一つであつてその制御電極が第
1クロツク信号で制御されるセルの出力端子に接
続し、前記第1コンデンサの一方の電極を第1ト
ランジスタの主電流路を経て前記バツフア増幅器
の出力端子に接続し、前記第1コンデンサと並列
に第2トランジスタの主電流路を接続し、且つ前
記第1コンデンサの他方の電極を前記セルより前
にあつてその制御電極が第1クロツク信号で制御
されるセルの出力端子に接続した構成とする。
本発明においては電荷転送装置の特定の点から
取り出した補償電荷をクロツク周期の一部中蓄積
し、次いでこの電荷をそれより前の点において次
の信号電荷パケツトに加えるようにすることも有
利である。この目的のために、本発明電荷転送装
置の他の例においては前記バツフア増幅器を非反
転増幅器とし、その入力端子を第3トランジスタ
の主電流路を経て電荷転送装置の一連のセルの一
つであつてその制御電極が第1クロツク信号で制
御されるセルの出力端子に接続すると共に第4ト
ランジスタの主電流路を経て前記セルの入力端子
に接続し、前記バツフア増幅器の出力端子を前記
第1コンデンサの一方の電極に接続し、且つ前記
第1コンデンサの他方の電極を第5トランジスタ
の主電流路を経て定電位点に接続すると共に第6
トランジスタの主電流路を経て前記セルの入力端
子に接続した構成とする。
取り出した補償電荷をクロツク周期の一部中蓄積
し、次いでこの電荷をそれより前の点において次
の信号電荷パケツトに加えるようにすることも有
利である。この目的のために、本発明電荷転送装
置の他の例においては前記バツフア増幅器を非反
転増幅器とし、その入力端子を第3トランジスタ
の主電流路を経て電荷転送装置の一連のセルの一
つであつてその制御電極が第1クロツク信号で制
御されるセルの出力端子に接続すると共に第4ト
ランジスタの主電流路を経て前記セルの入力端子
に接続し、前記バツフア増幅器の出力端子を前記
第1コンデンサの一方の電極に接続し、且つ前記
第1コンデンサの他方の電極を第5トランジスタ
の主電流路を経て定電位点に接続すると共に第6
トランジスタの主電流路を経て前記セルの入力端
子に接続した構成とする。
更に、本発明においては電荷転送装置の特定の
点から取り出した補償電荷を1クロツク周期に亘
り蓄積し、次いでこの電荷を前記特定の点におい
て次の信号電荷パケツトに加えるようにすること
も有利である。この目的のために、本発明電荷転
送装置の更に他の例においては前記バツフア増幅
器を非反転増幅器とし、第2コンデンサを前記検
出器の一部として設け、前記バツフア増幅器の入
力端子を電荷転送装置の一連のセルの一つであつ
てその制御電極が第1クロツク信号で制御される
セルの出力端子に接続し、前記バツフア増幅器の
入力端子は更にそれぞれ第7及び第8トランジス
タの主電流路を経てそれぞれ前記第1及び第2コ
ンデンサの一方の電極に接続し、前記第1及び第
2コンデンサの一方の電極は更にそれぞれ第9及
び第10トランジスタの主電流路を経て定電位点に
接続し、且つ前記第1及び第2コンデンサの他方
の電極を前記バツフア増幅器の出力端子に接続し
た構成とする。
点から取り出した補償電荷を1クロツク周期に亘
り蓄積し、次いでこの電荷を前記特定の点におい
て次の信号電荷パケツトに加えるようにすること
も有利である。この目的のために、本発明電荷転
送装置の更に他の例においては前記バツフア増幅
器を非反転増幅器とし、第2コンデンサを前記検
出器の一部として設け、前記バツフア増幅器の入
力端子を電荷転送装置の一連のセルの一つであつ
てその制御電極が第1クロツク信号で制御される
セルの出力端子に接続し、前記バツフア増幅器の
入力端子は更にそれぞれ第7及び第8トランジス
タの主電流路を経てそれぞれ前記第1及び第2コ
ンデンサの一方の電極に接続し、前記第1及び第
2コンデンサの一方の電極は更にそれぞれ第9及
び第10トランジスタの主電流路を経て定電位点に
接続し、且つ前記第1及び第2コンデンサの他方
の電極を前記バツフア増幅器の出力端子に接続し
た構成とする。
更に、本発明においては電荷の蓄積及び送出が
信号電圧の極性により自動的に行なわれる回路を
用いてスイツチングトランジスタの使用を避ける
こともできる。この目的のために、本発明電荷転
送装置の更に他の例においては、前記検出器に高
オーム入力端子及び低オーム出力端子を有するも
う一つのバツフア増幅器を設け、前記(第1)バ
ツフア増幅器とこの追加の(第2)バツフア増幅
器は非反転型であつて、特定の限界値を越える入
力信号値のみを転送するものとし、前記第1バツ
フア増幅器の入力端子は電荷転送装置の一つのセ
ルの入力端子に接続し、前記第2バツフア増幅器
の入力端子は前記セルの出力端子に接続し、前記
第1コンデンサは前記第1バツフア増幅器の入出
力端子間に接続し、前記第1及び第2バツフア増
幅器の出力端子は結合回路で相互接続した構成と
する。
信号電圧の極性により自動的に行なわれる回路を
用いてスイツチングトランジスタの使用を避ける
こともできる。この目的のために、本発明電荷転
送装置の更に他の例においては、前記検出器に高
オーム入力端子及び低オーム出力端子を有するも
う一つのバツフア増幅器を設け、前記(第1)バ
ツフア増幅器とこの追加の(第2)バツフア増幅
器は非反転型であつて、特定の限界値を越える入
力信号値のみを転送するものとし、前記第1バツ
フア増幅器の入力端子は電荷転送装置の一つのセ
ルの入力端子に接続し、前記第2バツフア増幅器
の入力端子は前記セルの出力端子に接続し、前記
第1コンデンサは前記第1バツフア増幅器の入出
力端子間に接続し、前記第1及び第2バツフア増
幅器の出力端子は結合回路で相互接続した構成と
する。
本発明においてはこれらのバツフア増幅器をで
きるだけ簡単にするのが有利である。この目的の
ための、本発明の更に他の例では前記第1及び第
2の各バツフア増幅器をホロワとして接続したト
ランジスタで構成する。
きるだけ簡単にするのが有利である。この目的の
ための、本発明の更に他の例では前記第1及び第
2の各バツフア増幅器をホロワとして接続したト
ランジスタで構成する。
本発明においては装置を設計する際、信号電荷
パケツトと補償電荷の大きさの比を制御するのが
有利である。このため本発明電荷結合装置の更に
他の例においては前記結合回路を抵抗減衰器とす
る。
パケツトと補償電荷の大きさの比を制御するのが
有利である。このため本発明電荷結合装置の更に
他の例においては前記結合回路を抵抗減衰器とす
る。
更に、本発明においては前記比は外部から制御
できるようにするのが有利である。このために本
発明電荷転送装置の更に他の例においては、前記
結合回路の抵抗の少くとも一つを可変抵抗とす
る。
できるようにするのが有利である。このために本
発明電荷転送装置の更に他の例においては、前記
結合回路の抵抗の少くとも一つを可変抵抗とす
る。
図面につき本発明を説明する。
前述したように、電荷転送装置の一つのセルか
ら次のセルへ信号電荷パケツトを転送する際、そ
の信号電荷パケツトの小部分が最初のセル内に残
留する。この効果は“転送損失”と称されてい
る。現在のシステムは離散システムであるから、
一以上のセルからの転送はz―変換で最も良く表
わされる。この変換は“Digtal Signal
Processing”オツペンハイマー及びシエフアー
著、プレンテイスホール社発行、1975年、第45ff
頁に記載されているように公知のフーリエ変換の
一般形とみなすことができる。フーリエ変換と同
様に、z―変換に対しては次の定義式が有効であ
る。
ら次のセルへ信号電荷パケツトを転送する際、そ
の信号電荷パケツトの小部分が最初のセル内に残
留する。この効果は“転送損失”と称されてい
る。現在のシステムは離散システムであるから、
一以上のセルからの転送はz―変換で最も良く表
わされる。この変換は“Digtal Signal
Processing”オツペンハイマー及びシエフアー
著、プレンテイスホール社発行、1975年、第45ff
頁に記載されているように公知のフーリエ変換の
一般形とみなすことができる。フーリエ変換と同
様に、z―変換に対しては次の定義式が有効であ
る。
ここで、x(n)は離散瞬時で決まる信号サン
プルの系列であり、本例では簡単のためz=e-j
〓であるものとし、従つてzは|z|=1である
複素数であり、X(z)はx(n)のz―変換で
ある。信号サンプル系列が1サンプル期間だけ遅
延されると、x(n)はx(n−1)になり、 になる。ここで、X′(z)は遅延信号サンプル
系列x(n−1)のz―変換である。これは、 と書くこともできる。これがため、z領域におい
ては1サンプル期間の遅延はz-1の乗算で表わさ
れる。2相電荷転送装置の場合には、電荷サンプ
ルは1クロツク周期中に2セルだけシフトされる
ため、転送損失がなければ1セルからの転送は X′(z)/X(z)=H1(z)=z-〓 で表わすことができる。
プルの系列であり、本例では簡単のためz=e-j
〓であるものとし、従つてzは|z|=1である
複素数であり、X(z)はx(n)のz―変換で
ある。信号サンプル系列が1サンプル期間だけ遅
延されると、x(n)はx(n−1)になり、 になる。ここで、X′(z)は遅延信号サンプル
系列x(n−1)のz―変換である。これは、 と書くこともできる。これがため、z領域におい
ては1サンプル期間の遅延はz-1の乗算で表わさ
れる。2相電荷転送装置の場合には、電荷サンプ
ルは1クロツク周期中に2セルだけシフトされる
ため、転送損失がなければ1セルからの転送は X′(z)/X(z)=H1(z)=z-〓 で表わすことができる。
セルが転送損失を示す場合には、信号パケツト
セルを通過した直後にこのパケツトの小部分εが
このセルに残留し、この残留部分が1クロツク周
期後に次の信号電荷パケツトに加をると共にもと
の信号電荷パケツトは1―εになる。この場合の
1セルの転送は と書き表わすことができ、これを第1図に図解し
てある。この図は転送損失を示す電荷転送装置の
一つのセルのブロツク図を示す。2n個のセルが
順次配列されている場合には上記式は となり、その第1次近似式は H2o(z)=z-n(1−2nε)(1+2nεz-1) と書くことができる。
セルを通過した直後にこのパケツトの小部分εが
このセルに残留し、この残留部分が1クロツク周
期後に次の信号電荷パケツトに加をると共にもと
の信号電荷パケツトは1―εになる。この場合の
1セルの転送は と書き表わすことができ、これを第1図に図解し
てある。この図は転送損失を示す電荷転送装置の
一つのセルのブロツク図を示す。2n個のセルが
順次配列されている場合には上記式は となり、その第1次近似式は H2o(z)=z-n(1−2nε)(1+2nεz-1) と書くことができる。
前記転送において最もやつかいな要素は(1+
2nεz-1)である。その理由は、これは信号電荷パ
ケツトのスメアーを生じ、遅延残留電荷を生じる
ためである。転送は前記要素を補償することによ
り改善することができる。この改善は第2a,2
b及び2c図にブロツク図で示す本発明による電
荷転送装置の3つの例により達成し得ることを以
下に証明する。これら電荷転送装置の各セル
(S1,…S2o)の入力端子は、信号入力端子Iに
接続されるセルS1を除いて、前段のセルの出力端
子に接続されている。入力端子Iには既知の方法
で電荷パケツトの形態の信号サンプルが供給され
る。クロツク信号φ1及びφ2の制御の下でこれ
ら電荷パケツトが左から右へセル列を経て転送さ
れる。
2nεz-1)である。その理由は、これは信号電荷パ
ケツトのスメアーを生じ、遅延残留電荷を生じる
ためである。転送は前記要素を補償することによ
り改善することができる。この改善は第2a,2
b及び2c図にブロツク図で示す本発明による電
荷転送装置の3つの例により達成し得ることを以
下に証明する。これら電荷転送装置の各セル
(S1,…S2o)の入力端子は、信号入力端子Iに
接続されるセルS1を除いて、前段のセルの出力端
子に接続されている。入力端子Iには既知の方法
で電荷パケツトの形態の信号サンプルが供給され
る。クロツク信号φ1及びφ2の制御の下でこれ
ら電荷パケツトが左から右へセル列を経て転送さ
れる。
第2a図に示す電荷転送装置においては、補償
電荷パケツトをセルS2oの出力端子から取り出
し、これを減衰回路Aを経て係数−2nで減衰す
ると共に反転してセルS2o-1の入力端子に供給す
る。この例ではブロツクAを経る帰還路に遅延を
含まない。第2b図に示す電荷転送装置において
は補償電荷をセルS2oの出力端子から取り出し、
これを減衰回路A及びセルS′により減衰し、遅延
し、反転して同一のセルS2oの入力端子に供給す
る。最后に第2c図に示す電荷転送装置において
は、補償電荷をセルS2oの出力端子から取り出
し、これを減衰回路A及びセルS′及びS″を含む
帰還路で遅延し、減衰し、反転した後に同一の点
(セルS2oの出力端子)に供給する。
電荷パケツトをセルS2oの出力端子から取り出
し、これを減衰回路Aを経て係数−2nで減衰す
ると共に反転してセルS2o-1の入力端子に供給す
る。この例ではブロツクAを経る帰還路に遅延を
含まない。第2b図に示す電荷転送装置において
は補償電荷をセルS2oの出力端子から取り出し、
これを減衰回路A及びセルS′により減衰し、遅延
し、反転して同一のセルS2oの入力端子に供給す
る。最后に第2c図に示す電荷転送装置において
は、補償電荷をセルS2oの出力端子から取り出
し、これを減衰回路A及びセルS′及びS″を含む
帰還路で遅延し、減衰し、反転した後に同一の点
(セルS2oの出力端子)に供給する。
第2a図に示すブロツク図の2相電荷転送装置
に対しては、その電荷転送は 又は H′2o(z)z-1(1−2nε) (1+2nεz-1)・1/(1+2εz.−1) で表わすことができ、その第1次近似は H′2o(z)z-n(1−2nε) となる(ここでznε≪1であるものと仮定す
る)。
に対しては、その電荷転送は 又は H′2o(z)z-1(1−2nε) (1+2nεz-1)・1/(1+2εz.−1) で表わすことができ、その第1次近似は H′2o(z)z-n(1−2nε) となる(ここでznε≪1であるものと仮定す
る)。
これはスメアー効果が抑圧され、直線的な減衰
要素(1−2nε)のみが残ることを示す。同様
にして同一の変換式を第2b及び2c図のブロツ
ク図に対しても導くことができる。尚、第2a,
2b及び2c図に示す本発明電荷転送装置におい
てはセルS2oに更に多数のセルを後続させること
ができること明らかである。
要素(1−2nε)のみが残ることを示す。同様
にして同一の変換式を第2b及び2c図のブロツ
ク図に対しても導くことができる。尚、第2a,
2b及び2c図に示す本発明電荷転送装置におい
てはセルS2oに更に多数のセルを後続させること
ができること明らかである。
第3図は第2a図のブロツク図に従つた本発明
によるNチヤンネルMOSFETから成る電荷転送
装置の一実施例の一部を示す。本例では帰還路
は、高オーム入力端子をセルS2oの出力端子に接
続した利得−Kの反転バツフア増幅器B1と、こ
のバツフア増幅器B1の出力端子とセルS2o-1の入
力端子との間にトランジスタTaと直列に接続さ
れたコンデンサCPと、このコンデンサCPと並列
に接続されたトランジスタTbとから成る。トラ
ンジスタTaの制御電極はクロツク信号φ1′で、
トランジスタTbの制御電極はクロツク信号φ′2
で制御される。電荷転送装置のセルの制御電極は
クロツク信号φ1及びφ2で制御される。クロツ
ク信号φ1及びφ2は第7図に示すように電圧O
とV+との間で互に逆相に切り換わる。クロツク
信号φ1′及びφ2′は第7図に示すようにクロツク
信号φ1及びφ2に適当な直流電圧を加えること
によりクロツク信号φ1及びφ2から取り出し、
また場合によつては振幅を増大してトランジスタ
Ta及びTbがスイツチとして動作し得るようにす
る。
によるNチヤンネルMOSFETから成る電荷転送
装置の一実施例の一部を示す。本例では帰還路
は、高オーム入力端子をセルS2oの出力端子に接
続した利得−Kの反転バツフア増幅器B1と、こ
のバツフア増幅器B1の出力端子とセルS2o-1の入
力端子との間にトランジスタTaと直列に接続さ
れたコンデンサCPと、このコンデンサCPと並列
に接続されたトランジスタTbとから成る。トラ
ンジスタTaの制御電極はクロツク信号φ1′で、
トランジスタTbの制御電極はクロツク信号φ′2
で制御される。電荷転送装置のセルの制御電極は
クロツク信号φ1及びφ2で制御される。クロツ
ク信号φ1及びφ2は第7図に示すように電圧O
とV+との間で互に逆相に切り換わる。クロツク
信号φ1′及びφ2′は第7図に示すようにクロツク
信号φ1及びφ2に適当な直流電圧を加えること
によりクロツク信号φ1及びφ2から取り出し、
また場合によつては振幅を増大してトランジスタ
Ta及びTbがスイツチとして動作し得るようにす
る。
これらスイツチTa,Tbの動作は次の通りであ
る。電荷パケツトがセルS2oの出力端子に到達す
るものとする。このとき、クロツク信号φ1及び
クロツク信号φ1′が高レベルになるためトランジ
スタTaは導通する。この瞬時にセルS2oの出力
端子に前記電荷パケツトの結果として信号電圧が
現われる。そしてこの信号電荷の一部分Kが反転
されてコンデンサCPに供給され、これにより次
の電荷パケツトと最初に述べた電荷パケツトの残
留電荷が存在するセルS2o-2の出力端子から電荷
が流出される。バツフア増幅器B1の利得K及び
コンデンサCPの値と容量C2o-2の値との比によ
り取り出される荷(補償電荷)をもとの信号電荷
パケツトの2nε倍に等しくすることができるた
め、第1近似の残存電荷の完全な補償を得ること
ができる。尚、出力信号Vpはバツフア増幅器B1
の出力端子から取り出すこともできる。
る。電荷パケツトがセルS2oの出力端子に到達す
るものとする。このとき、クロツク信号φ1及び
クロツク信号φ1′が高レベルになるためトランジ
スタTaは導通する。この瞬時にセルS2oの出力
端子に前記電荷パケツトの結果として信号電圧が
現われる。そしてこの信号電荷の一部分Kが反転
されてコンデンサCPに供給され、これにより次
の電荷パケツトと最初に述べた電荷パケツトの残
留電荷が存在するセルS2o-2の出力端子から電荷
が流出される。バツフア増幅器B1の利得K及び
コンデンサCPの値と容量C2o-2の値との比によ
り取り出される荷(補償電荷)をもとの信号電荷
パケツトの2nε倍に等しくすることができるた
め、第1近似の残存電荷の完全な補償を得ること
ができる。尚、出力信号Vpはバツフア増幅器B1
の出力端子から取り出すこともできる。
第4図は第2b図のブロツク図に従つた本発明
によるnチヤンネルMOSFETから成る電荷転送
装置の一例の一部を示す。本例の帰還路は非反転
バツフア増幅器B1とコンデンサCPを含む。この
非反転バツフア増幅器B1の入力端子をトランジ
スタT3を経てセルS2oの出力端子に接続すると共
にトランジスタT4を経て同セルS2oの入力端子に
接続する。バツフア増幅器B1の出力端子をコン
デンサCPの一方の電極に接続し、コンデンサCP
の他方の電極をトランジスタT5を経て固定電位
点(例えばV+)に接続する。本例では更にトラン
ジスタT6を具え、これをコンデンサCPの他方の
電極とセルS2oの入力端子との間に接続する。ト
ランジスタT3及びT5の制御電極はクロツク信号
φ1′で制御すると共にトランジスタT4及びT6はク
ロツク信号φ2′で制御する。クロツク信号φ′1
及びφ2′は上述と同様の方法でクロツク信号φ1
及びφ2から取り出される。
によるnチヤンネルMOSFETから成る電荷転送
装置の一例の一部を示す。本例の帰還路は非反転
バツフア増幅器B1とコンデンサCPを含む。この
非反転バツフア増幅器B1の入力端子をトランジ
スタT3を経てセルS2oの出力端子に接続すると共
にトランジスタT4を経て同セルS2oの入力端子に
接続する。バツフア増幅器B1の出力端子をコン
デンサCPの一方の電極に接続し、コンデンサCP
の他方の電極をトランジスタT5を経て固定電位
点(例えばV+)に接続する。本例では更にトラン
ジスタT6を具え、これをコンデンサCPの他方の
電極とセルS2oの入力端子との間に接続する。ト
ランジスタT3及びT5の制御電極はクロツク信号
φ1′で制御すると共にトランジスタT4及びT6はク
ロツク信号φ2′で制御する。クロツク信号φ′1
及びφ2′は上述と同様の方法でクロツク信号φ1
及びφ2から取り出される。
本例回路の動作は次の通りである。信号電荷パ
ケツトがセルS2oの出力端子に到達するとき、ク
ロツク信号φ1′は高レベルで、トランジスタT3及
びT5が導通する。このときクロツク信号φ2′は低
レベルで、トランジスタT4及びT6はカツトオフ
である。このとき前記信号電荷パケツトから取り
出された電荷サンプルがコンデンサCPに蓄積さ
れる。次にクロツク信号φ1′が低レベルになる
と、トランジスタT3及びT5がカツトオフし、ク
ロツク信号φ2′が高レベルになるとトランジスタ
T4及びT6がターンオンする。このとき、バツフ
ア増幅器B1の入出力電圧間には一定の関係があ
るのでコンデンサCPの電荷は入れ換えられてコ
ンデンサCPには信号依存電荷が蓄積される。バ
ツフア増幅器B1の利得を1にすると、このバツ
フア増幅器は入力電圧が出力電圧に等しくなるた
め好適である。この場合にはコンデンサCPは完
全に放電され、これによりセルS2o-1の出力端子
からトランジスタT6を経て電荷(補償電荷)が
引き出される。この補償電荷の大きさはコンデン
サCPの大きさで制御できること明らかであり、 CP/C2o−1=2nε にすると、完全な一次補償が得られる。前例と同
様に、バツフア増幅器B1の出力端子から出力信
号Vpを取り出すことができる。
ケツトがセルS2oの出力端子に到達するとき、ク
ロツク信号φ1′は高レベルで、トランジスタT3及
びT5が導通する。このときクロツク信号φ2′は低
レベルで、トランジスタT4及びT6はカツトオフ
である。このとき前記信号電荷パケツトから取り
出された電荷サンプルがコンデンサCPに蓄積さ
れる。次にクロツク信号φ1′が低レベルになる
と、トランジスタT3及びT5がカツトオフし、ク
ロツク信号φ2′が高レベルになるとトランジスタ
T4及びT6がターンオンする。このとき、バツフ
ア増幅器B1の入出力電圧間には一定の関係があ
るのでコンデンサCPの電荷は入れ換えられてコ
ンデンサCPには信号依存電荷が蓄積される。バ
ツフア増幅器B1の利得を1にすると、このバツ
フア増幅器は入力電圧が出力電圧に等しくなるた
め好適である。この場合にはコンデンサCPは完
全に放電され、これによりセルS2o-1の出力端子
からトランジスタT6を経て電荷(補償電荷)が
引き出される。この補償電荷の大きさはコンデン
サCPの大きさで制御できること明らかであり、 CP/C2o−1=2nε にすると、完全な一次補償が得られる。前例と同
様に、バツフア増幅器B1の出力端子から出力信
号Vpを取り出すことができる。
第5図は第2c図のブロツク図に従つた本発明
によるNチヤンネルMOSFETから成る電荷転送
装置の一例の一部を示す。本例の帰還路も利得が
1の非反転バツフア増幅器B1を具えると共に交
互に充放電される2個のコンデンサCP及びCqを
具える。バツフア増幅器B1の入力端子をセルS2o
の出力端子に接続すると共に増幅器B1の出力端
子をコンデンサCP及びCqの一方の電極に接続す
る。コンデンサCPの他方の電極はトランジスタ
T7を経てバツフア増幅器B1の入力端子に接続す
ると共にトランジスタT9を経て定電位点(例え
ばV+)に接続する。コンデンサCqの他方の電極
はトランジスタT8を経てバツフア増幅器B1の入
力端子に接続すると共にトランジスタT10を経て
定電位点に接続する。トランジスタT7及びT10の
制御電極はクロツク信号φ1′から偶数番のパルス
を除去して成る信号φ1″を受信すると共にトラン
ジスタT8及びT9の制御電極はクロツク信号φ1′か
ら奇数番のパルスを除去して成る信号φ1を受
信する(第7図参照)。回路の正しい動作のため
に、第3及び第4図につき述べたようにクロツク
信号φ1″及びφ1はクロツク信号φ1に対し直
流オフセツトを有する必要がある。
によるNチヤンネルMOSFETから成る電荷転送
装置の一例の一部を示す。本例の帰還路も利得が
1の非反転バツフア増幅器B1を具えると共に交
互に充放電される2個のコンデンサCP及びCqを
具える。バツフア増幅器B1の入力端子をセルS2o
の出力端子に接続すると共に増幅器B1の出力端
子をコンデンサCP及びCqの一方の電極に接続す
る。コンデンサCPの他方の電極はトランジスタ
T7を経てバツフア増幅器B1の入力端子に接続す
ると共にトランジスタT9を経て定電位点(例え
ばV+)に接続する。コンデンサCqの他方の電極
はトランジスタT8を経てバツフア増幅器B1の入
力端子に接続すると共にトランジスタT10を経て
定電位点に接続する。トランジスタT7及びT10の
制御電極はクロツク信号φ1′から偶数番のパルス
を除去して成る信号φ1″を受信すると共にトラン
ジスタT8及びT9の制御電極はクロツク信号φ1′か
ら奇数番のパルスを除去して成る信号φ1を受
信する(第7図参照)。回路の正しい動作のため
に、第3及び第4図につき述べたようにクロツク
信号φ1″及びφ1はクロツク信号φ1に対し直
流オフセツトを有する必要がある。
本例回路の動作は次の通りである。信号電荷パ
ケツトがセルS2oの出力端子に到達するとき、例
えばトランジスタT9が導通であると例えばコン
デンサCPが対応する信号電圧に充電される。コ
ンデンサCqが充電されていないものとすると、
これと同時のトランジスタT8のターンオンは何
の作用も生じない。次にφ1″が高レベルになる
と、トランジスタT7及びT10がターンオンするた
め、コンデンサCPに存在する電荷がその前の信
号電荷パケツトの残留電荷を相殺するのに使用さ
れると共にコンデンサCqが現在転送中の信号電
荷パケツトに対応する信号電圧に充電される。
ケツトがセルS2oの出力端子に到達するとき、例
えばトランジスタT9が導通であると例えばコン
デンサCPが対応する信号電圧に充電される。コ
ンデンサCqが充電されていないものとすると、
これと同時のトランジスタT8のターンオンは何
の作用も生じない。次にφ1″が高レベルになる
と、トランジスタT7及びT10がターンオンするた
め、コンデンサCPに存在する電荷がその前の信
号電荷パケツトの残留電荷を相殺するのに使用さ
れると共にコンデンサCqが現在転送中の信号電
荷パケツトに対応する信号電圧に充電される。
第6図は、追加のクロツク信号を必要とするこ
となくクロツク周期の半周期の遅延を発生する帰
路を具える本発明によるnチヤンネルMOSFET
から成る電荷転送装置の好適例の一部を示す。本
例ではセルS2o-1の出力端子をホロワトランジス
タTPのゲート電極に接続し、セルS2oの出力端
子をホロワトランジスタTqのゲート電極に接続
する。トランジスタTpのゲート電極とソース電
極との間にコンデンサCpを配置する。トランジ
スタTP及びTqのソース電極を共通に抵抗R1を経
て定電位点、例えば大地に接続する。トランジス
タTp及びTqのドレイン電極を適当な電源電圧
V+に接続すると共にクロツク信号φ1が高レベ
ルの時間中セルS2oのコンデンサC2oに基準電荷
を供給するよう作動するトランジスタT2o+1のド
レイン電極にも接続する。
となくクロツク周期の半周期の遅延を発生する帰
路を具える本発明によるnチヤンネルMOSFET
から成る電荷転送装置の好適例の一部を示す。本
例ではセルS2o-1の出力端子をホロワトランジス
タTPのゲート電極に接続し、セルS2oの出力端
子をホロワトランジスタTqのゲート電極に接続
する。トランジスタTpのゲート電極とソース電
極との間にコンデンサCpを配置する。トランジ
スタTP及びTqのソース電極を共通に抵抗R1を経
て定電位点、例えば大地に接続する。トランジス
タTp及びTqのドレイン電極を適当な電源電圧
V+に接続すると共にクロツク信号φ1が高レベ
ルの時間中セルS2oのコンデンサC2oに基準電荷
を供給するよう作動するトランジスタT2o+1のド
レイン電極にも接続する。
本例回路の動作は次の通りである。説明の便宜
上、トランジスタのしきい値電圧は無視する。あ
る特定の瞬時において、クロツクφ1が高レベル
に、クロツク信号φ2が低レベルになるものとす
ると、このときトランジスタTpのゲート電極は
コンデンサC2o-1から、前記瞬時にトランジスタ
Tqのゲート電極が受信する電圧より高い電圧を
受信する。コンデンサC2o-1は予めV+に等しい電
圧に充電されており、クロツク信号φ1の前縁に
おいてトランジスタTpのゲート電極は電圧2V+
で駆動される。コンデンサC2o-1に同時に供給さ
れる信号電荷パケツトのために前記電圧は2V+よ
り低くなるがV+よりは高く維持される。トラン
ジスタTp及びTqは差動段とみなすことができ、
トランジスタTpがターンオンすると共にトラン
ジスタTqがターンオフする。これがため、コン
デンサCpは放電したまゝである。次に、クロツ
ク信号φ1が低値に、φ2が高値になるとどのよ
うな動作が生ずるかについて考察する。このと
き、トランジスタTqのゲート電極はトランジス
タTpのゲート電極に対し正になる。従つて、ト
ランジスタTpがカツトオフすると共にトランジ
スタTqがターンオンし、トランジスタTqがコン
デンサC2oの電圧(同様に2V+−信号分)に対す
るホロワとして動作する。この電圧はコンデンサ
Cpの下側電極に供給される。他方、このコンデ
ンサの上側電極はトランジスタT2oを経て電圧V+
を受信するので、コンデンサCpは (V+−Vs)Cp に等しい電荷が蓄積される。クロツク信号φ1が
再び高値に、φ2が低値になると同時に、トラン
ジスタTpのゲート電極の電圧は再び高値となつ
てこのトランジスタがターンオンする。この結
果、コンデンサCpが放電され、コンデンサC2o-
1の電荷とは逆極性のその電荷がコンデンサC2o-
1に転送される。この瞬時においてはコンデンサ
C2o-1は次の信号電荷パケツトとその前の信号電
荷パケツトの残留電荷を含んでいる。これがた
め、コンデンサC2o-1の電荷は (V+−Vs′−2nεVs) C2o-1−(V+−Vs)Vp となる。ここで−Vs′・C2o-1はコンデンサC2o-
1にこのとき蓄積された信号電荷パケツトであ
り、−2nεVs・C2o-1はその前の信号電荷パケツ
トの残留電荷である。従つて、 Cp/C2o−1=2nε にすると、Vsを含む項が互い相殺し合うため、
コンデンサCp及びC2o-1の値を適正な比に選択
することにより一次誤差を除去することができ
る。
上、トランジスタのしきい値電圧は無視する。あ
る特定の瞬時において、クロツクφ1が高レベル
に、クロツク信号φ2が低レベルになるものとす
ると、このときトランジスタTpのゲート電極は
コンデンサC2o-1から、前記瞬時にトランジスタ
Tqのゲート電極が受信する電圧より高い電圧を
受信する。コンデンサC2o-1は予めV+に等しい電
圧に充電されており、クロツク信号φ1の前縁に
おいてトランジスタTpのゲート電極は電圧2V+
で駆動される。コンデンサC2o-1に同時に供給さ
れる信号電荷パケツトのために前記電圧は2V+よ
り低くなるがV+よりは高く維持される。トラン
ジスタTp及びTqは差動段とみなすことができ、
トランジスタTpがターンオンすると共にトラン
ジスタTqがターンオフする。これがため、コン
デンサCpは放電したまゝである。次に、クロツ
ク信号φ1が低値に、φ2が高値になるとどのよ
うな動作が生ずるかについて考察する。このと
き、トランジスタTqのゲート電極はトランジス
タTpのゲート電極に対し正になる。従つて、ト
ランジスタTpがカツトオフすると共にトランジ
スタTqがターンオンし、トランジスタTqがコン
デンサC2oの電圧(同様に2V+−信号分)に対す
るホロワとして動作する。この電圧はコンデンサ
Cpの下側電極に供給される。他方、このコンデ
ンサの上側電極はトランジスタT2oを経て電圧V+
を受信するので、コンデンサCpは (V+−Vs)Cp に等しい電荷が蓄積される。クロツク信号φ1が
再び高値に、φ2が低値になると同時に、トラン
ジスタTpのゲート電極の電圧は再び高値となつ
てこのトランジスタがターンオンする。この結
果、コンデンサCpが放電され、コンデンサC2o-
1の電荷とは逆極性のその電荷がコンデンサC2o-
1に転送される。この瞬時においてはコンデンサ
C2o-1は次の信号電荷パケツトとその前の信号電
荷パケツトの残留電荷を含んでいる。これがた
め、コンデンサC2o-1の電荷は (V+−Vs′−2nεVs) C2o-1−(V+−Vs)Vp となる。ここで−Vs′・C2o-1はコンデンサC2o-
1にこのとき蓄積された信号電荷パケツトであ
り、−2nεVs・C2o-1はその前の信号電荷パケツ
トの残留電荷である。従つて、 Cp/C2o−1=2nε にすると、Vsを含む項が互い相殺し合うため、
コンデンサCp及びC2o-1の値を適正な比に選択
することにより一次誤差を除去することができ
る。
精密な制御のためにはトランジスタTp及びTq
のソース電極間に可変減衰器を配置するのが有用
である。これは、第6図に破線で示すようにトラ
ンジスタTqのソース回路内に可変抵抗を挿入す
ることにより達成することができる。この可変抵
抗は Cp/C2o−1・R2/R1+R2=2nε となるように調整して第1次誤差が除去されるよ
うにする。
のソース電極間に可変減衰器を配置するのが有用
である。これは、第6図に破線で示すようにトラ
ンジスタTqのソース回路内に可変抵抗を挿入す
ることにより達成することができる。この可変抵
抗は Cp/C2o−1・R2/R1+R2=2nε となるように調整して第1次誤差が除去されるよ
うにする。
以上実施例は全て2相電荷転送装置であるが、
本発明はこの種の電荷転送装置にのみ限定される
ものではなく、上述した補償原理は多相電荷転送
装置にも極めて良好に適用し得るものである。ま
た、本発明はバケツトブリゲード型CTDのみな
らず電荷結合型CTDにも使用することができる
ものである。
本発明はこの種の電荷転送装置にのみ限定される
ものではなく、上述した補償原理は多相電荷転送
装置にも極めて良好に適用し得るものである。ま
た、本発明はバケツトブリゲード型CTDのみな
らず電荷結合型CTDにも使用することができる
ものである。
第1図は転送損失を生ずる電荷転送装置の一遅
延段のブロツク図、第2a,2b及び2c図は2
相電荷転送装置において信号電荷パケツトから取
り出した補償電荷を次の信号電荷パケツトに加え
ることができる本発明による帰還路の3例を示す
ブロツク図であつて、第2a図は遅延のない帰還
路の例を示し、第2b図はクロツク周期の一部
(半周期)の遅延を発生する帰還路の例を示し、
第2c図は1クロツク周期の遅延を発生する帰還
路の例を示し、第3図は遅延のない帰還路を具え
る本発明電荷転送装置の一例の一部の構成図、第
4図はクロツク周期の半周期の遅延を発生する帰
還路を具える本発明電荷転送装置の一例の一部の
構成図、第5図は1クロツク周期の遅延を発生す
る帰還路を具える本発明電荷転送装置の一例の一
部の構成図、第6図はクロツク周期の一部に等し
い遅延を発生すると共にスイツチングトランジス
タの使用を不要にした帰還路を具える本発明電荷
転送装置の好適例の一部の構成図、第7図は第2
a,2b,2c,3,4,5及び6図の電荷転送
装置に使用されるクロツク信号φ1,φ2,φ
1′,φ1″及びφ1の波形図である。 S1,…S2o+1,S1′,S2″……セル、A……減衰
回路、T1,…T2o-1……電荷転送トランジスタ、
C1,…C2o……電荷蓄積容量、φ1,φ2,φ
1′,φ2′,φ1″,φ1……クロツクク信号、M
……検出器、B1……バツフア増幅器、Cp……第
1コンデンサ、Ta,Tb,T3,…T10……スイツ
チトランジスタ、Cq……第2コンデンサ、Tp,
Tq……ホロワトランジスタ。
延段のブロツク図、第2a,2b及び2c図は2
相電荷転送装置において信号電荷パケツトから取
り出した補償電荷を次の信号電荷パケツトに加え
ることができる本発明による帰還路の3例を示す
ブロツク図であつて、第2a図は遅延のない帰還
路の例を示し、第2b図はクロツク周期の一部
(半周期)の遅延を発生する帰還路の例を示し、
第2c図は1クロツク周期の遅延を発生する帰還
路の例を示し、第3図は遅延のない帰還路を具え
る本発明電荷転送装置の一例の一部の構成図、第
4図はクロツク周期の半周期の遅延を発生する帰
還路を具える本発明電荷転送装置の一例の一部の
構成図、第5図は1クロツク周期の遅延を発生す
る帰還路を具える本発明電荷転送装置の一例の一
部の構成図、第6図はクロツク周期の一部に等し
い遅延を発生すると共にスイツチングトランジス
タの使用を不要にした帰還路を具える本発明電荷
転送装置の好適例の一部の構成図、第7図は第2
a,2b,2c,3,4,5及び6図の電荷転送
装置に使用されるクロツク信号φ1,φ2,φ
1′,φ1″及びφ1の波形図である。 S1,…S2o+1,S1′,S2″……セル、A……減衰
回路、T1,…T2o-1……電荷転送トランジスタ、
C1,…C2o……電荷蓄積容量、φ1,φ2,φ
1′,φ2′,φ1″,φ1……クロツクク信号、M
……検出器、B1……バツフア増幅器、Cp……第
1コンデンサ、Ta,Tb,T3,…T10……スイツ
チトランジスタ、Cq……第2コンデンサ、Tp,
Tq……ホロワトランジスタ。
Claims (1)
- 【特許請求の範囲】 1 各々入力端子と、出力端子と、情報を表わす
電荷蓄積用の容量C1,…C2oと、少なくとも1個
の電荷転送用制御電極を有する一連の半導体セル
S1,…S2oを具え、各セルの入力端子は前段のセ
ルの出力端子に結合され、且つ順次のセルS1,…
S2oの制御電極にクロツク信号を循環置換式に供
給して電荷転送を制御する制御手段が設けられて
いる電荷転送装置において、前記一連のセルの一
つのセルS2oの出力端子に結合され該出力端子の
信号電荷パケツトの大きさを検出すると共にそれ
から補償電荷パケツトを取り出す検出器Mを設
け、更に前記補償電荷パケツトを前記信号電荷パ
ケツトより1クロツク周期遅れた電荷パケツトに
反対極性で加える帰還路を設けたことを特徴とす
る電荷転送装置。 2 特許請求の範囲第1項記載の装置において前
記検出器は高オーム入力端子と低オーム出力端子
を有するバツフア増幅器B1と第1コンデンサCp
を含むことを特徴とする電荷転送装置。 3 特許請求の範囲第2項記載の装置において、
前記バツフア増幅器B1は反転増幅器とし、その
入力端子を電荷転送装置の一連のセルの一つであ
つてその制御電極が第1クロツク信号φ1で制御
されるセルS2oの出力端子に接続し、前記第1コ
ンデンサCpの一方の電極を第1トランジスタTa
の主電流路を経て前記バツフア増幅器B1の出力
端子に接続し、前記第1コンデンサCpと並列に
第2トランジスタTbの主電流路を接続し、且つ
前記第1コンデンサCpの他方の電極を前記セル
の前にあつてその制御電極が第1クロツク信号で
制御されるセルS2o-2の出力端子に接続したこと
を特徴とする電荷転送装置。 4 特許請求の範囲第3項記載の装置において、
前記第1トランジスタTaの制御電極は第1クロ
ツク信号φ1から得た信号φ1′で制御し、前記第
2トランジスタTbは他のクロツク信号φ2から
得た信号φ2′で制御することを特徴とする電荷転
送装置。 5 特許請求の範囲第2項記載の装置において、
前記バツフア増幅器B1は非反転増幅器とし、そ
の入力端子を第3トランジスタT3の主電流路を
経て電荷転送装置の一連のセルの一つであつてそ
の制御電極が第1クロツク信号φ1で制御される
セルS2oの出力端子に接続すると共に第4トラン
ジスタT4の主電流路を経て前記セルS2oの入力端
子に接続し、前記バツフア増幅器B1の出力端子
を前記第1コンデンサCpの一方の電極に接続
し、且つ前記第1コンデンサCpの他方の電極を
第5トランジスタT5の主電流路を経て定電位点
V+に接続すると共に第6トランジスタT6の主電
流路を経て前記セルS2oの入力端子に接続したこ
とを特徴とする電荷転送装置。 6 特許請求の範囲第5項記載の装置において、
前記第3及び第5トランジスタT3,T5の制御電
極は第1クロツク信号φ1から得た信号φ1′で制
御し、前記第4及び第6トランジスタT4,T6の
制御電極は他のクロツク信号φ2から得た信号φ
2′で制御することを特徴とする電荷転送装置。 7 特許請求の範囲第2項記載の装置において、
前記バツフア増幅器B1は非反転増幅器とし、且
つ第2コンデンサCqを前記検出器Mの1部とし
て設け、前記バツフア増幅器B1の入力端子を電
荷転送装置の一連のセルの一つであつてその制御
電極が第1クロツク信号φ1で制御されるセルS
2oの出力端子に接続し、前記バツフア増幅器B1の
入力端子は更にそれぞれ第7及び第8トランジス
タ(T7及びT8)の主電流路を経てそれぞれ前記第
1及び第2コンデンサ(Cp及びCq)の一方の電
極に接続し、前記第1及び第2コンデンサ(Cp
及びCq)の一方の電極は更にそれぞれ第9及び
第10トランジスタ(T9及びT10)の主電流路を経
て定電位点V+に接続し、且つ第1及び第2コン
デンサ(Cp及びCq)の他方の電極は前記バツフ
ア増幅器B1の出力端子に接続したことを特徴と
する電荷転送装置。 8 特許請求の範囲第7項記載の装置において、
前記第7及び第10トランジスタT7,T10の制御電
極は第1クロツク信号φ1から得た第1スイツチ
ング信号φ1″で制御し、前記第8及び第9トラン
ジスタT8,T9の制御電極は第1クロツク信号φ
1から得た第2スイツチング信号φ1で制御す
ることを特徴とする電荷転送装置。 9 特許請求の範囲第2項記載の装置において、
前記検出器Mは高オーム入力端子と低オーム出力
端子を有するもう一つのバツフア増幅器を含み、
前記(第1)バツフア増幅器とこの追加の(第
2)バツフア増幅器は非反転型であつて、特定の
しきい値を越える入力信号のみを転送するものと
し、前記第1バツフア増幅器の入力端子は電荷転
送装置の一つのセルS2oの入力端子に接続し、前
記第2バツフア増幅器の入力端子は前記セルS2o
の出力端子に接続し、前記第1コンデンサCpは
前記第1バツフア増幅器の入出力端子間に接続
し、前記第1及び第2バツフア増幅器の出力端子
は結合回路で相互接続したことを特徴とする電荷
転送装置。 10 特許請求の範囲第9項記載の装置におい
て、前記第1及び第2バツフア増幅器はそれぞれ
ホロワ増幅器として接続したトランジスタ(Tp
及びTq)で構成したことを特徴とする電荷転送
装置。 11 特許請求の範囲第9又は10項記載の装置
において、前記結合回路は抵抗減衰器R1,R2と
したことを特徴とする電荷転送装置。 12 特許請求の範囲第11項記載の装置におい
て、前記結合回路の抵抗の少なくとも一つを可変
抵抗R2としたことを特徴とする電荷転送装置。 13 特許請求の範囲第9又は10項記載の装置
において、前記結合回路は信号出力端子Oにも接
続したことを特徴とする電荷転送装置。 14 特許請求の範囲第1〜13項の何れかに記
載の装置において、各セルS1,…S2oは少なくと
も1個の電荷転送トランジスタT1〜T2oを具え、
このトランジスタの主電流路は当該セルの入出力
端子間に配置され、その制御電極が当該セルの制
御電極を構成することを特徴とする電荷転送装
置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8102100A NL8102100A (nl) | 1981-04-29 | 1981-04-29 | Kompensatie van 1e orde effect van transportverlies in een c.t.d. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57186366A JPS57186366A (en) | 1982-11-16 |
JPS6257262B2 true JPS6257262B2 (ja) | 1987-11-30 |
Family
ID=19837416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57070171A Granted JPS57186366A (en) | 1981-04-29 | 1982-04-26 | Charge transfer device |
Country Status (8)
Country | Link |
---|---|
US (1) | US4455666A (ja) |
JP (1) | JPS57186366A (ja) |
CA (1) | CA1194235A (ja) |
DE (1) | DE3214965A1 (ja) |
FR (1) | FR2505076B1 (ja) |
GB (1) | GB2097624B (ja) |
IT (1) | IT1151302B (ja) |
NL (1) | NL8102100A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01149647U (ja) * | 1988-04-05 | 1989-10-17 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043809Y2 (ja) * | 1985-12-25 | 1992-02-05 | ||
CN101611547B (zh) * | 2007-01-19 | 2013-05-29 | 肯奈特公司 | 电荷域流水线模拟到数字转换器 |
US7535400B2 (en) * | 2007-01-23 | 2009-05-19 | Kenet, Incorporated | Analog error correction for a pipelined charge-domain A/D converter |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4842684A (ja) * | 1971-09-29 | 1973-06-21 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7014135A (ja) * | 1970-09-25 | 1972-03-28 | ||
US3983408A (en) * | 1973-04-06 | 1976-09-28 | Itt Industries, Inc. | Bucket-brigade circuit |
DE2317252C2 (de) * | 1973-04-06 | 1975-05-22 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Eimerkettenschaltung |
US3983409A (en) * | 1973-04-06 | 1976-09-28 | Itt Industries, Inc. | Bucket-brigade circuit |
DE2317253C3 (de) * | 1973-04-06 | 1975-09-25 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Eimerkettenschaltung |
US3963942A (en) * | 1975-03-06 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Semiconductor charge transfer devices with dark current background cancellation |
US4156818A (en) * | 1975-12-23 | 1979-05-29 | International Business Machines Corporation | Operating circuitry for semiconductor charge coupled devices |
US4156152A (en) * | 1977-10-17 | 1979-05-22 | General Electric Company | Charge transfer circuit with leakage current compensating means |
US4185324A (en) * | 1978-08-03 | 1980-01-22 | Ncr Corporation | Data storage system |
FR2444367A1 (fr) * | 1978-12-12 | 1980-07-11 | Thomson Csf | Procede de filtrage d'un signal electrique par transfert de charges dans un semi-conducteur et filtre a capacites commutees utilisant un tel procede |
-
1981
- 1981-04-29 NL NL8102100A patent/NL8102100A/nl not_active Application Discontinuation
-
1982
- 1982-04-19 US US06/369,789 patent/US4455666A/en not_active Expired - Fee Related
- 1982-04-22 CA CA000401415A patent/CA1194235A/en not_active Expired
- 1982-04-22 DE DE19823214965 patent/DE3214965A1/de not_active Withdrawn
- 1982-04-26 GB GB8211990A patent/GB2097624B/en not_active Expired
- 1982-04-26 JP JP57070171A patent/JPS57186366A/ja active Granted
- 1982-04-26 IT IT20944/82A patent/IT1151302B/it active
- 1982-04-28 FR FR8207326A patent/FR2505076B1/fr not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4842684A (ja) * | 1971-09-29 | 1973-06-21 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01149647U (ja) * | 1988-04-05 | 1989-10-17 |
Also Published As
Publication number | Publication date |
---|---|
IT8220944A0 (it) | 1982-04-26 |
GB2097624B (en) | 1985-02-27 |
DE3214965A1 (de) | 1982-11-18 |
CA1194235A (en) | 1985-09-24 |
FR2505076B1 (fr) | 1988-06-10 |
NL8102100A (nl) | 1982-11-16 |
FR2505076A1 (fr) | 1982-11-05 |
GB2097624A (en) | 1982-11-03 |
IT1151302B (it) | 1986-12-17 |
US4455666A (en) | 1984-06-19 |
JPS57186366A (en) | 1982-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0060026B1 (en) | Gain stage with operational amplifier and switched capacitor resistor equivalent circuit | |
US4331894A (en) | Switched-capacitor interolation filter | |
US7532042B2 (en) | Precision sampling circuit | |
CA1192631A (en) | Programmable transversal filter | |
US5225798A (en) | Programmable transversal filter | |
EP0108927A1 (en) | High speed charge balancing comparator | |
JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
JPH10312698A (ja) | Mosサンプル・アンド・ホールド回路 | |
US3987293A (en) | Programmable general purpose analog filter | |
US3676711A (en) | Delay line using integrated mos circuitry | |
US3952188A (en) | Monolithic transversal filter with charge transfer delay line | |
JPS6257262B2 (ja) | ||
US6563348B1 (en) | Method and apparatus for double-sampling a signal | |
JPH0377685B2 (ja) | ||
JPS61276411A (ja) | 除去フイルタ | |
JP3869010B2 (ja) | 電流メモリ | |
JPS6112408B2 (ja) | ||
KR900001811B1 (ko) | 스위치드 캐패시터회로 | |
US4251785A (en) | Integrated filter circuit | |
US6404262B1 (en) | Switched capacitor integrator using unity gain buffers | |
JPS58111414A (ja) | 増幅器システム | |
Shah et al. | A new high speed low distortion switched-current cell | |
US4151429A (en) | Differential charge sensing circuit for MOS devices | |
JP3396580B2 (ja) | Mosスイッチング回路 | |
JP3703387B2 (ja) | サンプル&ホールド回路 |