JPS6257222B2 - - Google Patents
Info
- Publication number
- JPS6257222B2 JPS6257222B2 JP55179814A JP17981480A JPS6257222B2 JP S6257222 B2 JPS6257222 B2 JP S6257222B2 JP 55179814 A JP55179814 A JP 55179814A JP 17981480 A JP17981480 A JP 17981480A JP S6257222 B2 JPS6257222 B2 JP S6257222B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- probe card
- board
- performance board
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000523 sample Substances 0.000 claims description 32
- 230000008054 signal transmission Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Description
【発明の詳細な説明】
本発明は半導体ウエハ等のプローブテストを行
なうためのプローブテスト装置に関する。
なうためのプローブテスト装置に関する。
第1図に従来のプローブテスト装置を示す。ス
テージ1に載置されたプローブテストを行なおう
とするウエハ2にプローブカード3のプローブ4
が当接している。
テージ1に載置されたプローブテストを行なおう
とするウエハ2にプローブカード3のプローブ4
が当接している。
プローブカード3のプローブ4が設けられた面
とは反対側の面には図示しない配線によりプロー
ブ4と電気的に接続している。
とは反対側の面には図示しない配線によりプロー
ブ4と電気的に接続している。
ピン5が設けられ、その上の第1の部材6に設
けられた導電体凹部7に挿入されている。
けられた導電体凹部7に挿入されている。
この凹部7は部材6上の導電部8を介して一端
が部材6中に挿入されたワイヤ9に接続される。
が部材6中に挿入されたワイヤ9に接続される。
ワイヤ9の他端は第2の部材10に挿入され、
その上の導電部11を介してパーフオーマンス・
ボード12のピン13に接続される。尚、第1の
部材6と第2の部材10を合わせてインサートリ
ングと称する。また、これらインサードボートお
よびプローブカード3は図のようにそれぞれ中央
部に開孔17,18を有する。
その上の導電部11を介してパーフオーマンス・
ボード12のピン13に接続される。尚、第1の
部材6と第2の部材10を合わせてインサートリ
ングと称する。また、これらインサードボートお
よびプローブカード3は図のようにそれぞれ中央
部に開孔17,18を有する。
パーフオーマンスボード12のピン13は、図
示しない配線により上面の導電部14と電気的に
接続されている。
示しない配線により上面の導電部14と電気的に
接続されている。
テスタ15のピン16は導電部14に当接して
おり、導電部14テスタ15とは電気的に接続さ
れている。
おり、導電部14テスタ15とは電気的に接続さ
れている。
従来はテスタ15とウエハ2との間の信号およ
び接地電位の伝達経路はいずれも、上記のピンお
よびワイヤにより形成されていた。
び接地電位の伝達経路はいずれも、上記のピンお
よびワイヤにより形成されていた。
このような従来の装置において、信号について
は5(V)のパルス高を有しているため、周囲か
ら100mV程度のノイズが伝達経路に重畳しても
何ら支障はないが、接地電位の経路においては問
題となる。
は5(V)のパルス高を有しているため、周囲か
ら100mV程度のノイズが伝達経路に重畳しても
何ら支障はないが、接地電位の経路においては問
題となる。
本発明は従来のこのような欠点を解決し、接地
電位の経路にノイズか重畳しにくくして正しいテ
ストを行なうことができるプローブテスト装置を
提供することを目的とする。
電位の経路にノイズか重畳しにくくして正しいテ
ストを行なうことができるプローブテスト装置を
提供することを目的とする。
かかる目的は、本発明により被試験体に当接す
るプローブを有するプローブカードと、該プロー
ブカードと一主表面側で電気的に接続され、かつ
他の主表面でテスタと電気的に接続されるパーフ
オーマンスボードと、該プローブカードとパーフ
オーマンスボード間に設けられ該プローブカード
とパーフオーマンスボードの接続端子を所定の接
続関係でつなぐインサートボードとを有するプロ
ーブテスト装置において、一端が該プローブカー
ドに、他端がパーフオーマンスボードにそれぞれ
コネクタを用いて接続され、インサートボードを
介した信号伝達経路より短く、かつ実質的に低抵
抗の接地線を設けたことにより達成される。
るプローブを有するプローブカードと、該プロー
ブカードと一主表面側で電気的に接続され、かつ
他の主表面でテスタと電気的に接続されるパーフ
オーマンスボードと、該プローブカードとパーフ
オーマンスボード間に設けられ該プローブカード
とパーフオーマンスボードの接続端子を所定の接
続関係でつなぐインサートボードとを有するプロ
ーブテスト装置において、一端が該プローブカー
ドに、他端がパーフオーマンスボードにそれぞれ
コネクタを用いて接続され、インサートボードを
介した信号伝達経路より短く、かつ実質的に低抵
抗の接地線を設けたことにより達成される。
以下、図面を用いて本発明の一実施例を説明す
る。
る。
尚、第1図と同じ番号は同じものを示す。
本実施例ではプローブカード3とパーフオーマ
ンス・ボード12の間に、コネクタ21,22に
よつて両者に接続された綱シールド線23を開孔
17内を通つて設け、これを接地電位を伝達する
ための接地線とした。
ンス・ボード12の間に、コネクタ21,22に
よつて両者に接続された綱シールド線23を開孔
17内を通つて設け、これを接地電位を伝達する
ための接地線とした。
尚、コネクタ21はプローブカード3に設けら
れた21′とこれとかみ合うシールド線側の2
1″コネクタ22はパーフオーマンス・ボード1
2に設けられた22′とこれにかみ合うシールド
線側の22″からなる。
れた21′とこれとかみ合うシールド線側の2
1″コネクタ22はパーフオーマンス・ボード1
2に設けられた22′とこれにかみ合うシールド
線側の22″からなる。
このようにすればピンやワイヤを介する信号伝
達経路の長さがおよそ10cm程度に比らべ、接地線
は4cm程度の短さで済み、しかも綱シールド線で
あるので、抵抗値も信号伝達経路よりはるかに小
さくすることができる。
達経路の長さがおよそ10cm程度に比らべ、接地線
は4cm程度の短さで済み、しかも綱シールド線で
あるので、抵抗値も信号伝達経路よりはるかに小
さくすることができる。
従つて特にノイズの影響が問題となる接地線に
はノイズが重畳しにくくなる。
はノイズが重畳しにくくなる。
本発明者の実験により、100mV程度のノイズ
は重畳しないことが確かめられた。
は重畳しないことが確かめられた。
本実施例では、接地線として綱シールド線を用
いたが、本発明はこれに限定されず、要するに線
長が短かく、抵抗値の小さい線を用いればよい。
いたが、本発明はこれに限定されず、要するに線
長が短かく、抵抗値の小さい線を用いればよい。
以上説明したように、本発明によれば接地線に
対するノイズの影響が防止されるので、正しいプ
ローブテストを行なうことができるようになる。
対するノイズの影響が防止されるので、正しいプ
ローブテストを行なうことができるようになる。
第1図は従来例を示す図、第2図は本発明の一
実施例を示す図である。 2:ウエハ(被試験体)、3:プローブカー
ド、4:プローブ、12:パーフオーマンス・ボ
ード、15:テスタ、23:綱シールド線(接地
線)。
実施例を示す図である。 2:ウエハ(被試験体)、3:プローブカー
ド、4:プローブ、12:パーフオーマンス・ボ
ード、15:テスタ、23:綱シールド線(接地
線)。
Claims (1)
- 【特許請求の範囲】 1 被試験体に当接するプローブを有するプロー
ブカードと、該プローブカードと一主表面側で電
気的に接続され、かつ他の主表面でテスタと電気
的に接続されるパーフオーマンスボードと、該プ
ローブカードとパーフオーマンスボード間に設け
られ該プローブカードとパーフオーマンスボード
の接続端子を所定の接続関係でつなぐインサート
ボードとを有するプローブテスト装置において、 一端が該プローブカードに、他端がパーフオー
マンスボードにそれぞれコネクタを用いて接続さ
れ、インサートボードを介した信号伝達経路より
短く、かつ実質的に低抵抗の接地線を設けたこと
を特徴とするプローブテスト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17981480A JPS57103062A (en) | 1980-12-19 | 1980-12-19 | Probe test device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17981480A JPS57103062A (en) | 1980-12-19 | 1980-12-19 | Probe test device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57103062A JPS57103062A (en) | 1982-06-26 |
JPS6257222B2 true JPS6257222B2 (ja) | 1987-11-30 |
Family
ID=16072348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17981480A Granted JPS57103062A (en) | 1980-12-19 | 1980-12-19 | Probe test device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS57103062A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4567432A (en) * | 1983-06-09 | 1986-01-28 | Texas Instruments Incorporated | Apparatus for testing integrated circuits |
JPH067138B2 (ja) * | 1986-10-27 | 1994-01-26 | 東京エレクトロン株式会社 | プローブ装置 |
JPH0729636Y2 (ja) * | 1989-11-21 | 1995-07-05 | 横河電機株式会社 | 半導体ウェハー検査装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5525422U (ja) * | 1978-08-04 | 1980-02-19 |
-
1980
- 1980-12-19 JP JP17981480A patent/JPS57103062A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5525422U (ja) * | 1978-08-04 | 1980-02-19 |
Also Published As
Publication number | Publication date |
---|---|
JPS57103062A (en) | 1982-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4983907A (en) | Driven guard probe card | |
KR100855208B1 (ko) | 고성능 테스터 인터페이스 모듈 | |
US4223968A (en) | High-frequency etched circuit board connector | |
US5808475A (en) | Semiconductor probe card for low current measurements | |
JPS6257222B2 (ja) | ||
US6140823A (en) | Method and apparatus for measuring a transfer impedance of shielded devices and common mode currents in shieldings | |
JPH03144371A (ja) | コネクタ集成体 | |
JPH07335701A (ja) | プロービング装置 | |
US6498299B2 (en) | Connection structure of coaxial cable to electric circuit substrate | |
JPH0799220A (ja) | プローブカード、プローブカード用同軸プローブ針、及びその製造方法 | |
JPS623385B2 (ja) | ||
JPS5851482A (ja) | 半導体装置用ソケツト | |
US20040123994A1 (en) | Method and structure for suppressing EMI among electrical cables for use in semiconductor test system | |
KR100217068B1 (ko) | 테스터기 인터페이스 | |
JPS626653B2 (ja) | ||
JPS6011499Y2 (ja) | コネクタ | |
JP3055506B2 (ja) | Icソケット | |
KR200487381Y1 (ko) | 웨이퍼를 테스트하는 프로브카드 | |
JPH11237439A (ja) | テストフィクスチャ | |
JPS6041729Y2 (ja) | ウエハプロ−ブカ−ド | |
CA2001583A1 (en) | Noise measurement probe | |
JPS61125031A (ja) | プロ−ブカ−ド | |
JPH1167392A (ja) | 表面実装コネクタ検査用アダプタ | |
JPH04369253A (ja) | 半導体集積回路パッケージ | |
US20040224546A1 (en) | Connection device for selectably retrieving signals |