JPS6256547B2

JPS6256547B2 -

Info

Publication number: JPS6256547B2
Application number: JP54171724A
Authority: JP
Inventors: Kenji Seike; Toshio Awaji; Shuji Miki
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1979-12-29
Filing date: 1979-12-29
Publication date: 1987-11-26
Also published as: JPS5697164A

Description

【発明の詳細な説明】本発明は共通データを複数のプロセツサで使用
する場合、アクセスしたデータがすでに他のプロ
セツサにより使用中であることを示すテストアン
ドセツトと、その使用中であつたことが終了した
ことを示すテストアンドリセツト方式に関するも
のであつて、特に複数個のデータを使用して処理
を行なうような場合、この複数のデータに対して
同時にテストアンドセツト及びテストアンドリセ
ツトを行なうようにしたものである。

第１図に示す如く、複数のプロセツサP₀，P₁…
……Ｐ_oにより共通のメモリCMに記憶されたデー
タを使用するマルチプロセツサシステムでは、第
２図に示す如く、メモリCMの一部に共通データ
を記入しておき、例えばアドレス５００乃至６０
０に記入された共通データがあるプロセツサによ
り使用されているときに、例えばアドレス１００
に記入されたテストアンドセツト語をオール
「１」に記入しておく。そしてこの共通データを
他のプロセツサが使用する場合に、先づアドレス
１００のテストアンドリセツト語をチエツクし、
これがオール「１」であるか、オール「０」（い
ずれのプロセツサによつても使用中でない場合に
は、テストアンドリセツト語はオール「０」にし
ておく）かを検出し、オール「０」の場合には該
共通データが使用可能状態であり、オール「１」
の場合には使用不可能状態であることを識別す
る。勿論この操作はメモリ制御部CMCを経由し
て実行されるものである。プロセツサP₀〜Ｐ_oと
メモリCMとを結合する共通メモリバス（CMバ
ス）の信号線には、第３図に示す如く、メモリ
CMの番地を指定するアドレス線、メモリCMに
対する書込みデータを送るライトデータ線、メモ
リCMからの読出しデータを送るリードデータ
線、メモリCMへのアクセスが正常であつたこと
を通知するASW（All Seems Well）線及びプロ
セツサP₁からのアクセス種別（リード、ライト、
テストアンドセツト、テストアンドリセツト等）
を通知するオーダ線等が含まれている。

いま、共通データをアクセスするために、第４
図イに示す如く、メモリCMのアドレス１００に
記入されたテストアンドセツト語を読むが、この
ためにプロセツサからまずアドレス線にてアドレ
ス１００を指定して、これに記入されたテストア
ンドセツト語の状態をリードデータ線で受け、そ
のオール「０」を検出し、他のプロセツサから占
有されていないことを識別する。そして、プロセ
ツサは上記テストアンドセツト語をオール「１」
にすべく、ライトデータを送出し、その結果、第
４図ロに示す如く、アドレス１００におけるテス
トアンドセツト語はオール「１」となり、特定の
プロセツサがこのアドレス１００により示される
共通データを占有していることを表示する。

この場合、このプロセツサでは第４図イに示す
リードデータ線により送出されて来たテストアン
ドリセツト語の内容であるオール「０」を、第５
図におけるリードデータバツフア１に記入し、こ
れをオール「０」検出器２により識別する。そし
てこの識別結果をコンデシヨンコードCDCのフ
リツプフロツプグループ３に報告する。このコン
デシヨンコードをチエツクして「０」ならばどの
プロセツサも使用していないことになり占有権を
設定できることがわかり、「１」であればいずれ
かのプロセツサにすでに占有されていることが判
別される。

しかしながら、このような従来の方式では、一
度に一個の共通データしかその占有の可否を判別
することができないので、プロセツサにおける処
理において複数の共通データを使用しなければな
らない場合、必要とする共通データ毎にその占有
の可否を判別しなければならない。そのためある
共通データを使用してデータ処理を進めてもその
次に必要な共通データが他のプロセツサに占有さ
れているような場合には、そのデータ処理の途中
でしかこれが識別できず、もしも他に占有されて
いる場合には、最初から処理をやり直すこととな
るために、データ処理の遂行上非常に効率が悪い
という問題があつた。

したがつて本発明ではこのような問題点を改善
し、複数の共通データが必要な場合に、これら複
数の共通データのいずれかが他のプロセツサによ
り占有されているか否かを識別できるようにした
テストアンドセツト及びテストアンドリセツト方
式を提供することを目的とするものであつて、こ
のために本発明によるテストアンドセツト及びテ
ストアンドリセツト方式では、複数のプロセツサ
と該プロセツサにより共通に使用される複数の共
通データが記入されるメモリと該共通データが上
記プロセツサの１つにより占有されていることを
示す占有表示データエリアをメモリに備える共通
データ占有状態管理方式において、ライトデータ
保持手段と、リードデータ保持手段と、オア・ア
ンド回路と、オア・エクスクルシーブオア回路を
設け、共通メモリ区分の少なくとも１つを占有す
るとき、アクセス先の共通メモリ領域を指示した
リクエストデータと、前記占有表示データエリア
に記入されているテストアンドセツト語を前記オ
ア・アンド回路のアンド回路でビツト対応で比較
してアクセス可能か否かを判別し、可能な場合に
は前記オア・アンド回路のオア回路にてテストア
ンドセツト語とリクエストデータとのビツト対応
のオア演算を行つてその結果を新テストアンドリ
セツト語として前記占有表示データエリアに記入
し、共通メモリ領域の少なくとも１つに対する占
有が終わると、前記オア・エクスクルシーブオア
回路のオア回路で解除すべき共通メモリ領域を記
入したライトデータと、そのとき占有表示データ
エリアに記入されていたテストアンドセツト語の
ビツト対応のオア演算を行つてその結果得られた
オアデータとテストアンドリセツト語との排他的
論理和をそのエクスクルシーブオア回路で演算し
てライトデータによるリセツトが正しいか否かを
判別し、正しい場合に前記テストアンドセツト語
と前記ライトデータの排他的論理和演算結果を新
テストアンドリセツト語として占有表示データエ
リアに記入することを特徴とする。

本発明の一実施例を第６図乃至第９図にもとづ
き説明する。

第６図は本発明におけるテストアンドセツト語
を構成する各ビツトと共通データとの関係を示
し、第７図はテストアンドセツト時のメモリの状
態を示し、第８図は本発明のテストアンドセツト
時及びテストアンドリセツト時のメモリ制御状態
を示し、第９図にテストアンドセツト時及びテス
トアンドリセツト時のプロセツサの動作状態を示
す。

図中、４はアドレス・バツフア、５はライトデ
ータ・バツフア、６はオア回路、７はオア・アン
ド回路であつてオア回路及びアンド回路により構
成され、８はオア・エクスクルシーブオア回路で
あつてオア回路及びエクスクルシーブオア回路に
より構成され、９はリード・バツフア、１０はラ
イトデータ・バツフア、１１はリードデータ・バ
ツフア、１２はアンド回路、１３はオア回路、１
４はエクスクルシーブオア回路、１５及び１６は
アンド回路、１７はオア回路、１８はコンデシヨ
ンコード及びそのフリツプフロツプグループを示
す。

本発明では、第６図に示すように、メモリCM
上に設けた共通データの記載された共通メモリ領
域，，………の占有状態を表示するとき、
例えばアドレス１００に記入したテストアンドセ
ツト語におけるビツト単位でこれを表示するよう
に構成する。即ち、共通データの記載された共通
メモリ領域があるプロセツサにより占有状態に
あるときは、これに対応する、矢印で示す区分の
ビツトを「１」とし、いずれのプロセツサによる
も非占有状態にあるときは「０」とする。したが
つて、第６図において、共通データの記載された
それぞれの共通メモリ領域，がいずれかのプ
ロセツサにより占有されており、かつ共通データ
の記載された共通メモリ領域が非占有の場合に
は、図示の如く、テストアンドセツト語は「……
011」という状態になる。

したがつて、あるプロセツサが第６図の共通デ
ータの記載された共通メモリ領域を占有したい
とき、第７図に示す如く、メモリCMのアドレス
１００に記入されたテストアンドセツト語を読出
し、これに共通データの記載された共通メモリ領
域を占有状態にすることが可能かどうか識別
し、可能であればそれまでの状態である「0001」
を「0011」にする必要がある。

このような場合本発明では第８図に示す示く、
メモリCMに対し、メモリ制御部CMCにおいて次
の如き操作が行なわれる。

まずメモリCMにおけるテストアンドセツト
語を読出すため、該テストアンドセツト語の記
入されているアドレスをアドレスバツフア４に
記入する。

占有したい共通メモリ領域の対応ビツトを
「１」にしたリクエストデータをライトデータ
バツフア５に記入する。例えば共通メモリ領域
のみを占有したい場合には、「0010」を記入
する。

プロセツサから、テストアンドセツト信号を
オーダ線により印加する。

このとき、上記にもとづき、その時点にお
けるメモリCMにおけるテストアンドセツト語
「0001」つまり共通メモリ領域のみ占有状態
にあることを示すデータが読出されてリードバ
ツフア９に記入される。

上記により、オア・アンド回路７のアンド
回路が動作し、リードバツフア９から伝達され
たそれまでメモリCMに記入されていたテスト
アンドセツト語「0001」（OLD）と、ライトデ
ータバツフア５から伝達されたライトデータ
「0010」とをビツト対応のアンドをとる。

OLD… 0001 ∧ ライトデータ 0010 0000 この結果、得られる演算結果が上記の如くオ
ール「０」になれば、プロセツサにより占有希
望の共通メモリ領域は他のプロセツサに対して
占有状態になかつたことが明らかなので、これ
を占有状態におくことが可能である。そのため
に、次いで、上記演算（アンド）結果がオール
「０」の場合のみオア回路を動作させて、上記
OLDとライトデータとをビツト対応のオアを
とり OLD… 0001 ∨ ライトデータ 0010 0011 この結果得られた「0011」を、オア回路６を
経由して上記メモリCMのテストアンドセツト
語として新しく書込む。それにより共通メモリ
領域及びをプロセツサが占有したことを示
す。

′ しかし、上記の如く共通メモリ領域が他
のプロセツサにより占有状態にあるときに、共
通メモリ領域，，を占有したい場合に
は、ライトデータバツフア５に「0111」が記入
される。そしてこれらのアンドをとると、下記
の如くなり、 OLD… 0001 ∧ ライトデータ 0111 0001 この演算結果はオール「０」とならない。それ
故、このアンド条件がオール「０」のときの
み、共通メモリ領域を占有可能状態であること
がわかる。

また、第８図において、リードした情報を第
９図に示す如くプロセツサに伝達する。プロセ
ツサには、ライトデータバツフア１０、リード
データバツフア１１が設けられ、上記ライトデ
ータはライトデータバツフア１０に記入され、
該ライトデータバツフア１０からメモリ制御部
CMCに対しライトデータが伝達される。そし
て上記メモリ制御部CMCからはそのリードバ
ツフア９に記入されたリードされた結果のテス
トアンドセツト語がプロセツサのリードデータ
バツフア１１に伝達されてくる。そしてプロセ
ツサのアンド回路１２により、ライトバツフア
１０とリードデータバツフア１１の論理積をと
りその結果をコンデシヨンコード（CDC）の
フリツプフロツプ群１８に記入する。そこでプ
ロセツサはCDCが「０」のときは複数の共通
データの占有権を確立したことになりCDCが
「０」でないときは占有権がえられなかつたこ
とになる。

いま、プロセツサにおける処理が終ると、そ
れまで占有していた共通メモリ領域に対するテ
ストアンドセツト語をリセツトする必要があ
る。例えば、上記において占有状態にした
共通メモリを非占有状態にする必要がある。
このために第８図においてテストアンドセツト
語を読むためのアドレスをアドレスバツフア４
に記入し、リードバツフア９にそのときのテス
トアンドセツト語「0011」を記入する。そし
て、共通メモリ領域のみを非占有状態にする
ために該テストアンドセツト語を「0001」に書
替えるために、ライトデータバツフア５に
「0010」を記入する。それからオーダ線にテス
トアンドリセツト信号を印加する。このテスト
アンドリセツト信号により今度はオア・エクス
クルシーブオア回路８が動作し、まずそれまで
メモリCMに記入されていたテストアンドセツ
トセツト語「0011」（OLD）と、ライトデータ
バツフア５から伝達されたライトデータ
「0001」とをビツト対応のオアをとる。

OLD… 0011 ∨ ライトデータ 0010 OR…… 0011 この結果得られたデータOR「0011」と、上
記テストアンドセツト語「0011」との排他的論
理和をとり、その結果OR(n)OLDをえる。

OR … 0011 (n) OLD… 0011 OR(n)OLD… 0000 この場合上記OR(n)OLDがオール「０」であ
れば上記リセツトは正しいリセツトであるもの
と識別され、OR(n)OLDがオール「０」の場合
のみテストアンドセツト語「0011」とライトデ
ータ「0010」の排他的論理和「0001」をアドレ
スバツフアの示す番地に書込むとテストアンド
セツト語が「0001」となり、共通メモリ領域
の占有状態が解除され、共通メモリ領域の占
有状態が残る。

もしも、上記テストアンドセツト語が
「0011」のときに、誤まつて共通メモリ領域
も占有状態にあるものとして、共通メモリ領域
との占有状態を残しかつ共通メモリ領域
の占有状態を解除するためのリセツト信号
「0101」をライトデータバツフアに印加した場
合次のように処理され、OR(n)OLDはオール
「０」にならない。

OLD… 0011 ∨ ライトデータ 0101 OR 0111 このOR「0111」を、上記テストアンドセツ
ト語「0011」と排他的論理和によりOR(n)OLD
を得るので、 OR … 0111 (n) OLD 0011 OR(n)OLD 0100 この結果OR(n)OLDはオール「０」にならな
い。それ故、上記の如きライトデータ「0101」
により、テストアンドセツト語をリセツトする
ことはミスであることが識別できる。

勿論、このテストアンドセツト語をリセツト
制御する場合も、第９図に示す如く、アンド回
路１６のテストアンドリセツト信号を「１」に
しておきアンド回路１６をオン状態にしてお
く。そしてオア回路１３及びエクスクルシーブ
オア回路１４により上記及びで説明した如
き演算が行なわれ、この結果をコンデシヨンコ
ードのフリツプフロツプ群１８に記入する。勿
論このときこのコンデシヨンコードがオール
「０」であるか否かが検出されることになる。

したがつて、本発明によれば、占有したい共通
メモリ領域を１個のみならず、複数個同時に占有
することができ、しかも非占有状態にリセツトす
るときもこれまた複数個同時にリセツトすること
ができる。

それ故、従来の場合には、プロセツサがジヨブ
を遂行するに際し、共通データＡ及びＢの占有を
必要とする場合は、第１０図に示す如く、先ず共
通データＡに対するテストアンドセツト語をアク
セスしてそのコンデシヨンコードがオール「０」
か否かを検出し、オール「０」の場合にのみ次い
で共通データＢの占有、非占有を同様にして検出
していた。それ故、共通データＡに対するコンデ
ンシヨンコードCDCがオール「０」か否か検出
している間に他のプロセツサにより共通データＢ
が占有されるようなことがしばしばあり、このよ
うな場合に共通データＡへの占有権を解除して、
再び共通データＡ及びＢの両方が非占有になるま
で待たねばならないという欠点があつた。しかし
ながら本発明によれば、第１１図に示す如く、共
通データＡ及びＢのテストアンドセツト語をアク
セスしてこれらが非占有状態にあるか否かをその
コンデシヨンコードをみることにより同時に識別
できるので、データ処理を効率よく実行すること
が可能になる。

【図面の簡単な説明】

第１図は複数のプロセツサにより共通のメモリ
を使用するマルチプロセツサシステムを示し、第
２図は従来のテストアンドセツト語の状態を示
し、第３図はプロセツサとメモリ制御部とメモリ
とのバスの状態を示し、第４図はプロセツサとメ
モリ間における従来のテストアンドセツト制御状
態を説明する説明図、第５図はテストアンドセツ
ト語の識別手段を示し、第６図は本発明における
テストアンドセツト語を構成する各ビツトと共通
データとの関係を示し、第７図は本発明のテスト
アンドセツト時のメモリ制御状態を示し、第８図
は本発明のテストアンドセツト時及びテストアン
ドリセツト時のメモリ制御状態を示し、第９図は
テストアンドセツト時及びテストアンドリセツト
時のプロセツサの動作状態を示し、第１０図は従
来のテストアンドセツト方式のフローチヤートを
示し、第１１図は本発明のテストアンドセツト方
式におけるフローチヤートを示す。図中、１はリードデータバツフア、２はオール
「０」検出器、３はコンデシヨンコードのフリツ
プフロツプグループ、４はアドレス・バツフア、
５はライトデータ・バツフア、６はオア回路、７
はオア・アンド回路、８はオア・エクスクルシー
ブオア回路、９はリード・バツフア、１０はライ
トデータ・バツフア、１１はリードデータ・バツ
フア、１２はアンド回路、１３はオア回路、１４
はエクスクルシーブオア回路、１５及び１６はア
ンド回路、１７はオア回路、１８はコンデシヨン
コード及びそのフリツプフロツプグループをそれ
ぞれ示す。

Claims

【特許請求の範囲】１複数のプロセツサと該プロツサにより共通に
使用される複数の共通データが記入されるメモリ
と該共通データが上記プロセツサの１つにより占
有されていることを示す占有表示データエリアを
メモリに備える共通データ占有状態管理方式にお
いて、ライトデータ保持手段５と、リードデータ保持手段９と、オア・アンド回路７と、オア・エクスクルシーブオア回路８を設け、共通メモリ区分の少なくとも１つを占有すると
き、アクセス先の共通メモリ領域を指示したリク
エストデータと、前記占有表示データエリアに記
入されているテストアンドセツト語を前記オア・
アンド回路７のアンド回路でビツト対応で比較し
てアクセス可能か否かを判別し、可能な場合には
前記オア・アンド回路７のオア回路にてテストア
ンドセツト語とリクエストデータとのビツト対応
のオア演算を行つてその結果を新テストアンドリ
セツト語として前記占有表示データエリアに記入
し、共通メモリ領域の少なくとも１つに対する占
有が終わると、前記オア・エクスクルシーブオア
回路８のオア回路で解除すべき共通メモリ領域を
記入したライトデータと、そのとき占有表示デー
タエリアに記入されていたテストアンドセツト語
のビツト対応のオア演算を行つてその結果得られ
たオアデータとテストアンドリセツト語との排他
的論理和をそのエクスクルシーブオア回路で演算
してライトデータによるリセツトが正しいか否か
を判別し、正しい場合に前記テストアンドセツト
語と前記ライトデータの排他的論理和演算結果を
新テストアンドリセツト語として占有表示データ
エリアに記入することを特徴とするテストアンド
セツト及びテストアンドリセツト方式。