JPS625641A - 低温プラズマ窒化方法及びその際に形成される窒化膜の適用 - Google Patents

低温プラズマ窒化方法及びその際に形成される窒化膜の適用

Info

Publication number
JPS625641A
JPS625641A JP8027786A JP8027786A JPS625641A JP S625641 A JPS625641 A JP S625641A JP 8027786 A JP8027786 A JP 8027786A JP 8027786 A JP8027786 A JP 8027786A JP S625641 A JPS625641 A JP S625641A
Authority
JP
Japan
Prior art keywords
nitrogen
film
electrodes
nitride film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8027786A
Other languages
English (en)
Inventor
トーマス キーサー
ブルース アール.カーンズ
クランチ ブイ.アナンド
ウィリアム ジー.ペトロ
マイケル エル.バリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of JPS625641A publication Critical patent/JPS625641A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シリコン表面上に直接に、オキシナイトライ
ド即ち酸窒化物等のシリコン窒化物及びその他の窒素を
含有する組成物からなる薄、膜を形成する方法に関し、
更にその様な膜の適用に関するものである。
シリコン窒化物の薄膜は、集積回路の分野において2つ
の重要な適用がある。この様な薄膜は二酸化シリコン層
よりもより高い誘電率を持っており従ってより高い単位
容量を持っているので、それらを小さな寸法のMO8回
路においてコンデンサ絶縁体として使用することが望ま
しい。それらが呈する増加された単位容量は、より小さ
な面積でコンデンサを製造することを可能とし、従って
、二酸化シリコン膜を使用する同様の複雑性の回路に比
べて、より高密度の回路とすることに貢献する。更に、
窒化シリコン膜は、光照射、アルカリイオン及びその他
の不純物拡散に対して一層大きな耐久性を持っている。
薄い窒化シリコン膜の2番目の適用は、二酸化シリコン
島状部による集積回路の電気的分離に関するものである
。通常、これらの島状部はシリコン基板の選択領域を酸
化させることによって形成される。窒化シリコン膜を使
用して、デバイス乃至は装置を製造すべき基板の区域を
保護する。現在のプラクティスにおいては、基板と付着
した窒化シリコン膜との間に薄い酸化物層を使用して酸
化過程中に応力により誘起される欠陥が発生することを
防止する。この酸化物層が存在するので、垂直方向のみ
ならず横乃至は水平方向へ酸化が進行することを可能と
している。この横方向への酸化エンクローチメント即ち
侵入は、集積回路を製造する為に爾後に使用可能な面積
を減少させ、従ってこの様なものを最小とさせることが
望ましい。
従って、シリコン基板上に直接的に薄い窒化物層を形成
する試みがなされている。
過去において、シリコン基板の表面上に直接的に窒化シ
リコン層を形成する為の幾つかの異なった技術が使用さ
れている。その様な技術の1つはシリコンの熱窒化であ
り、それは略1,000℃以上の温度でアンモニア又は
窒素ガスを使用して行われる。このアプローチの欠点と
しては、それが長時間高温度での処理を必要としており
且つ基板上又は内部に存在することの可能な物質のタイ
プが制限されていることである。それは特にVLSIデ
バイスの製造において使用するのに不向きである。何故
ならば、ドーパントが高温で拡散することの可能性が関
与する小型の形状に問題を提供するからである。更に、
その結果得られる膜はかなりの量の酸素を含有しており
、それは酸化を阻止する実効性を阻害する。
この技術の変形例として、誘導的に結合されたリアクタ
を使用して、プラズマで援助される熱窒化を行うものが
ある。この技術は、例えば、米国特許第4,277.3
20号及び4,298,629号に開示されている。反
応室の周りに配設されたコイルは、電磁界を発生し、そ
れはコーティングされるべきウェハを誘導的に加熱し且
つ反応室内のガスを励起してプラズマを発生する。この
様な反応室は、大量生産レベルで製造することが困難で
あることが判明しており、従って広範には使用されてい
ない。更に、それらは誘導磁界によって発生される比較
的高温(1,000℃近辺)で動作し、従って高電力を
必要とする。
薄い窒化膜を形成する別の技術では、高エネルギイオン
注入を使用する。この技術は、通常、市場性の観点から
は望ましく無い。何故ならば、その処理能力は使用され
る比較的小さなイオンビームによって制限されているか
らである。更に、高m流イオン注入方式は複雑であり且
つ高価である。
低エネルギイオン衝撃は、シリコン上に窒化物膜を形成
する為に使用されている3番目の技術である。この技術
に関連する制限としては、現在入手可能な低エネルギイ
オン*撃源によって発生されるビーム寸法の為に及び得
られる層がイオンガン源を製造する為に使用される物質
で汚染される為に、処理は一度に]、つのウェハに関し
てのみ実施することが可能であるに過ぎないという事実
がある。
窒化シリコン膜を形成する4番目の技術は低圧力化学蒸
着(LPGVD)である。薄膜の厚さ制御は、この方法
では困難であり、従って膜は比較的あつくなり、略30
0人又はそれ以上となる。
その結果、シリコンと直接接触する場合に溝分離に使用
するのには不向きである。何故ならば、溝の角部分で応
力が発生され、それがシリコン基板の隣接領域内に欠陥
を発生するからである。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、比較的低温度、即ち
室温又はその近傍において、シリコン及び同様の物質の
表面を窒化物状の層へ経済的に変換させる新規な技術を
提供することを特徴とする特に、本発明の目的とすると
ころは、窒化シリコン層を形成する新規な方法を提供す
るものであって、その方法は、イオンガン源を必要とせ
ず且つ金属表面上に入射するイオンのエネルギを最小と
し、その際にウェハ表面上への潜在的な汚染物のスパッ
タリング及び爾後の再付着を低く維持するものである。
本発明の別の目的とするところは、形成される窒化層の
厚さを実効的に制御する前述したタイプの新規な方法を
提供することである。
本発明の別の目的とするところは、薄い窒化膜に対する
新規な適用を提供することである。
本発明に拠れば、こわらの目的は、高周波(RF)発生
器に容量的に接続されている電極を内蔵する真空室内で
基板層上で表面反応を実施することによって達成される
。該真空室内の第2電極乃至は真空室自身の金属壁は接
地される。処理されるべきシリコンウェハは、電極の一
方の上に配置されてそれと電気的及び物理的に接触され
、且つ窒素を含有する反応ガスを真空室内に導入する。
次いで、電極間にRF雷電圧印加させてプラズマを発生
させ、そのイオンをシリコン基板内加速させる。RFパ
ワーの印加の結果として発生される窒素イオンは、多数
のウェハの表面へ同時的に指向させることが可能であり
、その際に従来技術を越えて改良された処理能力を与え
ている。更に、成長プロセスそれ自身は制限的であり、
その際に窒化シリコン層の厚さに関して実効的な制御を
与え、50−100人の厚さの範囲内の膜を一貫して形
成することを可能としている。
この様な方法によって形成される薄い窒化膜は、多様な
有用な適用を持っている。その一体性の程度が高く且つ
窒素対酸素比が高いので、デバイス分雅の過程中に酸化
を防止するのに特に好適である。更に、膜の厚さの制御
性は高単位容量を持ったコンデンサを製造することを容
易とする。より高い信頼性の為に及び漏れ電流を減少さ
せる為に、膜がコンデンサ構成体内に組み込まれる場合
には膜は酸素雰囲気中でアニールされ得る。更に、この
様な膜の電気的特性は、不純物拡散及び照射に対して悪
影響を受けないことと結合されて、MOSFE’Tデバ
イス用のゲート絶縁膜として有用に適用することに貢献
する。
シリコン基板の表面上に直接的に薄い窒化膜を形成する
本発明方法は、第1図に図示したタイプの装置において
実施することが可能である。例えば、この装置は典型的
にプラズマエツチングに使用されるタイプの室とするこ
とが可能である。この装置は、基本的に、カソード12
を持っており封止した金属壁の室10を有しており、該
カソード12は、例えば、ガラス絶縁リング14によっ
て室壁の残部から電気的に絶縁されている。酸室の1つ
の壁にはローディング即ち積載ポート16が設けられて
おり、シリコンウェハをカーラド12上に配置させたり
又そこから取り出したりすることを可能としている。タ
ーボモレキュラーポンプ18の如き真空源が酸室と連通
しており、その際に酸室を排気することを可能としてい
る。更に、酸室にはガス導入管20が設けられており、
該管20は圧力調節器24を介して適宜の窒素含有ガス
の供給源22へ接続されている。適宜に応じて。
管2oに接続して適宜の湿気及び酸素除去缶(不図示)
を設け、該室内へ導入されるガスの純度を改良すること
が可能である。
カソード12は直列接続されたコンデンサ28を介して
RF発生器26へ接続されており、室10の金属壁は接
地接続されてアノード即ち陽極を形成している。従って
、カソード及びアノードは一対の離隔したプレート電極
を形成している。発生器26はカソードへRF周波数で
A、C,電流を供給し、直列接続さ九たコンデンサ28
は電極上にD.C.バイアスを維持する。好適には、ア
ノードの面積はカソードの面積よりも著しく大きく、従
って300乃至1,0OOVの比較的高い自己バイアス
がカソードに発生される。
動作に付いて説明すると、シリコンウェハをカソード1
2上に位置させた後、ポンプ18によって低基本圧力へ
排気し、潜在的に汚染する可能性のある残留ガスを最l
]Xとさせる。この基本圧力は、好適には、約10″″
GTorrである。窒化を行う為に、供給源22からの
ガス管20を介して排気した室内へ連続的に導入させ、
室内の圧力を約1O−2Torrに維持する。このガス
は、例えば、純粋な窒素、アンモニア、又は窒素−水素
混合物とすることが可能である。
室内のガスは、RF発生器26からのパワー即ち電力を
カソードへ印加させることによって活性化される。この
パワーは約25乃至約500Wの範囲内とすることが可
能であり、10 K Hz乃至300 M Hzの範囲
の周波数を持っている。RF定電力結果として、ガスの
付勢されたイオンからなるプラズマが発生される。これ
らのイオンはカソードと電気的及び物理的に接触してい
るシリコン基板内に加速されて、窒化シリコン層を形成
する。
シリコンウェハの加熱を最小とすると共に加熱に基づく
カソードの亀裂の発生を防止する為に、カソードは、水
分配システム30の如き適宜の装置によって冷却するこ
とが可能である。酸素含有物質が電極を支持しているガ
ラス絶縁リング14をスパッタすることを禁止する為に
、ダークスペースシールド32を電極の周りに設けるこ
とが可能である。このシールドは、アルミニウム又はス
テンレススチール等の適宜の導電性物質から形成するこ
とが可能であり、接地させることが可能である。
第1図に図示した如き容量的に結合されたRFシステム
乃至装置は、カソード12上に支持さ九ているウェハの
表面へ充分なエネルギ及びフラックスを持った窒素含有
イオンを形成することが可能である。表面反応を誘起さ
せる為に熱エネルギを使用する従来のシステムと対照的
に、本発明の装置は、電気的に励起した窒素含有イオン
を使用しており且つ該イオンをシリコン表面内に加速さ
せて化学反応を助長させている。イオンは比較的大きな
面積へ指向させることが可能であるので、多数のウェハ
を同時的に処理することが可能であり、従って本発明方
法をシリコンの表面を窒化物状態の層へ変換させる経済
的なものとさせている。
更に、このプロセスは比較的低温度、例えば200℃以
下(好適には、室温)、で実施され、イオンガン供給源
を必要としない。
更に、本プロセスは形成さ九る膜の厚さに本質的な制御
を与えており、200人未満、好適には約50−100
人、の厚さの比較的薄い膜を一貫性をもって形成するこ
とを可能としている。特に。
本プロセスは自己制限的であり、窒化膜の正味の成長速
度は成る与えられた電力密度に対して膜の厚さに対して
逆の関係にある。膜の成長速度がイオンがその表面から
スパッタオフする一定の速度と等しくなる場合の厚さに
膜がなると、本プロセスは定常状態に到達し、それより
も更に正味の成長が発生することはない。例えば、ウェ
ハの電力密度0 、4 W/ c m”の場合、処理時
間を2分から45分に増加しても膜の厚さは5%増加す
るに過ぎない。電力密度を調節することによって、異な
った所望の厚さの膜を得ることが可能である。
第1図に図示した室は電気的に非対称であり、即ちカソ
ード面積に対するアノード面積の比は好適には少なくと
も2:1である。然し乍ら、同様な結果を、第2図に図
示した如きより一層対称的な2電極システムで得ること
も可能である。このシステムにおいて、アノード34と
カソード12は略寸法が等しく且つ室の反対側の壁土に
設けられている。更に、室は金属で形成する必要は無く
、適宜の絶縁物質から構成することが可能である。
この構成の場合、より高い圧力及び異なったRF周波数
を使用して2つの電極間に比較的高いり。
C,バイアス電圧を提供することが可能である。
上述した本プロセスによって与えれる制御及び結果とし
て得られる膜の品質は、それを種々の適用において使用
することを容易とする。印加される電力の密度(即ち、
ウェハの単位面積(0m2)当りのワット数)の適宜の
選択を介して、膜の原子窒素対窒素及び酸素比([N]
 / [N十〇] )を所望の適用に対して調節するこ
とが可能である。
例えば、フィールド酸化の過程中にウェハの選択した区
域の酸化を防止する為に窒化膜を使用する場合、[N]
 / [N+O]は好適には少なくとも90%とすべき
である。アノード:カソード比を約20とし13.56
MHzのRF発生器でパワーを印加してプラズマをN2
から形成する場合、[N] / [N+Oコ比は、5分
に対して、約82%(電力密度= 0 、4 W/ c
 m”)から約98%(電力密度= 3 、2 W/ 
c m2)の範囲で変化させることが可能である。NH
,を使用してプラズマを形成する場合、電力密度設定及
び時間の夫々が同じ場合、[N] / [N+○]比は
約76%から約96%の範囲である。
第3a図乃至第3b図を参照すると、本窒化膜の1つの
適用例が図示されている。上述した方法によってシリコ
ン基板38上に窒化膜36を付着させた後に、その膜の
一部をエツチング除去してフィールド領域を画定する。
残存する膜の部分が活性区域を画定し、そこにデバイス
乃至は装置を形成する。フィールド領域40は第3b図
に示した如く酸化されて分離を提供する。窒化膜36は
、下側の基板を酸化から保護する。膜36の[N]/[
N十○]比が少なくとも90%であると、酸膜は4,5
00人の酸化を越えて耐性があることが判明した。
窒化物層の形成に続いて、所望によりそれをアニールす
ることが可能である。この様なアニーリングは、ウェハ
を900及び1,100℃の間の温度へ加熱させること
によって実施することが可能である。膜の酸化を防止す
る為に、アニーリングが実施される室を、窒素、水素、
又は別の不活性ガス等の酸素を含有しないガスで充填さ
せることが可能である。別法として、酸室を排気して同
じ効果を得ることが可能である。
更に、本プロセスは平坦な表面上に薄い窒化膜を形成す
る場合に限定されるものではない。この点において特に
興味のあることは、トレンチ即ち溝内にこの膜を形成す
ることである。シリコン基板内の溝構造の側壁及び底壁
に沿って高品質の薄い膜を形成することが可能であるこ
とが分かった。
従って、窒化膜を、デバイス絶縁分離用の溝を充填する
絶縁物質の一体的な一部として使用することが可能であ
る。
第4図を参照すると、シリコンウェハの表面内に溝42
が刻設されて、活性区域間の境界を画定している。所望
により、この溝は活性区域を完全に取り囲むことが可能
である。この溝の側壁及び底壁は窒化物の薄い層44で
ライニングされている。好適には、この層は50乃至7
0人の厚さに過ぎない。該膜の残部は、二酸化シリコン
又はドープしていないポリシリコン等の適宜の物質46
で充填されている。溝の壁土の窒化物ライニング44は
、シリコン基板内への物質の拡散に対する適宜の障壁と
して機能する。
上述したプロセスに基づいて形成された膜の絶縁許容性
が比較的高いことからの利点もある。特に、窒化シリコ
ンは二酸化シリコンよりも一層高い誘電率を持っている
。更に、膜の厚さが減少す・ると、その容量は増加し、
従って本発明でj伜ることの可能な比較的薄い膜は高い
単位容量を提供する。本発明プロセスに基づいて形成さ
れた窒化膜の容量的適用を更に増加させる為に:酸化雰
囲気中において酸膜をアニールしてその漏れ電流を減少
させることが可能である。
例えば、ダイナミックランダムアクセスメモリ(DRA
M)に使用する場合、集積化したコンデンサは、ノイズ
から悪影響を受けない様な充分に大きな電荷パケットを
格納することが可能であることとする為に、例えば少な
くとも5fP/平方ミクロンの高い単位容量を有するべ
きである。更に、このコンデンサは、充分な期間のリフ
レッシュサイクル時間を許容する為に、例えば2.5V
において10−’A/cm2を越えることのない、低い
漏れ電流を呈するものとすべきである。以下の表は、本
発明に基づいて形成されたコンデンサの特性が酸素雰囲
気中においてアニールさせることによって如何に改良さ
れるかを示している。表に与えた例は、上述したプロセ
スに基づいて、アノード:カソード比を約20とし、5
分間電力密度0−4 W/ c m2で13.56MH
zのRF発生器によって電力を与えて、N2から形成さ
れたプラズマに露呈されたシリコンウェハ上に形成され
る窒化膜に関してのものである。酸素アニールは1,0
00℃で実施される。
アニール時間   容量   2.5vでの漏れ電流(
分)     (fF/ it m” )      
(A/am2)0>1O−s 30      8.8      6 X 10″″
l′90          7.7    、   
 1.2  X  10−7尚、傘印は漏れ電流が高い
為に精密測定が不可能であることを示している。
理解される如く、アニールされると、膜の単位容量は多
少減少するが、それは膜が酸化される時にその厚さが増
加することと酸素を含有していることに起因するものと
思われる。然し乍ら、90分のアニールの場合において
も、単位容量はDRAM適用に関して前に注記した最小
値を遥かに越えたままであり、一方漏れ電流はアニール
されなかった場合の膜よりも2桁も減少されている。
例えば、10乃至15分の間900℃の蒸気を使用する
ことによってアニール温度及び時間を短縮させることが
可能である。別の形態として、迅速熱アニール(RTA
)を使用することが可能であり、その場合、例えば数十
秒の非常に短い時間の間に高温度をウェハへ付与するこ
とが可能である。これらの別法アニーリングプロセスに
よっても、前述したものと等価か又はより良い結果を得
ることが可能であると考えられる。
本発明プロセスでは溝内に高品質の窒化膜を形成するこ
とが可能であるので、溝コンデンサ構成体を製造するこ
とが可能となる。この様な構成体を第5図に図示しであ
る。このコンデンサは、基本的に、シリコン又はポリシ
リコンの適宜にドープした層50内に形成した溝内及び
上表面に沿って形成した薄い窒化膜48を有している。
層5゜は本コンデンサの一方の電極として機能し、他方
の電極52は窒化層48上に金属又はドープしたポリシ
リコンを付着させることによって形成される。溝が幅W
及び深さDを持っていると、その容量は、同じ量の表面
積を占有して層50の上部に形成されるコンデンサのも
のよりも、(1+4D/W)だけ大きい。
本発明プロセスに基づいて形成される窒化膜の別の特に
有用な適用は、MOSFETデバイス用のゲート前轍膜
としてである。過去において、ゲート領域に薄い酸化膜
を使用しゲート導体にドープしたポリシリコンを使用し
てMOSFETを製造する試みにおいて幾つかの制限に
遭遇した。これらの制限の1つは、ポリシリコンをドー
プする為に使用される不純物に関してであった。エンハ
ンスメント型MOSFETを製造する為のポリシリコン
履用のドーパントとしてボロンが好適である。然し乍ら
、ボロンの拡散係数は、ポリシリコン付着の過程中に水
素の存在により向上される。
従って、それは酸化物層を突き抜ける傾向となり、下側
のチャンネル領域をドープする傾向となる。
リンをドーパントとして使用することも可能であるが、
それはデプリション型のnチャンネル間O3FETを形
成するという事実が難点である。
然し乍ら、ゲート絶縁膜として窒化膜を使用することに
よって、チャンネル領域内にボロンが拡散するという傾
向は抑えられる。更に、窒化膜の境界状態密度は二酸化
シリコン層のものよりも一層高いけれども、デバイスの
スレッシュホールド電圧への窒化物の寄与は、その厚さ
が薄く且つ誘電率が高いので、非常に小さい、従って、
上述した特徴の結合を使用して、信頼性及び一体性の高
いエンハンスメント型MO8FETを製造することが可
能である。
この様なデバイスを第6図に示しである。本デバイスは
、一方の導電型、例えばN型ヘドープされたシリコンの
チャンネル領域54を有している。
反対導電型のソース及びドレイン領域56がチャンネル
領域の面側に位置されている。窒化シリコン58の薄い
膜がチャンネル領域上に成長されてゲート絶縁膜を与え
ている。二酸化シリコン層60は基板の表面の残存部分
を被覆しており、適宜のコンタクト孔62がソース及び
ドレイン電極に対して設けられている。二酸化シリコン
の薄い層64を窒化膜上に配設させることも可能である
事実、窒化層58及び二酸化シリコン層64の間のイン
ターフェース即ち境界は良好に画定されないかも知れず
、5乃至20人の距離に渡って主に窒化物から主に酸化
物へと変化する混合物を有している。ボロンでドープさ
れたポリシリコン層66が薄いゲート絶縁膜58及び6
4上に付着されており、ゲート電極を形成゛している。
要するに、本発明プロセスに従って形成される窒化膜は
少なくとも2つの顕著な適用領域、即ち分離用及び酸化
過程中の障壁として、及びコンデンサ及びMOSFET
等の電気デバイスの要素としての適用を持っている。前
者の適用領域においては、膜が高純度であること、即ち
[N] / [N+○コが高いことが望ましい。従って
、本プロセスは比較的高い電力密度レベル、例えば1.
6乃至3 、2 W/ c m2、及び比較的低い圧力
で実施すべきである。電気的適用の場合には、膜は好適
には酸素中でアニールされ、その純度は電気的特性にお
ける程重要な要因ではない。従って、本プロセスを、例
えば0.4乃至2.0W/cm2の範囲の低い電力密度
で実施することが可能である。
更にこの点に関して、発生源としてN2を使用して形成
した膜はゲート絶縁膜として使用するのに最も適してい
ると思われ、又NH3を使用して形成された膜は、それ
が与えられた漏れ電流に対して高い単位容量を示すので
、コンデンサに使用するのに好適である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第1図は本発明プロセスを実施する為に使用することの
可能なタイプの室を示した概略図、第2図は酸室の別の
構成を示した概略図、第3a図及び第3b図はLOGO
8分離プロセスのステップにおけるシリコンウェハの各
断面図、第4図は溝分離構成体の断面図、第5図は溝コ
ンデンサ構成体の断面図、第6図はゲート絶縁膜内に薄
い窒化膜を組み込んだMO8FETデバイスの断面図、
である。 (符号の説明) 10:室 12:カソード 14ニガラス絶縁リング 20:ガス導入管 26:高周波(RF)発生器 28:コンデンサ 特許出願人   フェアチャイルド セミコンダクタ 
コーポレーション fi1ii’+iの7’11;!I(内容に変更なし)
FIG、1 + FIG、2 □□□つ ブ36 □4 FIG、3a FIG、6

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板上に窒化シリコン又はその他の窒素含
    有組成物の薄膜を形成する方法において、該シリコン基
    板を一対の電極の一方と接触して配置し、前記電極及び
    該基板が位置されている室内を排気し、該室内に窒素を
    含有する反応ガスを導入し、前記電極間に約10kHz
    以上の周波数を持ったA.C.電圧を印加させその際に
    該反応ガスをイオン化させると共に活性化させ且つその
    イオンを該基板へ加速させる、上記各ステップを有する
    ことを特徴とする方法。 2、特許請求の範囲第1項において、前記反応ガスは、
    純粋窒素、アンモニア、窒素−水素混合物の1つを有す
    ることを特徴とする方法。 3、特許請求の範囲第1項において、前記A.C.電圧
    は前記一方の電極へ容量的に接続されており、その際に
    それへD.C.バイアスを与えることを特徴とする方法
    。 4、特許請求の範囲第1項において、前記一方の電極を
    冷却して前記基板の加熱を禁止するステップを有するこ
    とを特徴とする方法。 5、特許請求の範囲第4項において、前記基板の温度が
    200℃未満であることを特徴とする方法。 6、特許請求の範囲第1項において、前記基板上に形成
    した窒化物の薄膜をアニールするステップを有すること
    を特徴とする方法。 7、特許請求の範囲第6項において、前記アニールステ
    ップは非酸化性ガスの存在下において実施されることを
    特徴とする方法。 8、特許請求の範囲第1項において、前記一方の電極は
    前記室内に前記シリコン基板を支持するプレートを有す
    ることを特徴とする方法。 9、特許請求の範囲第8項において、前記電極は互いに
    離隔されており且つ前記基板はそれらの間に配設されて
    いることを特徴とする方法。 10、特許請求の範囲第1項において、前記一対の電極
    の他方の電極の面積は前記一方の電極の面積の少なくと
    も2倍の大きさであることを特徴とする方法。 11、集積回路内の活性領域を互いに分離させる方法に
    おいて、一対の離隔したプレート電極間に窒素を含有す
    るガスを導入させると共に該電極に高周波(RF)信号
    を印加することによってプラズマを発生し、前記電極の
    一方と接触させてシリコンウェハを位置させてその際に
    ウェハの表面上に窒化膜を形成させ、該ウェハ内に活性
    デバイスを形成すべき区域に該膜の残存部分が対応する
    様に前記膜の選択部分を除去し、該窒化膜の残存部分に
    よって被覆されていないウェハの前記表面上の区域を酸
    化させる、上記各ステップを有することを特徴とする方
    法。 12、特許請求の範囲第11項において、前記高周波信
    号はウェハの約1.6乃至約3.2W/cm^2の範囲
    内の電力密度を持っていることを特徴とする方法。 13、特許請求の範囲第11項において、前記窒化膜は
    200Åを越えることのない厚さを持っていることを特
    徴とする方法。 14、特許請求の範囲第13項において、前記膜は約5
    0乃至約100Åの範囲内の厚さを持っていることを特
    徴とする方法。 15、特許請求の範囲第11項において、前記膜内の窒
    素の窒素及び酸素に対する比は少なくとも90%である
    ことを特徴とする方法。 16、特許請求の範囲第11項において、前記電極へD
    .C.バイアスを与えるステップを有することを特徴と
    する方法。 17、特許請求の範囲第11項において、前記プラズマ
    の圧力はやく10^−^2Torrであることを特徴と
    する方法。 18、特許請求の範囲第11項において、該ウェハの前
    記表面はその中に溝を有しており、且つ前記窒化膜が前
    記選択除去ステップの後に該溝内に残存することを特徴
    とする方法。 19、集積回路内の活性領域を互いに絶縁的に分離する
    方法において、シリコン基板の表面内に溝を形成して活
    性デバイスを位置させるべき少なくとも1つの区域の境
    界を画定し、ウェハを一対の離隔したプート電極の一方
    と接触して位置させ、前記電極間に窒素を含有するガス
    を導入し、前記電極へ高周波信号を印加してその際に窒
    素プラズマを生成し且つ該ウェハの前記表面上で前記溝
    の壁に沿って窒化膜を形成させ、前記溝の残部を絶縁性
    物質で充填する、上記各ステップを有することを特徴と
    する方法。 20、特許請求の範囲第19項において、前記膜は約5
    0乃至約70Åの厚さを持っていることを特徴とする方
    法。 21、特許請求の範囲第19項において、前記高周波信
    号はウェハ上に約1.6乃至約3.2W/cm^2の範
    囲内の電力密度を持っていることを特徴とする方法。 22、特許請求の範囲第19項において、前記膜内の窒
    素の窒素及び酸素に対する比は少なくとも90%である
    。 23、集積回路内の電気デバイスの部品を形成する絶縁
    膜を形成する方法において、一対の離隔したプレート電
    極間に窒素を含有するガスを導入し且つ高周波信号を該
    電極へ印加することによってプラズマを発生し、前記電
    極の一方とシリコンウェハを接触して配置させてその際
    に前記ウェハ上に窒化膜を形成させ、前記ウェハ及び前
    記膜を酸化性雰囲気中においてアニールする、上記各ス
    テップを有することを特徴とする方法。 24、特許請求の範囲第23項において、前記高周波信
    号がウェハの約0.4乃至約2.0W/cm^2の電力
    密度を持っていることを特徴とする方法。 25、特許請求の範囲第23項において、該シリコンと
    反対の前記窒化膜の表面上にでんきゃくを付着させその
    際にコンデンサを形成するステップを有することを特徴
    とする方法。 26、特許請求の範囲第25項において、前記窒素を含
    有するガスはアンモニアであることを特徴とする方法。 27、特許請求の範囲第23項において、前記窒化膜は
    MOSFET用のゲート絶縁膜を有しており、更にMO
    SFETのゲート電極を形成する為に前記膜上にドープ
    したポリシリコンを付着させるステップを有しているこ
    とを特徴とする方法。 28、特許請求の範囲第27項において、前記ポリシリ
    コンはボロンでドープされていることを特徴とする方法
    。 29、特許請求の範囲第27項において、前記ガスは窒
    素であることを特徴とする方法。 30、導電性チャンネル領域を形成する為にドープされ
    ているシリコン層、前記チャンネル領域の両側に位置さ
    れたソース領域及びドレイン領域、前記チャンネル領域
    上で前記シリコン層上に配設した薄い窒化膜、本装置の
    ゲート電極を形成する為に前記窒化膜上いに配設されて
    おりボロンでドープされているポリシリコン層、を有す
    ることを特徴とするMOSFET装置。 31、特許請求の範囲第30項において、前記窒化膜と
    前記ポリシリコンゲート電極との間に薄い酸化物の層を
    有することを特徴とする装置。 32、特許請求の範囲第6項において、前記アニールが
    酸素の存在下で行われることを特徴とする方法。
JP8027786A 1985-04-09 1986-04-09 低温プラズマ窒化方法及びその際に形成される窒化膜の適用 Pending JPS625641A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US72142285A 1985-04-09 1985-04-09
US801955 1985-11-26
US721422 1996-09-26

Publications (1)

Publication Number Publication Date
JPS625641A true JPS625641A (ja) 1987-01-12

Family

ID=24897929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8027786A Pending JPS625641A (ja) 1985-04-09 1986-04-09 低温プラズマ窒化方法及びその際に形成される窒化膜の適用

Country Status (1)

Country Link
JP (1) JPS625641A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134937A (en) * 1979-04-09 1980-10-21 Hitachi Ltd Preparation of semiconductor device
JPS5658239A (en) * 1979-10-01 1981-05-21 Rockwell International Corp Method of forming semiconductor on main surface of silicon semiconductor body
JPS5684462A (en) * 1979-12-10 1981-07-09 Shunpei Yamazaki Plasma nitriding method
JPS57202744A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS58169976A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
JPS58210626A (ja) * 1982-06-01 1983-12-07 Mitsubishi Electric Corp 窒化シリコン膜形成装置
JPS5934639A (ja) * 1982-08-21 1984-02-25 Mitsubishi Electric Corp 窒化シリコン膜形成装置
JPS59117264A (ja) * 1982-12-24 1984-07-06 Toshiba Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55134937A (en) * 1979-04-09 1980-10-21 Hitachi Ltd Preparation of semiconductor device
JPS5658239A (en) * 1979-10-01 1981-05-21 Rockwell International Corp Method of forming semiconductor on main surface of silicon semiconductor body
JPS5684462A (en) * 1979-12-10 1981-07-09 Shunpei Yamazaki Plasma nitriding method
JPS57202744A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS58169976A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
JPS58210626A (ja) * 1982-06-01 1983-12-07 Mitsubishi Electric Corp 窒化シリコン膜形成装置
JPS5934639A (ja) * 1982-08-21 1984-02-25 Mitsubishi Electric Corp 窒化シリコン膜形成装置
JPS59117264A (ja) * 1982-12-24 1984-07-06 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
US4762728A (en) Low temperature plasma nitridation process and applications of nitride films formed thereby
US4298629A (en) Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation
JP2596214B2 (ja) 高純度薄膜の形成方法
US5330935A (en) Low temperature plasma oxidation process
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US6548405B2 (en) Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
US20040043570A1 (en) Semiconductor device and process for producing the same
KR100320796B1 (ko) 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
TWI261879B (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US6090675A (en) Formation of dielectric layer employing high ozone:tetraethyl-ortho-silicate ratios during chemical vapor deposition
US6147011A (en) Methods of forming dielectric layers and methods of forming capacitors
JPS625641A (ja) 低温プラズマ窒化方法及びその際に形成される窒化膜の適用
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
US20020058424A1 (en) Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
CA1292966C (en) Low temperature plasma nitridation process and applications of nitride films formed thereby
KR100829335B1 (ko) 반도체 장치의 제조 방법
JP3119988B2 (ja) 半導体装置の作製方法
JPH04199828A (ja) 酸化物高誘電率薄膜の製造方法
KR0151619B1 (ko) 반도체 집적회로 유전체막 형성방법
KR100600292B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP3340429B2 (ja) 半導体装置
JP3340406B2 (ja) 半導体装置の作製方法
KR100328453B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100257157B1 (ko) 반도체 소자의 제조방법