JPS6252935A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS6252935A
JPS6252935A JP19292485A JP19292485A JPS6252935A JP S6252935 A JPS6252935 A JP S6252935A JP 19292485 A JP19292485 A JP 19292485A JP 19292485 A JP19292485 A JP 19292485A JP S6252935 A JPS6252935 A JP S6252935A
Authority
JP
Japan
Prior art keywords
layer
insulating film
melting point
aperture
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19292485A
Other languages
English (en)
Inventor
Takashi Tawara
傑 田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP19292485A priority Critical patent/JPS6252935A/ja
Publication of JPS6252935A publication Critical patent/JPS6252935A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、絶縁膜に微細な寸法のパターンを形成する
ためのエツチング方法に゛関し、特にLSI等の半導体
装置の製造にあたり微細な寸法のコンタクトパターン、
エツチングパターン、不純物透過パターン等を得るのに
好適なものである。
〔発明の概要〕
この発明は、絶縁膜上に例えばポリシリコン層を形成し
た後、このポリシリコン層に開ロ部ヲ設けてから開口部
側壁を含めてポリシリコン層にのみ選択的にタングステ
ン等の高融点金属層を被着し、この金属層をマスクとす
る異方性ドライエツチングにより絶縁膜ン選択的にエッ
チするようにしたものである。この発明によれば、絶縁
膜に微細なパターン乞簡単に形成することができ、その
寸法制御性も良好であるう 〔従来の技術〕 従来、絶縁膜に微細な寸法の開ロバターンχ形成する方
法としては、絶縁膜上に開口部を有するポリシリコン属
音配置した後、開ロ部内ン含めてポリシリコン層上に白
金等のシリサイド形成金属ン被着して熱処理することに
よりポリシリコン層tシリサイド層に変換し、未反応の
金属を除去した後シリサイド層馨マスクとして絶縁膜を
選択的にエッチするようにしたものが知られている(例
えば、特開昭59−202638号公報参照)。この方
法は、電子線、X線等による特別のリソグラフィ技術ケ
用いることなく、通常のホトリソグラフィ技術により1
μm以下の微細な開ロバターン馨絶縁膜に形成できるも
のである。
〔発明が解決しようとする問題点〕
上記した従来技術によると、金属シリサイドの体積増加
?利用して開口部の寸法を減少させているので、寸法制
御性が良好でないうまた、シリサイド化のための熱処理
工程が不可欠であって、工程的に複雑である。
〔問題点を解決するための手段〕
この発明の目的は、工程の簡略化7図ると共に、寸法側
(2)性ン向上嘔せることにある。
この発明によるエツチング方法は、絶縁膜上に開口部を
有する多結晶半導体層を配置した後、開口部の側壁χ含
めて多結晶半導体層にのみ選択的に高融点金属層ン被着
し、この金属層をマスクとする異方性ドライエツチング
により絶縁膜乞選択的にエッチするようにしたものであ
る。
〔作用〕
この発明の方法によれば、多結晶半導体層の開口部の寸
法を高融点金属層の被着浮式に応じて減少させて絶縁膜
ン選択エッチするようにしているので、絶縁膜に形成さ
れる開ロバターンの寸法は、高融点金属層の被着厚をを
制御することにより任意に設定することができる。
また、高融点金属の選択被着技術〉利用しているので、
被着金属の一部ケ除去する工程が不要である。このこと
は、シリサイド化処理が不要なことと相俟って工程の簡
略化のために有益である。
〔実施例〕
第1図乃至第4図は、この発明の一実施例によるエツチ
ング方法を示すもので、各々の図番に対応する工程(1
1〜(4)を順次に説明する。
(1)シリコン等からなる半導体基板100表面に絶縁
膜12及びポリシリコン層14ヲ順次に積層状に形成す
る。絶縁膜12としては、熱酸化伝又はCVD(ケミカ
ル・イーパー・デポジション)法により形成したシリコ
ンオキティ11用いることができ、この他にもシリコン
ナイトライド膜、アルミナ膜、酸化タンタル膜等乞適官
用いることができる。
次に、ポリシリコン層14上にホトレジストを塗布し、
これに所望の開ロバターン乞露光によ妙転写して現像す
ることにより開口部16 A 4有するホトレジスト膜
16’4形成するつ (2)次に、ホトレジスト層16χマスクとする異方性
ドライエツチングによりポリシリコン層14ヲ選択的に
エッチして開口部16Aに対応する開口部14Agポリ
シリコン層14に形成する。
(3)次に、タングステン、モリブデン等の選択CVD
技術を用いてポリシリコン層14上にのみ選択的に高融
点金属層18馨被着する。このとき、高融点金属層18
は、開口部14Aの側壁にも被着され、開口部14Aの
寸法を減少嘔せるつすなわち、第2図における開口部寸
法y<wl  とし、高融点金属層18の被着厚さχt
とすれば(ただし、Wl)2t)、第3図における開口
部寸法W2は、w2=w1−ztとなり、被着厚さtに
応じて0 <W2 <Wtの範囲で適宜制御できろう (4)次に、高融点金[/i!18’&マスクとする異
方性ドライエツチングにより絶縁膜12Y遺択的にエッ
チして開口部14 A K対応する開口部12A4絶R
膜12に形成する。例えば、上記した開口部寸法W1g
1μm程度に定めておけば、開口部12Aとしてはサブ
ミクロンの寸法を有するものを容易に形成することがで
きる。
この後は、一応用例として第5図に示すように高融点金
属層18及び絶縁膜12にマスクとして適当々導電型決
定不純物を拡散又はイオン注入により基板表面に選択的
にドープして不純物ドープ層加を形成することができる
。また、電極金属ン蒸着するなどして不純物ドープ層加
のための電極層ン開ロ部12A内に形成することができ
、ポリシリコン層14及び高融点金属層18は該電極層
に接続された配線層として利用することもできるう第4
図の工程に続く他の応用例としては、第6図に示すよう
に高融点金属層18及び絶縁膜12′Jj!::マスク
とする異方性ドライエツチングにより基板表面を選択的
にエッチして微細な幅の溝22を形成することができる
。この溝には、シリコンオキサイr等の絶縁体を埋設し
てアイソレーション(素子間分離)領域としたり、絶縁
膜?介してポリシリコン等用埋設してキャパシタを構成
したりするのに好都合なものであるつ 〔発明の効果〕 以上のように、この発明によれば、電子線、X靴等によ
る特別のリングラフィ技術を用いることなく、通常のホ
トリングラフィ技術により1μm以下の微細な開ロバタ
ーンを絶縁膜に形成することができる。
また、開ロバターンの寸法は、高融点金属の被着写場に
応じて制御でき、従来法のようにシリサイド化による体
積増加等を考慮する必要がないので、高い寸法制御性が
得られる。
さらに、高融点金属の選択CVD技術技術用利用と共に
シリサイド化処理ン不要としたので、工程が大幅に簡単
になり、製造歩留の向上並びにコスト低減を図ることが
できる。
【図面の簡単な説明】
第1図乃至第4図は、この発明の一実施例によるエツチ
ング方法?示す基板断面図、 第5図は、第4図の工程に続く不純物ドーピング工程を
示す基板断面図、 第6図は、第4図の工程に続く基板エッチング工程馨示
す基板断面図である。 10・・・半導体基板、12・・・絶縁膜、14・・・
ポリシリコン層、16・・・ホトレジスト層、18・・
・高融点金属層。

Claims (1)

  1. 【特許請求の範囲】 (a)絶縁膜上に開口部を有する多結晶半導体層を配置
    する工程と、 (b)前記開口部の側壁を含めて前記多結晶半導体層に
    のみ選択的に高融点金属層を被着する工程と、(c)前
    記高融点金属層をマスクとする異方性ドライエッチング
    により前記絶縁膜を選択的にエッチする工程と を含むエッチング方法。
JP19292485A 1985-08-31 1985-08-31 エツチング方法 Pending JPS6252935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19292485A JPS6252935A (ja) 1985-08-31 1985-08-31 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19292485A JPS6252935A (ja) 1985-08-31 1985-08-31 エツチング方法

Publications (1)

Publication Number Publication Date
JPS6252935A true JPS6252935A (ja) 1987-03-07

Family

ID=16299247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19292485A Pending JPS6252935A (ja) 1985-08-31 1985-08-31 エツチング方法

Country Status (1)

Country Link
JP (1) JPS6252935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015110830A (ja) * 2013-11-05 2015-06-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015110830A (ja) * 2013-11-05 2015-06-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体

Similar Documents

Publication Publication Date Title
JPS58176975A (ja) 集積mos電界効果トランジスタ回路の製造方法
JPS6252935A (ja) エツチング方法
JPH11220122A (ja) 半導体装置の製造方法
JPH11204784A (ja) 半導体装置の製造方法
JP2927257B2 (ja) 半導体装置の製造方法
JPH07263297A (ja) 半導体装置の製造方法
JPH06224161A (ja) 半導体装置の製造方法
KR0147775B1 (ko) 트랜지스터의 게이트 전극 형성 방법
JPH0327521A (ja) Mos型トランジスタの製造方法
JPH0370144A (ja) 半導体装置の製造方法
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JPH0290538A (ja) 半導体装置の製造方法
JPS60178667A (ja) 半導体装置の製造方法
JPH0529624A (ja) 薄膜トランジスタ及びその製造方法
JPS6148262B2 (ja)
JPH02257668A (ja) 半導体装置の製造方法
JPH08236475A (ja) コンタクト窓の形成方法
JPH09293722A (ja) 半導体装置の製造方法
JPS63253650A (ja) 半導体装置の製造方法
JPS59210659A (ja) Mos半導体装置の製造法
JPS6161546B2 (ja)
JPH04106929A (ja) 半導体装置の製造方法
JPH0562994A (ja) 半導体素子の製造方法
JPH11297997A (ja) 半導体装置及びその製造方法
JPH0377378A (ja) 半導体装置