JPS6249637A - Ｉｃパツケ−ジの実装部品構造 - Google Patents

Ｉｃパツケ−ジの実装部品構造

Info

Publication number
JPS6249637A
JPS6249637A JP60190104A JP19010485A JPS6249637A JP S6249637 A JPS6249637 A JP S6249637A JP 60190104 A JP60190104 A JP 60190104A JP 19010485 A JP19010485 A JP 19010485A JP S6249637 A JPS6249637 A JP S6249637A
Authority
JP
Japan
Prior art keywords
chip
package
capacitor
conductor pattern
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60190104A
Other languages
English (en)
Inventor
Tadashi Okiyama
沖山　正
Akira Miyauchi
彰 宮内
Hiroshi Nishimoto
央 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60190104A priority Critical patent/JPS6249637A/ja
Publication of JPS6249637A publication Critical patent/JPS6249637A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔イ既要〕 チップ形部品のＩＣチップ例の側面を上向きの傾斜面と
し、ＩＣチップの電極とパッケージの導体パターンとを
接続するワイヤボンデング時のツールの逃げ空間を設け
ることにより、ＩＣチップに近接してチップ形部品の実
装可能とし、Ｉｃパッケージの小形化を推進する。
〔産業上の利用分野〕
本発明は、ＩＣパッケージの実装部品構造に関する。
ＩＣパッケージの高速化の要求に伴い、パッケージ内に
、ＩＣチップがその機能を果たすために必要なチップ形
部品、例えばバイパスコンデンサ用のチップ形コンデン
サを配設実装して、リードインダクタンスを小さくして
いる。
この際、・パッケージを小形にすることが要求されてい
る。
〔従来の技術〕
第２図は従来のＩＣパッケージの斜視図、第３図は第°
２図に示すものの側断面図であって、セラミックよりな
るパンケージ１には、縁枠内の平面部にＩＣチップ２が
グイボンデングされている。
角柱形のチップ形コンデンサ３は、一方の電極バッド３
ａがＩＣチップに接続する４体パターン５上に、他方の
電極バッド３ｂが、パッケージ１の側壁に設けた導体膜
７に接続する導体パターン上に実装されている。
なお、パッケージ１の底面には、それぞれの導体膜７に
接続した電極バッド８を設け、ＩＣパンケージを装置基
板上に搭載するようにように構成しである。また、【Ｃ
チップ２．チップ形コンデンサ３を実装後、パッケージ
１の縁枠の上部にカバー４を封止して、ＩＣチップ２．
チップ形コンデンサ３等を保護している。
ＩＣチップ２の電極とパッケージの導体パターン５とを
ワイヤボンデング接続するワイヤ６は、金、アルミ・ニ
ューム等の細線よりなるワイヤである。
ワイヤ６は、ＩＣチップ２及びチッ′プ形コンデンサ３
をグイボンデング後に、一方の端末がＩＣチップ２の電
極に、他方の端末が導体パターン５に熱圧着されている
。
この熱圧着作業は、ツールの先端部の一方の側面に、斜
め上方よりワイヤを引込むノズル部分が突出して形成さ
れたワイヤボンデングツールを用いて、ボンデング自動
機を使用して、連続自動接続するのが一般でである。
〔発明が解決しようとする問題点〕
上記ＩＣパッケージは、ＩＣチップ２とチップ形コンデ
ンサ３のグイボンデングは、同工程で同時に実施するこ
とができ、単独にグイボンデングするより遥かに能率的
であるので、ワイヤ６をワイヤボンデングするときには
、チップ形コンデンサ３が既にグイボンデングされてい
る。
一方前述のように、ワイヤボンデングツールの形状は圧
着点に対して非対称で、ワイヤを引込むノズル方向に長
い。よって、グイボンデングする際に、ＩＣチップ２と
チップ形コンデンサ３との間隔を大きくして、ワイヤボ
ンデング作業に支障がないようにしている。
このために、従来のＩＣパッケージは小形化が阻害され
るという問題点と、ＩＣチップとチップ形コンデンサと
を接続する導体パターン５が長くなり、高速化の推進が
阻害される恐れがあった。
〔間゛硬点を解決するための手段〕
上記従来の問題点を解決するため本発明は、第１図のよ
うに、（Ｃチップ２とチップ形コンデンサ１３とを内装
して並設するＩＣパッケージにおいて、 チップ形コンデンサ１３の少なくともＩＣチップ２側に
対応する側面を、上向きに傾斜して、傾斜面１３Ａを構
成せしめ、ワイヤボンデングツールの逃げ空間を設ける
ようにしたものである。
〔作用〕
上記本発明の手段によれば、チップ形コンデンサ１３の
、ＩＣチップ２側の側面は、上向きに傾斜し広がってい
る。よってこの傾斜した空間に、ワイヤボンデングツー
ルの先端部に偏心して設けたノズル部分が逃げる。
したがって、ｌＣチップ２とチップ形コンデンサ１３と
を、近接してグイボンデング実装することが可能となり
、ＩＣパンケージの小形化が推進され、さらにＩＣチッ
プ２とチップ形コンデンサ１３とを接続する導体パター
ン５の短縮がされ、リードインダクタンスが小さくなり
、さらに高速化が推進・される。
〔実施例〕
以下図示実施例により、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の１実施例の側断面図であって、パッケ
ージｌには、縁枠内の平面部にＩＣチップ２がグイボン
デングされている。
チップ形コンデンサ１３は、ＩＣチップ２側の側面が上
向きに傾斜して、傾斜面１３Ａが形成されている。
チップ形コンデンサ１３は傾斜面１３Ａが１．Ｃチップ
２に近接し、傾斜面１３八側の電極バンドがＩＣチップ
２に接続する短い導体パターン１５上に、他方の電極パ
ッドが、パンケージ１の側壁に設けた導体膜７に接続す
る導体パターン上にそれぞれ載置接続されグイボンデン
グされている。
上述のようにチップ形コンデンサ１３のＩＣチップ２側
の側面が上向きに傾斜してので、ＩＣチップ２の電極と
パッケージの導体パターン１５とを、ワイヤボンデング
ツールを使用して自動ワイヤボンデングするに際し、チ
ップ形コンデンサ１３をＩＣチップ２に近接し、てダイ
ボンデングしであるにもかかわらず、この傾斜した空間
に、ワイヤボンデングツールの先端部のノズル部分が逃
げて、ワイヤボンデング作業の障害とならない。
なお、ＩＣチップ２に近接してダイボンデングするチッ
プ形部品が、チップ形コンデンサに限定されないことは
勿論である。
〔発明の効果〕
以上説明したように本発明は、チップ形部品の少なくと
も、ＩＣチップ側の側面を上向きの傾斜面とし、ＩＣチ
ップに近接して実装するようにしたもので、ＩＣパッケ
ージの小形化が推進され、またＩＣチップとチップ形部
品とを接続する導体パターン５の短縮がされて、ＩＣパ
ッケージの高速化に寄与する等、実用上で優れた効果が
ある。
【図面の簡単な説明】
第１図は本発明の１実施例の側断面図、第２図は従来の
ＩＣパッケージの斜視図、第３図は第２図に示すものの
側断面図である。 図において、 １はパッケージ、 ２はＩＣチップ、 ３．１３はチップ形コンデンサ、 ５．１５は導体パターン、 ６はワイヤ、 ７は導体膜、 ８は電極パッド、 従来例の耕視呵 草２図

Claims (1)

  1. 【特許請求の範囲】 ＩＣチップ（２）とチップ形部品（１３）とが内装され
    るＩＣパッケージ（１）において、 該チップ形部品（１３）の少なくとも該ＩＣチップ（２
    ）側に対応する側面が、上向きに傾斜して構成されてな
    ることを特徴とするＩＣパッケージの実装部品構造。
JP60190104A 1985-08-29 1985-08-29 Ｉｃパツケ−ジの実装部品構造 Pending JPS6249637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60190104A JPS6249637A (ja) 1985-08-29 1985-08-29 Ｉｃパツケ−ジの実装部品構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60190104A JPS6249637A (ja) 1985-08-29 1985-08-29 Ｉｃパツケ−ジの実装部品構造

Publications (1)

Publication Number Publication Date
JPS6249637A true JPS6249637A (ja) 1987-03-04

Family

ID=16252441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60190104A Pending JPS6249637A (ja) 1985-08-29 1985-08-29 Ｉｃパツケ−ジの実装部品構造

Country Status (1)

Country Link
JP (1) JPS6249637A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0665179A2 (en) * 1993-12-28 1995-08-02 Sharp Kabushiki Kaisha Paper-punching device for use in an image-forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0665179A2 (en) * 1993-12-28 1995-08-02 Sharp Kabushiki Kaisha Paper-punching device for use in an image-forming apparatus
US5839336A (en) * 1993-12-28 1998-11-24 Sharp Kabushiki Kaisha Paper-punching device for use in an image-forming apparatus

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
KR0179803B1 (ko) 리드노출형 반도체 패키지
EP1936686A3 (en) Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same
KR930020649A (ko) 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법
KR20030017676A (ko) 듀얼 다이 패키지
KR920007132A (ko) 집적회로용 절연리드 프레임 및 그의 제조방법
JPH03169062A (ja) 半導体装置
US20030038347A1 (en) Stackable-type semiconductor package
US6163076A (en) Stacked structure of semiconductor package
US5455454A (en) Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
US20040152242A1 (en) Device package utilizing interconnect strips to make connections between package and die
JPS6249637A (ja) Ｉｃパツケ−ジの実装部品構造
JPS58219757A (ja) 半導体装置
JP2521944B2 (ja) 集積回路パッケ−ジ
JPH03109760A (ja) 半導体装置
JPH09129798A (ja) 電子部品およびその製法
JPS58182250A (ja) 半導体装置
KR0157892B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조방법
JPS61241954A (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
KR20010060875A (ko) 듀얼 다이 패키지
JPH0232516A (ja) コンデンサチップ