JPS6248126A - 誤り訂正符号復号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、無線伝送で生じる伝送路誤りを伝送効率を下
げることなく高い訂正能力で訂正することのできる誤り
訂正符号復号器に関するものである。

〔従来技術とその問題点〕

従来、無線伝送で生じる伝送路誤りは誤り訂正符号を使
用して訂正するようにしていた。しかし、移動通信では
伝送路誤りの生じ方が、フェージングの影響などによっ
て一様でないため、従来使用される通常の誤り訂正符号
では訂正を完全に行うことができない。そこで誤り訂正
符号の冗長度を大きくすることによって誤り特性を良好
にする方法が採用されるが、この方法では符号化率が低
下し、伝送効率が悪くなるという問題が生じる。

一方、冗長度を大きくすることなく誤り訂正能力を高め
る方法として、受信電界が低い時に誤りが起きやすい事
実に着目して受信電界情報を利用し、受信電界が低い時
の誤り易いデータにイレーシャ・フラグ信号を付加し、
このイレーシャ・フラグ信号を付けた所を集中的に調べ
ることによって誤り訂正能力を高める方式が知られてい
る。以下図面に従ってこの方式を説明する。

第１１図は受信電界情報を利用した従来の誤り訂正復号
器の構成図を示す。この図において、１００は受信機で
、受信機１００の出力は受信信号判定回路１０１と受信
電界レベル検出器１０２に与えられる。

受信信号判定回路１０１は受信機１００の出力より受信
信号を取出し、次段のイレーシャ・デコーディング回路
１０３に送る。受信電界レベル検出器１０２は受信機１
００の出力より受信電界レベルを検出し、このレベル信
号を受信電界スレショールド回路１０４に与える。イレ
ーシャ・デコーディング回路１０３は受信電界スレショ
ールド回路１０４から送られる受信電界情報に従って受
信信号判定回路１０１から与えろれる信号を復号する。

この際、受信電界レベルが受信電界スレショールド回路
１０４で設定されたレベルより低いときにはイレーシャ
・デコーディング回路１０３は誤り訂正を集中的に行う
。

イレージヤ誤り訂正技術は、ｄを最小符号間距離、Ｅｒ
をイレーシャ・フラグ信号と一致しなかった誤り数、Ｅ
ｓをイレーシャ・フラグ数とするとき、ｄ＞２Ｅｒ＋Ｅ
ｓの条件ならば正しく訂正復号することが知られている
。また誤った信号とイレーシャ・フラグ信号の各位置が
すべて一致する場合（Ｅｒ＝Ｏ）には、ｄ−１までの誤
りを訂正復号することができる。従って通常の復号法で
１ｄ−１）／２までの誤りしか訂正できないことを考え
ると、イレージヤ・テ°コーディングによる方法は符号
化率を変えずに誤り訂正能力を大きく改善することがで
きる。

しかしながら、上記の如く受信電界レベル検出器１０２
と受信電界スレショールド回路１０４を用いて受信電界
レベルからイレーシャ・フラグ信号を求めるように構成
すると、受信電界レベル信号１０５が受信電界スレショ
ールド以下になった時実際の誤りに関係なくイレーシャ
・フラグ信号を出力することになる。すなわち第１２図
に示すように、受信電界レベル信号１０５が受信電界ス
レショールビ１０６以下になっても符号が誤りになると
は限らないので、誤りマーク１０７が付いていない所に
もイレーシャ・フラグ信号１０８を付加してしまうこと
になる。このようにイレーシャ・フラグ信号“Ｅｓ”を
誤りでない受信データに付加することは、Ｅｓが多くな
り、この結果ｄ＞２Ｅｒ＋Ｅｓの条件から外れ誤り訂正
能力を低下させるという問題を生じる。すなわち受信電
界情報のみによって誤りを起こしやすい場所を確実に判
定することは難しいのである。

〔発明の目的〕

本発明の目的は、上記のような問題点を解決するために
なされたものであり、無線伝送で生じる伝送路誤りをイ
レージヤ誤り訂正技術を用いて訂正する誤り訂正符号復
号器において、イレーシャ・フラグ信号をなるべく必要
な場所に付加することにより付加するイレーシャ・フラ
グ信号の数を少なくし、これによって誤り訂正能力を高
めるようにした誤り訂正符号復号器を提供することにあ
る。

〔発明の構成〕

本発明は、無線伝送路で送られる誤り訂正符号化された
データを復号する誤り訂正符号復号器において、受信機
が出力したベースバンド信号を入力して判定し、誤り訂
正符号化されたディジタル信号を出力する受信信号判定
回路と、前記ベースバンド信号からインパルス雑音を抽
出するバイパスフィルタと、前記インパルス雑音を入力
して判定し、誤りが発生し易いときイレーシャ・フラグ
信号を出力するイレーシャ・フラグ判定器と、前記ディ
ジタル信号と前記イレーシャ・フラグ信号を入力し、デ
ィジタル信号をイレーシャ・フラグ信号によって訂正復
号するイレーシャ・デコーディング回路を備えたことを
特徴としている。

〔実施例〕

以下に、図面を用いて本発明の詳細な説明する。

第１図は本発明の第１実施例に係る誤り訂正符号復号器
の構成を示す。この図において、端子１の前段にはＦＭ
（周波数変調）の受信機（不図示）が接続され、これに
より、端子ｌには当該受信機で復調検波されたベースバ
ンド信号が入力される。端子１に与えられた上記ベース
バンド信号は受信信号判定回路２とバイパスフィルタ３
に入力される。

受信信号判定回路２は、入力したベースバンド信号を判
定しこれを誤り訂正符号化されたディジタル信号にする
回路で、このような働きを有する回路であれば任意なも
のを使用し得る。例えばベースバンド信号が音声帯域モ
デムで変調されているようなときには、同じ音声帯域モ
デムで復調される。上記の如くして受信信号判定回路２
で得られた誤り訂正符号のディジタル信号４はイレーシ
ャ・デコーディング回路５の一方の入力端子６に入力さ
れる。

一方バイパスフィルタ３は、入力したベースバンド信号
から、受信入力電力の低下時に生じるインパルス雑音７
を抽出するフィルタである。ＦＭにおいてインパルス雑
音が起きる時は信号対雑音比（Ｓ／Ｎ）が悪い状態にあ
る時であり、このため受信データは上記インパルス雑音
によって誤り易くなる。従ってインパルス雑音を抽出す
ることができれば誤った受信データが判明することにな
る。インパルス雑音は、一般にロウパルスフィルタで狭
く帯域制限されている受信データに比較して周波数帯域
が広いので、バイパスフィルタ３を用いて雑音成分のみ
を抽出するようにした。このように抽出されたインパル
ス雑音７は、誤り信号としてイレーシャ・フラグ判定器
８に与えられる。

上記によれば、従来では受信電界レベルが誤りを起こし
易い低いレベルにあるから受信データは誤っただろうと
予測してイレーシャ・フラグ信号を出力していたのに対
して、本発明では受信データを誤らせる可能性の高い雑
音に基づいてイレーシャ・フラグ信号を発生させるよう
に構成した。

また上記バイパスフィルタ３は、アンテナ切替えダイパ
ーシティ方式においてアンテナ切替え時に受信信号の位
相がジャンプすることによって生じるインパルス雑音を
抽出することも可能である。

次に上記イレーシャ・フラグ判定器８は、入力したイン
パルス雑音７が誤りを起こすレベルであるかどうかを判
定する判定器で、誤りを起こすレベルであると判定する
とイレーシャ・フラグ信号９をイレーシャ・デコーディ
ング回路４の他方の入力端子１０に与える。イレーシャ
・デコーディング回路５は、受信信号判定回路２から与
え、られたディジタル信号４を、イレーシャ・フラグ判
定器８から与えられたイレーシャ・フラグ信号９に基づ
いて正しく訂正復号する。上記のイレーシャ・デコーデ
ィング回路５及びイレーシャ・フラグ判定器８の詳細に
ついては図面に基づき次に説明する。

第２図はイレーシャ・デコーディング回路５の構成を示
す。この図において、入力端子６を通して入力された誤
り訂正符号であるディジタル信号４はシフトレジスタ５
３に格納され、入力端子１０を通して入力されたイレー
シャ・フラグ信号９はシフトレジスタ５１に格納される
。５２は制御回路で、この制御回路５２は、先ずシフト
レジスタ５１に格納されたイレーシャ・フラグ信号を参
照して、例えば第３図に示す如くシフトレジスタ５３内
のディジタル信号４について第３図Ｅに示したイレーシ
ャ・フラグ信号が立っている場所と同じ位置のビットを
ＰＬ、Ｐ２．Ｐ３．Ｐ４のように順次に変えていく。こ
のとき変化させる場合の数は、イレーシャ・フラグ信号
の数をＮとして２）Ｉとなる。Ｐｌ。

Ｐ２．Ｐ３．Ｐ４のように変えられた誤り訂正符号の信
号パターンはシンドローム計算機５４に入力され、ここ
でシンドローム信号が求められる。このシンドローム信
号に基づいて、誤りパターンを出力する誤り位置ＲＯＭ
５５により誤りパターンが出力される。このようにして
得られた誤りパターンから、誤り数を計算する誤り数計
算機５６によってＰＬ、Ｐ２．Ｐ３．Ｐ４に含まれる誤
り数が求められる。求められた誤り数は制御回路５２に
記憶される。

制御回路５２は、信号パターンＰＩ、Ｐ２．Ｐ３゜Ｐ４
に関し記憶した誤り数の中で最も少ない信号パターンを
正解とし、その信号パターンをシフトレジスタ５３にセ
ットする。セットされた誤り訂正符号の信号パターンに
ついて、シンドローム計算機５４と誤り位置ＲＯＭ５５
を用いて上記と同様にして再度誤りパターンを求める。

排他的論理和回路５７は、シフトレジスタ５３に格納さ
れた誤り訂正符号のディジタル信号を誤り位置ＲＯＭ５
５の出力する誤りパターン信号で誤り訂正する。パラレ
ル・シリアル変換器（Ｐ／５）５８は排他的論理和回路
５７のパラレル出力をシリアルに変換し、誤り訂正され
た信号を出力端子１１から出力させる。上記の如くして
、イレーシャ・フラグ信号９が立っているビットを除い
て受信した信号パターンに最も近い送信符号給を得るこ
とができる。

第４図はイレーシャ・フラグ判定器８の構成を示し、第
５図はその動作を示す。第４図において、８１は入力端
子で比較器８２．８３の一方の入力端子をなしており、
また比較器８２の他方の入力端子８４には可変抵抗Ｒ１
で設定されたスレショールド電圧十Ｓが入力され、比較
器８３の他方の入力端子８５には可変抵抗Ｒ２で設定さ
れたスレショールド電圧゛−８が入力される。入力端子
８１には第５図Ａで示す正負側に大きく変化するインパ
ルス雑音７が入力される。比較器８２．８３はインパル
ス雑音７のレベルを判定するもので、比較器８２はスレ
ショールド電圧＋Ｓによって正側の判定を行い、比較器
８３はスレショールド電圧−８によって負側の判定を行
う。すなわち、インパルス雑音７が電圧＋Ｓを超えた場
合に、比較器８２は、このインパルス雑音は誤りを発生
する雑音であると判定し、インパルス雑音７が電圧＋Ｓ
を超えている間論理レベル“Ｈ”のイレーシャ・フラグ
信号を出力する（第５図Ｂ）。またインパルス雑音７が
電圧−８以下となった場合には、比較器８３が同様にし
て論理レベル“Ｈ”のイレーシャ・フラグ信号を出力す
るく第５図Ｃ）。比較器８２．８３の出力信号は論理和
回路８６で和をとられ、第５図りに示すよ゛うな態様で
端子８７からイレーシャ・フラグ信号９として出力され
る。

第６図は本発明の第２実施例に係る誤り訂正符号復号器
の構成を示す。この実施例では、イレーシャ・フラグ判
定器８とイレーシャ・デコーディング回路５との間に差
動加算器１２を設けており、その他の構成は前記第１実
施例の場合と同じである。この差動加算器１２は、イレ
ーシャ・フラグ判定器８から１つのイレーシャ・フラグ
信号を入力した時続けて２つのイレーシャ・フラグ信号
をイレーシャ・デコーディング回路５の入力端子１０に
対して出力する働きを有する。

差動加算器１２の具体的回路を第７図に示す。端子１２
１にはイレーシャ・フラグ判定器８からのイレーシャ・
フラグ信号９が入力する。このイレーシャ・フラグ信号
９は、論理和回路１２２の一方の入力端子に直接に入力
され、他方の入力端子にはシフトレジスタ（Ｓ／Ｒ）１
２３を通ることにより一単位時間りの遅延を与えられて
入力される。このような構成であるため、端子１２１に
１つのイレーシャ・フラグ信号が入力すると、出力端子
１２４には２つのイレーシャ・フラグ信号が出力される
。

上記実施例によれば、差動変復調を行った場合において
伝送路で１つの誤りを起こすと復調出力では２つの誤り
が生じるが、このような場合に２つのイレーシャ・フラ
グ信号を続けて出力することによりイレージヤ誤り訂正
の効果を高めることができる。

第８図は本発明の第３実施例に係る誤り訂正符号復号器
の構成を示す。この実施例では、受信信号判定回路２及
びイレーシャ・フラグ判定器８とイレーシャ・デコーデ
ィング回路５との間にインターリブ回路１３を介設して
おり、その他の構成については前記第１実施例の場合と
同じである。この構成において、受信信号判定回路２か
ら出力されるディジタル信号４はインターリブ回路１３
の一方の入力端子に入力され、インターリブされた後イ
レーシャ・デコーディング回路５の入力端子６に入力さ
れる。イレーシャ・フラグ判定器８から出力されるイレ
ーシャ・フラグ信号９もインターリブ回路１３の他方の
入力端子に入力され、インターリブされた後イレーシャ
・デコーディング回路５の入力端子１０に入力される。

インターリブ回路１３の具体的回路を第９図に示す。イ
ンターリブ回路１３はＲＡＭ１３１とアドレス制御回路
１３２から成り、書込みと読出しができるメモリである
ＲＡＭ１３１はアドレス制御回路１３２によって制御さ
れる。ＲＡＭ１３１は２つの入力端子１３３、１３４を
有し、入力端子１３３には誤り訂正符号であるディジタ
ル信号４が入力し、入力端子１３４にはイレーシャ・フ
ラグ信号９が入力する。入力したディジタル信号４とイ
レーシャ・フラグ信号９の各データは、アドレス制御回
路１３２の制御によりＲＡＭ１３１に書込まれ、インタ
ーリブされた後にＲＡＭ１３１から読出され、ディジタ
ル信号４は端子１３５から、またイレーシャ・フラグ信
号９は端子１３６からそれぞれ出力される。インターリ
ブ用ＲＡＭ１３１における上記インターリブ制御はアド
レス制御回路１３２によって行われる。アドレス制御回
路１３２によるインターリブ制御は、第１０図に示す如
く先ずアドレス１．５，９．１３．・・・と横方向に書
込む制御を行い、最後のアドレス１６まで行った後アド
レス１．２，３，４．・・・と下から縦方向に読出して
出力することにより行われる。　上記第３実施例によれ
ば、インターリブは既に知られるように伝送路でのバー
スト誤りを拡散することができるため、このインターリ
ブとイレージヤ誤り訂正を組合わすことで誤り訂正能力
を上げることができる。

以上本発明の実施例について説明したが、本発明はこの
実施例にのみ限定されるものではなく、本発明の範囲内
で種々の変形、変更が可能なことは勿論である。例えば
イレーシャ・デコーディング回路５は他の構成によって
実現することができ、イレーシャ・フラグ信号を用いた
例として例えば昭和５６年出願の日本国特許第１６４５
５７号が存する。

なお本発明ではバイパスフィルタ３で雑音成分を取出す
ように構成したため、受信電界レベルが極端に下がって
相対的に雑音レベルが上がった場合にはインパルス雑音
のみならずランダム雑音によってもイレーシャ・フラグ
信号を立てることができる。また第２図、第９図におい
てニーは並列信号の流れを示す。

〔発明の効果〕

以上説明した通り本発明によれば、無線伝送路で送られ
てくる誤り訂正符号化されたデータを訂正復号する誤り
訂正符号復号器において、イレージヤ誤り訂正技術を適
用すると共にデータを誤らせる可能性の高いインパルス
雑音を抽出しこのインパルス雑音を用いてイレーシャ・
フラグ信号を発生するようにしたため、伝送効率を下げ
ることなく極めて高い訂正能力で訂正することができる
という効果が発揮される。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、第２図
はイレーシャ・デコーディング回路の具体的構成を示す
ブロック図、 第３図は誤り訂正符号であるディジタル信号の変化の状
態を示す説明図、 第４図はイレーシャ・フラグ判定器の具体的構成を示す
回路図、 第５図はイレーシャ・フラグ判定器の動作を示すタイミ
ングチャート、 第６図は本発明の第２実施例を示すブロック図、第７図
は差動加算器の具体的構成を示す回路図、第８図は本発
明の第３実施例を示すブロック図、第９図はインターリ
ブ回路の具体的構成を示す回路図、 第１０図はインターリブ制御を示す説明図、第１１図は
従来の誤り訂正符号復号器を示すブロック図、 第１２図は従来の誤り訂正符号復号器の動作の問題点を
示す説明図である。 ２　・・・・・・　受信信号判定回路 ３　・・・・・・　バイパスフィルタ ４　・・・・・・　誤り訂正符号のディジタル信号５　
・・・・・・　イレーシャ・デコーディング回路７　・
・・・・・　インパルスフィルタ８　・・・・・・　イ
レーシャ・フラグ判定器９　・・・・・・　イレーシャ
・フラグ信号１２　　・・・・・・　差動加算器 １３　　・・・・・・　インターリブ回路代理人　弁理
士　　岩　佐　義　幸 第１図 第２図 クイし一ツヤ・つラクイ２ち Ｐ４区Σ工ΣＩ■コ 第３図 第４図 第５図 第６図 １２　差１カカ０１１器 第７図 第８図 第９図 第１０図

Claims (3)

【特許請求の範囲】
1. （１）無線伝送路で送られる誤り訂正符号化されたデー
   タを復号する誤り訂正符号復号器において、受信機が出
   力したベースバンド信号を入力して判定し、誤り訂正符
   号化されたディジタル信号を出力する受信信号判定回路
   と、前記ベースバンド信号からインパルス雑音を抽出す
   るバイパスフィルタと、前記インパルス雑音を入力して
   判定し、誤りが発生し易いときイレーシャ・フラグ信号
   を出力するイレーシャ・フラグ判定器と、前記ディジタ
   ル信号と前記イレーシャ・フラグ信号を入力し、ディジ
   タル信号をイレーシャ・フラグ信号によって訂正復号す
   るイレーシャ・デコーディング回路を備えたことを特徴
   とする誤り訂正符号復号器。
2. （２）前記イレーシャ・フラグ判定器は、その出力段に
   １つのイレーシャ・フラグ信号に対し２つのイレーシャ
   ・フラグ信号を続けて発生させる差動加算器を備えるこ
   とを特徴とする特許請求の範囲第１項記載の誤り訂正符
   号復号器。
3. （３）前記イレーシャ・デコーディング回路は、その入
   力段に前記ディジタル信号と前記イレーシャ・フラグ信
   号をインターリブするインターリブ回路を備えることを
   特徴とする特許請求の範囲第１項記載の誤り訂正符号復
   号器。