JPS61283225A - 誤り訂正符号復号器 - Google Patents
誤り訂正符号復号器Info
- Publication number
- JPS61283225A JPS61283225A JP12419085A JP12419085A JPS61283225A JP S61283225 A JPS61283225 A JP S61283225A JP 12419085 A JP12419085 A JP 12419085A JP 12419085 A JP12419085 A JP 12419085A JP S61283225 A JPS61283225 A JP S61283225A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- erasure
- correction code
- erasure flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、誤り訂正符号復号器に関する。
従来、誤り訂正符号を使って伝送路誤りの訂正を行なっ
ていた。しかし移動通信では、フェージングの影響など
により誤り方が一様でないために、普通の誤り訂正符号
では完全には訂正ができない。
ていた。しかし移動通信では、フェージングの影響など
により誤り方が一様でないために、普通の誤り訂正符号
では完全には訂正ができない。
そのため冗長度を長くし誤り特性を良くする方法がとら
れるが、これは符号化率が下がり、伝送効率が悪くなる
という欠点がある。また冗長度を上げずに誤り訂正能力
を高めるものとして、受信電界が低い時には誤りが起き
易い事実に着目して受信電界情報を用いて誤り訂正能力
を高める方式が知られている。このような方式を適用し
た例として特願昭５５−１６４０４２号に開示される誤
り訂正符号復号器があり、これを第９図に示す。第９図
において、アンテナ９１で受信された電波９２から、受
信機９３は受信データ９４と電界強度信号９５を取出し
て出力する。シンドローム計算回路９６はこの受信デー
タ９４からシンドローム９７を求め、誤り位置対応ＲＯ
Ｍ９８でシンドローム９７に対応する複数種類の誤り位
置の組合わせを得る。一方電界強度信号９５からＡ／Ｄ
変換器９９、ビット誤り率対応ＲＯＭ１００、誤り率シ
フトレジスタ１０１、■の補数ゲート１０２、乗算器１
０３、制御回路１０４等によって、ビット誤り率を測り
、上記複数種類の誤り位置の組合わせのそれぞれについ
て、ビット誤り率をもとにして発生確率を計算し、最も
確率の高いものを実際に生じた誤りとみなして訂正を行
なう。
れるが、これは符号化率が下がり、伝送効率が悪くなる
という欠点がある。また冗長度を上げずに誤り訂正能力
を高めるものとして、受信電界が低い時には誤りが起き
易い事実に着目して受信電界情報を用いて誤り訂正能力
を高める方式が知られている。このような方式を適用し
た例として特願昭５５−１６４０４２号に開示される誤
り訂正符号復号器があり、これを第９図に示す。第９図
において、アンテナ９１で受信された電波９２から、受
信機９３は受信データ９４と電界強度信号９５を取出し
て出力する。シンドローム計算回路９６はこの受信デー
タ９４からシンドローム９７を求め、誤り位置対応ＲＯ
Ｍ９８でシンドローム９７に対応する複数種類の誤り位
置の組合わせを得る。一方電界強度信号９５からＡ／Ｄ
変換器９９、ビット誤り率対応ＲＯＭ１００、誤り率シ
フトレジスタ１０１、■の補数ゲート１０２、乗算器１
０３、制御回路１０４等によって、ビット誤り率を測り
、上記複数種類の誤り位置の組合わせのそれぞれについ
て、ビット誤り率をもとにして発生確率を計算し、最も
確率の高いものを実際に生じた誤りとみなして訂正を行
なう。
しかしこのやり方は、最も確率の高い誤りを見つけるの
に、誤り位置対応ＲＯＭ９８の出力ビット全ての誤り率
を乗算器１０３で計算しなければならないことと、１つ
のシンドロームに対応する誤り位置の組合わせは１通り
ではないので、発生し易い組合わせ全ての誤り率を計算
しなければならず、計算回路が複雑になり、しかも符号
長が長くなるにつれて急速に計算回数が多くなるという
欠点がある。
に、誤り位置対応ＲＯＭ９８の出力ビット全ての誤り率
を乗算器１０３で計算しなければならないことと、１つ
のシンドロームに対応する誤り位置の組合わせは１通り
ではないので、発生し易い組合わせ全ての誤り率を計算
しなければならず、計算回路が複雑になり、しかも符号
長が長くなるにつれて急速に計算回数が多くなるという
欠点がある。
なお、第９図およびその他の図において、−丹→は並列
信号を表わすものとする。
信号を表わすものとする。
本発明の目的は、前記従来の誤り訂正符号復号器の欠点
を解決し、誤り確率を計算しなくとも誤り訂正能力の高
い誤り訂正符号復号器を提供することにある。
を解決し、誤り確率を計算しなくとも誤り訂正能力の高
い誤り訂正符号復号器を提供することにある。
本発明は、無線伝送路を通じて送られてくる誤り訂正符
号化されたデータの誤り訂正符号復号器において、受信
信号を入力として復調し、誤り訂正符号化されたディジ
タル信号を出力する復調器と、受信信号から受信電界レ
ベル信号を出力する受信電界レベル検出器と、前記受信
電界レベル検出器の信号レベルを入力として判定し、誤
りが発生し易いことを示すイレーシャ・フラグ信号にし
て出力するイレーシャ・フラグ判定器と、前記復調器に
より復調された受信誤り訂正符号を前記イレーシャ・フ
ラグ判定器により出力されたイレーシャ・フラグ信号を
用いて訂正復号するイレーシャ・デコーディング回路を
備えたことを特徴としている。
号化されたデータの誤り訂正符号復号器において、受信
信号を入力として復調し、誤り訂正符号化されたディジ
タル信号を出力する復調器と、受信信号から受信電界レ
ベル信号を出力する受信電界レベル検出器と、前記受信
電界レベル検出器の信号レベルを入力として判定し、誤
りが発生し易いことを示すイレーシャ・フラグ信号にし
て出力するイレーシャ・フラグ判定器と、前記復調器に
より復調された受信誤り訂正符号を前記イレーシャ・フ
ラグ判定器により出力されたイレーシャ・フラグ信号を
用いて訂正復号するイレーシャ・デコーディング回路を
備えたことを特徴としている。
以下に、図面を用いて本発明の詳細な説明する。
第１図は本発明に係る誤り訂正符号復号器の第１実施例
を示すブロック図である。第１図において、この誤り訂
正符号復号器は、受信回路１と、この受信回路１の出力
信号を復調する復調器２と、２つの入力端子２１．２２
及び出力端子２３を有するイレーシャ・デコーディング
回路３と、上記受信回路１の出力信号を入力する受信電
界レベル検出器４と、イレーシャ・フラグ判定器５とか
ら構成される。
を示すブロック図である。第１図において、この誤り訂
正符号復号器は、受信回路１と、この受信回路１の出力
信号を復調する復調器２と、２つの入力端子２１．２２
及び出力端子２３を有するイレーシャ・デコーディング
回路３と、上記受信回路１の出力信号を入力する受信電
界レベル検出器４と、イレーシャ・フラグ判定器５とか
ら構成される。
上記構成において、本発明に係る誤り訂正符号復号器は
次のように動作する。受信回路１で出力された受信信号
である中間周波信号１０は、復調器２で復調され、誤り
訂正符号化されたディジタル信号１１が出力される。復
調された誤り訂正符号化されたディジタル信号１１は、
イレーシャ・デコーディング回路３の一方の入力端子２
１に入力される。
次のように動作する。受信回路１で出力された受信信号
である中間周波信号１０は、復調器２で復調され、誤り
訂正符号化されたディジタル信号１１が出力される。復
調された誤り訂正符号化されたディジタル信号１１は、
イレーシャ・デコーディング回路３の一方の入力端子２
１に入力される。
中間周波信号１０はまた、受信電界レベルを測定するた
めの受信電界レベル検出器４にも供給され、受信電界レ
ベル信号１３に変換される。この受信電界レベル信号１
３はイレーシャ・フラグ判定器５に入力され、受信電界
レベル信号１３が誤りを起こすレベル以下であると判定
されると、イレーシャ・フラグ信号１４がイレーシャ・
デコーディング回路３のもう一方の入力端子２２に出力
する。イレーシャ・デコーディング回路３は、復調器２
から入力した受信誤り訂正符号信号１１を、イレーシャ
・フラグ判定器５から出力されたイレーシャ・フラグ信
号１４をもとに、正しく訂正復号するものである。
めの受信電界レベル検出器４にも供給され、受信電界レ
ベル信号１３に変換される。この受信電界レベル信号１
３はイレーシャ・フラグ判定器５に入力され、受信電界
レベル信号１３が誤りを起こすレベル以下であると判定
されると、イレーシャ・フラグ信号１４がイレーシャ・
デコーディング回路３のもう一方の入力端子２２に出力
する。イレーシャ・デコーディング回路３は、復調器２
から入力した受信誤り訂正符号信号１１を、イレーシャ
・フラグ判定器５から出力されたイレーシャ・フラグ信
号１４をもとに、正しく訂正復号するものである。
イレージヤ誤り訂正技術はすでに公知のように、ｄを最
小符号語間距離、Ｅｒをイレーシャ・フラグ信号と一致
しなかった誤り数、Ｅｓをイレーシャ・フラグ数とする
とき、ｄ＞２Ｅｒ＋Ｅｓの条件ならば正しく訂正復号す
ることが知られている。
小符号語間距離、Ｅｒをイレーシャ・フラグ信号と一致
しなかった誤り数、Ｅｓをイレーシャ・フラグ数とする
とき、ｄ＞２Ｅｒ＋Ｅｓの条件ならば正しく訂正復号す
ることが知られている。
誤った信号とイレーシャ・フラグ信号の位置が全て合う
場合（Ｅｒ＝Ｏ）には、ｄ−１までの誤りを訂正復号で
き、通常の復号法では（ｄ−１）／２までの誤りしか訂
正できないことを考えると、イレーシャ・デコーディン
グは、Ｅｒが大きくないという前提では、誤り訂正能力
を符号化率を変えずに大きく改善する方法といえる。
場合（Ｅｒ＝Ｏ）には、ｄ−１までの誤りを訂正復号で
き、通常の復号法では（ｄ−１）／２までの誤りしか訂
正できないことを考えると、イレーシャ・デコーディン
グは、Ｅｒが大きくないという前提では、誤り訂正能力
を符号化率を変えずに大きく改善する方法といえる。
ここで上記誤り訂正符号復号器の主要な回路要素の具体
的構成を詳述する。
的構成を詳述する。
前記イレーシャ・デコーディング回路３は具体的に第２
図（ａ）のように実現される。すなわち入力端子２１か
らは、受信誤り訂正符号信号１１がシフトレジスタ３３
に格納され、入力端子２２からは、イレーシャ・フラグ
信号１４がシフトレジスタ３ｊに格納される。制御回路
３２は、まずシフトレジスタ３１に格納されたイレーシ
ャ・フラグ信号Ｉ４を参照して、例えば第２図（ｂ）の
Ｅのようにイレーシャ・フラグ信号１４が立っている場
所と同じ位置のシフトレジスタ３３の受信誤り訂正符号
信号１１のビットを第２図（ｂ）のＰＩ、Ｐ２．Ｐ３．
Ｐ４のように順次変えていく。変化させる場合の数は、
イレーシャ・フラグ信号の数をＮとして２Ｍとなる。
図（ａ）のように実現される。すなわち入力端子２１か
らは、受信誤り訂正符号信号１１がシフトレジスタ３３
に格納され、入力端子２２からは、イレーシャ・フラグ
信号１４がシフトレジスタ３ｊに格納される。制御回路
３２は、まずシフトレジスタ３１に格納されたイレーシ
ャ・フラグ信号Ｉ４を参照して、例えば第２図（ｂ）の
Ｅのようにイレーシャ・フラグ信号１４が立っている場
所と同じ位置のシフトレジスタ３３の受信誤り訂正符号
信号１１のビットを第２図（ｂ）のＰＩ、Ｐ２．Ｐ３．
Ｐ４のように順次変えていく。変化させる場合の数は、
イレーシャ・フラグ信号の数をＮとして２Ｍとなる。
第２図（ｂ）のＰｉ、Ｐ２．Ｐ３．Ｐ４のように変えら
れた受信誤り訂正符号信号パターンは、シンドローム計
算機３４に入力されてシンドローム信号が求められ、次
にシンドローム信号から誤りパターンを出力する誤り位
置ＲＯＭ２Ｓにより、誤りパターンが出力される。この
誤りパターンは、誤り数を計算する誤り数計算機３６で
、ＰＩ、Ｐ２゜Ｐ３．Ｐ４に含まれる誤りの数が求めら
れ、誤り数は制御回路３２に記憶される。
れた受信誤り訂正符号信号パターンは、シンドローム計
算機３４に入力されてシンドローム信号が求められ、次
にシンドローム信号から誤りパターンを出力する誤り位
置ＲＯＭ２Ｓにより、誤りパターンが出力される。この
誤りパターンは、誤り数を計算する誤り数計算機３６で
、ＰＩ、Ｐ２゜Ｐ３．Ｐ４に含まれる誤りの数が求めら
れ、誤り数は制御回路３２に記憶される。
制御回路３２は、誤り訂正信号パターンＰＩ、Ｐ２、Ｐ
３．Ｐ４のうちで記憶された誤り数の最も少ないものを
正解として、そのパターンをシフトレジスタ３３にセッ
トする。セットされた受信誤り訂正符号信号は、もう一
度シンドロームを求めるシンドローム計算機３４に入力
され、得られるシンドロームから誤りパターンを出力す
る誤り位置ＲＯＭ３５から誤りパターンが求められる。
３．Ｐ４のうちで記憶された誤り数の最も少ないものを
正解として、そのパターンをシフトレジスタ３３にセッ
トする。セットされた受信誤り訂正符号信号は、もう一
度シンドロームを求めるシンドローム計算機３４に入力
され、得られるシンドロームから誤りパターンを出力す
る誤り位置ＲＯＭ３５から誤りパターンが求められる。
排他的論理和回路３７ではシフトレジスタ３３の受信誤
り訂正符号信号を誤り位置ＲＯＭ３５の誤りパターン信
号で誤り訂正し、誤り訂正された信号は、パラレル・シ
リアル変換器３８でシリアルに変換され、信号１２とし
て出力端子２３に出力される。
り訂正符号信号を誤り位置ＲＯＭ３５の誤りパターン信
号で誤り訂正し、誤り訂正された信号は、パラレル・シ
リアル変換器３８でシリアルに変換され、信号１２とし
て出力端子２３に出力される。
上に述べたような方法で、誤りの個数の少ないパターン
を選択することは、イレージヤ、・フラグ信号が立って
いるビットを除いて受信パターンに最も近い送信符号語
を選択していることと等価である。
を選択することは、イレージヤ、・フラグ信号が立って
いるビットを除いて受信パターンに最も近い送信符号語
を選択していることと等価である。
前記受信電界レベル検出器４は具体的に第３図のように
実現される。すなわち、端子４１は受信回路１からの中
間周波信号１０を入力する端子で、ログ・アンプ４２と
検波器４３でベースバンドの受信電界レベル信号１３に
変換し、端子４４より出力する。
実現される。すなわち、端子４１は受信回路１からの中
間周波信号１０を入力する端子で、ログ・アンプ４２と
検波器４３でベースバンドの受信電界レベル信号１３に
変換し、端子４４より出力する。
受信電界レベル信号１３から誤りを判定する前記イレー
シャ・フラグ判定器５は、具体的に第４図のように実現
される。すなわち、端子５１は、受信電界レベル検出器
４からの信号１３を入力する端子で、コンパレータ５２
の一方の入力端子に接続されている。また、＋■と一■
の電圧に接続された抵抗Ｒで求めた受信電界スレショー
ルド電圧がコンパレータ５２の他方の入力端子に接続さ
れ、コンパレータ５２は、受信電界スレショールド電圧
より、受信電界レベル信号１３が低い場合にはイレーシ
ャ・フラグ信号１４を端子５３より出力する。
シャ・フラグ判定器５は、具体的に第４図のように実現
される。すなわち、端子５１は、受信電界レベル検出器
４からの信号１３を入力する端子で、コンパレータ５２
の一方の入力端子に接続されている。また、＋■と一■
の電圧に接続された抵抗Ｒで求めた受信電界スレショー
ルド電圧がコンパレータ５２の他方の入力端子に接続さ
れ、コンパレータ５２は、受信電界スレショールド電圧
より、受信電界レベル信号１３が低い場合にはイレーシ
ャ・フラグ信号１４を端子５３より出力する。
なお、前記誤り訂正符号復号器におい七、受信回路１は
通常の無線機の受信回路で実現でき、無線伝送路を通っ
てきた電波を中間周波信号１０に変換して出力する機能
を有するものである。また復調器２は中間周波信号１０
を検波してベースバンド信号に変換し、ベースバンド信
号を判定しディジタル信号の誤り訂正符号１１に復調す
る機能を有する。これらの回路要素は周知のものである
。
通常の無線機の受信回路で実現でき、無線伝送路を通っ
てきた電波を中間周波信号１０に変換して出力する機能
を有するものである。また復調器２は中間周波信号１０
を検波してベースバンド信号に変換し、ベースバンド信
号を判定しディジタル信号の誤り訂正符号１１に復調す
る機能を有する。これらの回路要素は周知のものである
。
第５図は本発明に係る誤り訂正符号復号器の第２実施例
を示す。この実施例では、イレーシャ・デコーディング
回路３とイレーシャ・フラグ判定器５との間に差動加算
器６を介設させている。回路要素１．２．３．４．５の
構成及び動作は前記第１実施例の場合と同じである。
を示す。この実施例では、イレーシャ・デコーディング
回路３とイレーシャ・フラグ判定器５との間に差動加算
器６を介設させている。回路要素１．２．３．４．５の
構成及び動作は前記第１実施例の場合と同じである。
上記差動加算器６は具体的に第６図のように実現される
。すなわち、端子６１にコンパレータ５２からのイレー
シャ・フラグ信号１４が入力され、このイレーシャ・フ
ラグ信号１４は、論理和回路６２の一方の入力端子に直
接入力されると共に、シフトレジスフ６３に入力され一
単位時間りの遅延を有して論理和回路６２の他方の入力
端子に入力される。このため端子６１に１つのイレーシ
ャ・フラグ信号１４が入力すると論理和回路６２の出力
端子６４には時間的にずれた２つのイレーシャ・フラグ
信号１５が続けて出力されることになる。
。すなわち、端子６１にコンパレータ５２からのイレー
シャ・フラグ信号１４が入力され、このイレーシャ・フ
ラグ信号１４は、論理和回路６２の一方の入力端子に直
接入力されると共に、シフトレジスフ６３に入力され一
単位時間りの遅延を有して論理和回路６２の他方の入力
端子に入力される。このため端子６１に１つのイレーシ
ャ・フラグ信号１４が入力すると論理和回路６２の出力
端子６４には時間的にずれた２つのイレーシャ・フラグ
信号１５が続けて出力されることになる。
上記構成を有する誤り訂正符号復号器は次のように動作
する。まず、受信回路１で出力された中間周波信号１０
は、復調器２で復調され、誤り訂正符号化されたディジ
クル信号１１が出力される。復調された誤り訂正符号１
１は、イレーシャ・デコーディング回路３の一方の入力
端子２１に入力される。
する。まず、受信回路１で出力された中間周波信号１０
は、復調器２で復調され、誤り訂正符号化されたディジ
クル信号１１が出力される。復調された誤り訂正符号１
１は、イレーシャ・デコーディング回路３の一方の入力
端子２１に入力される。
中間周波信号１０はまた、受信電界レベルを測定するた
めの受信電界レベル検出器４にも供給され、受信電界レ
ベル信号１３に変換される。この受信電界レベル信号１
３は、イレーシャ・フラグ判定器５に入力され、受信電
界レベル信号１３が誤りを起こすレベル以下であると判
定されると、イレーシャ・フラグ判定器５はイレーシャ
・フラグ信号１４を差動加算器６に出力する。差動加算
器６は１つのイレーシャ・フラグ信号１４を入力すると
続けて２つのイレーシャ・フラグ信号１５をイレーシャ
・デコーディング回路３のもう一方の入力端子２２に出
力する。
めの受信電界レベル検出器４にも供給され、受信電界レ
ベル信号１３に変換される。この受信電界レベル信号１
３は、イレーシャ・フラグ判定器５に入力され、受信電
界レベル信号１３が誤りを起こすレベル以下であると判
定されると、イレーシャ・フラグ判定器５はイレーシャ
・フラグ信号１４を差動加算器６に出力する。差動加算
器６は１つのイレーシャ・フラグ信号１４を入力すると
続けて２つのイレーシャ・フラグ信号１５をイレーシャ
・デコーディング回路３のもう一方の入力端子２２に出
力する。
差動変復調を行なった場合、伝送路で１つの誤りを起こ
すと復調出力において続けて２つの誤りとなるため、本
実施例のように２つのイレーシャ・フラグ信号を続けて
出力することによりイレージヤ誤り訂正の効果を高める
ことができる。
すと復調出力において続けて２つの誤りとなるため、本
実施例のように２つのイレーシャ・フラグ信号を続けて
出力することによりイレージヤ誤り訂正の効果を高める
ことができる。
第７図は本発明に係る誤り訂正符号復号器の第３実施例
を示す。この実施例では、復調器２とイレーシャ・デコ
ーディング回路３の間にインターリブ回路７を介設し、
インターリブ回路７の入力端子のそれぞれに誤り訂正符
号信号１１とイレーシャ・フラグ信号１４が入力され、
出力端子からインターリブされたイレーシャ・フラグ信
号１６と誤り訂正符号信号１７が出力される。他の回路
要素１゜２．３．４．５の構成及び動作は前記第１実施
例の場合と同じである。
を示す。この実施例では、復調器２とイレーシャ・デコ
ーディング回路３の間にインターリブ回路７を介設し、
インターリブ回路７の入力端子のそれぞれに誤り訂正符
号信号１１とイレーシャ・フラグ信号１４が入力され、
出力端子からインターリブされたイレーシャ・フラグ信
号１６と誤り訂正符号信号１７が出力される。他の回路
要素１゜２．３．４．５の構成及び動作は前記第１実施
例の場合と同じである。
上記インターリブ回路７は具体的に第８図（ａ）のよう
に実現される。すなわち、入力端子７１からは受信誤り
訂正符号信号１１、入力端子７２・からはイレーシャ・
フラグ信号１４がＲＡＭ７３に入力され、ＲＡ Ｍ７３
でインターリブされた信号は、受信誤り訂正符号信号１
７が出力端子７４から、イレーシャ・フラグ信号１６が
出力端子７５から出力される。インターリブ用ＲＡ Ｍ
７３のインターリブ制御は、アドレス制御７６で行ない
、アドレス制御７６は、例えば第８図（ｂ）に示すよう
に、アドレス１．５．９．１３と横方向に書込み制御を
行ない、最後のアドレス１６まで書込むと次にアドレス
１．２．３．４と下から縦方向に読出して出力する。
に実現される。すなわち、入力端子７１からは受信誤り
訂正符号信号１１、入力端子７２・からはイレーシャ・
フラグ信号１４がＲＡＭ７３に入力され、ＲＡ Ｍ７３
でインターリブされた信号は、受信誤り訂正符号信号１
７が出力端子７４から、イレーシャ・フラグ信号１６が
出力端子７５から出力される。インターリブ用ＲＡ Ｍ
７３のインターリブ制御は、アドレス制御７６で行ない
、アドレス制御７６は、例えば第８図（ｂ）に示すよう
に、アドレス１．５．９．１３と横方向に書込み制御を
行ない、最後のアドレス１６まで書込むと次にアドレス
１．２．３．４と下から縦方向に読出して出力する。
上記構成を有する誤り訂正符号復号器によれば、復調器
２の出力信号である誤り訂正符号化されたディジタル信
号１１は、インターリブ回路７に入力 ・され、インタ
ーリブされた後、イレーシャ・デコーディング回路３の
一方の入力端子２１に入力される。イレーシャ・フラグ
判定器５の出力信号であるイレーシャ・フラグ信号１４
は、インターリブ回路７の他方の入力として入力され、
インターリブされた後、イレーシャ・デコーディング回
路３のもう一方の入力端子２２に入力される。
２の出力信号である誤り訂正符号化されたディジタル信
号１１は、インターリブ回路７に入力 ・され、インタ
ーリブされた後、イレーシャ・デコーディング回路３の
一方の入力端子２１に入力される。イレーシャ・フラグ
判定器５の出力信号であるイレーシャ・フラグ信号１４
は、インターリブ回路７の他方の入力として入力され、
インターリブされた後、イレーシャ・デコーディング回
路３のもう一方の入力端子２２に入力される。
インターリブ回路はすでに公知のように伝送路でのバー
スト誤りを拡散することができるので、これとイレージ
ヤ誤り訂正を組合わすことにより誤り訂正能力を上げる
効果がある。
スト誤りを拡散することができるので、これとイレージ
ヤ誤り訂正を組合わすことにより誤り訂正能力を上げる
効果がある。
なお、受信電界レベル信号１３を求める方法に関シ、タ
イレフト・コンバージョンのように高周波信号から直接
ベースバンド信号に変換して受信する場合には中間周波
信号ではなく、高周波信号から受信電界レベル信号を求
めるようにすれば良い。
イレフト・コンバージョンのように高周波信号から直接
ベースバンド信号に変換して受信する場合には中間周波
信号ではなく、高周波信号から受信電界レベル信号を求
めるようにすれば良い。
また、イレーシャ・デコーディング回路３は、本実施例
の他にも実現でき、イレーシャ・フラグ信号を用いた例
として、例えば、日本国特許出願昭和５６年第１６４５
５７号が有る。本発明の誤り訂正符号復号器は、このよ
うな他のイレーシャ・デコーディング回路を用いた場合
にも適用できることは明らかである。
の他にも実現でき、イレーシャ・フラグ信号を用いた例
として、例えば、日本国特許出願昭和５６年第１６４５
５７号が有る。本発明の誤り訂正符号復号器は、このよ
うな他のイレーシャ・デコーディング回路を用いた場合
にも適用できることは明らかである。
以上説明した通り本発明によれば、誤り訂正符号復号器
において誤り訂正符号を復号するにあたりイレージヤ誤
り訂正技術を用いるようにしたため、受信電界から測っ
たビット誤り率をもとに発生確率を計算しなくとも、簡
単な回路で極めて訂正能力の高い誤り訂正符号の復号器
を得ることができる効果がある。
において誤り訂正符号を復号するにあたりイレージヤ誤
り訂正技術を用いるようにしたため、受信電界から測っ
たビット誤り率をもとに発生確率を計算しなくとも、簡
単な回路で極めて訂正能力の高い誤り訂正符号の復号器
を得ることができる効果がある。
第１図は本発明に係る誤り訂正符号復号器の第１実施例
を示すブロック図、 第２図はイレーシャ・デコーディング回路の一実施例を
示す回路図及び動作説明図、 第３図は受信電界レベル検出器の一実施例を示す回路図
、 第４図はイレーシャ・フラグ判定器の一実施例を示す回
路図、 第５図は本発明に係る誤り訂正符号復号器の第２実施例
を示すブロック図、 第６図は差動加算器の一実施例を示す回路図、第７図は
本発明に係る誤り訂正符号復号器の第３実施例を示すブ
ロック図、 第８図はインターリブ回路の一実施例を示す回路図、 第９図は従来の誤り訂正符号復号器のブロック図である
。 １ ・・・・・・ 受信回路 ２ ・・・・・・ 復調器 ３ ・・・・・・ イレーシャ・デコーディング回路４
・・・・・・ 受信電界レベル検出器５ ・・・・・
・ イレーシャ・フラグ判定器６ ・・・・・・ 差動
加算器 ７ ・・・・・・ インターリブ回路 代理人 弁理士 岩 佐 義 幸 第３図 （ａ） （ｂ） 第２図 ≦ イし−ジャ・フラグ手り定器 第５図 ｉ薯勧加１器 第６図 返 ｊ 第７図 （ａ） （ｂ） 第８図
を示すブロック図、 第２図はイレーシャ・デコーディング回路の一実施例を
示す回路図及び動作説明図、 第３図は受信電界レベル検出器の一実施例を示す回路図
、 第４図はイレーシャ・フラグ判定器の一実施例を示す回
路図、 第５図は本発明に係る誤り訂正符号復号器の第２実施例
を示すブロック図、 第６図は差動加算器の一実施例を示す回路図、第７図は
本発明に係る誤り訂正符号復号器の第３実施例を示すブ
ロック図、 第８図はインターリブ回路の一実施例を示す回路図、 第９図は従来の誤り訂正符号復号器のブロック図である
。 １ ・・・・・・ 受信回路 ２ ・・・・・・ 復調器 ３ ・・・・・・ イレーシャ・デコーディング回路４
・・・・・・ 受信電界レベル検出器５ ・・・・・
・ イレーシャ・フラグ判定器６ ・・・・・・ 差動
加算器 ７ ・・・・・・ インターリブ回路 代理人 弁理士 岩 佐 義 幸 第３図 （ａ） （ｂ） 第２図 ≦ イし−ジャ・フラグ手り定器 第５図 ｉ薯勧加１器 第６図 返 ｊ 第７図 （ａ） （ｂ） 第８図
Claims (3)
- （１）無線伝送路を通じて送られてくる誤り訂正符号化
されたデータの誤り訂正符号復号器において、受信信号
を入力として復調し、誤り訂正符号化されたディジタル
信号を出力する復調器と、受信信号から受信電界レベル
信号を出力する受信電界レベル検出器と、前記受信電界
レベル検出器の信号レベルを入力として判定し、誤りが
発生し易いことを示すイレーシャ・フラグ信号にして出
力するイレーシャ・フラグ判定器と、前記復調器により
復調された受信誤り訂正符号を前記イレーシャ・フラグ
判定器により出力されたイレーシャ・フラグ信号を用い
て訂正復号するイレーシャ・デコーディング回路を備え
、受信誤り訂正符号を訂正復号することを特徴とする誤
り訂正符号復号器。 - （２）前記イレーシャ・フラグ判定器は、その出力段に
、１つのイレーシャ・フラグ信号に対し２つのイレーシ
ャ・フラグ信号を続けて出力する差動加算器を備えて成
ることを特徴とする特許請求の範囲第１項記載の誤り訂
正符号復号器。 - （３）前記イレーシャ・デコーディング回路は、その入
力段に、前記復調器からの受信誤り訂正符号と前記イレ
ーシャ・フラグ判定器からのイレーシャ・フラグ信号を
インターリブするインターリブ回路を備えて成ることを
特徴とする特許請求の範囲第１項記載の誤り訂正符号復
号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12419085A JPS61283225A (ja) | 1985-06-10 | 1985-06-10 | 誤り訂正符号復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12419085A JPS61283225A (ja) | 1985-06-10 | 1985-06-10 | 誤り訂正符号復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283225A true JPS61283225A (ja) | 1986-12-13 |
Family
ID=14879211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12419085A Pending JPS61283225A (ja) | 1985-06-10 | 1985-06-10 | 誤り訂正符号復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283225A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244020A (ja) * | 1991-11-14 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | インターリーブ式の誤り訂正符号を復号化するための復号器能力強化方法 |
| JP2012006952A (ja) * | 2003-10-31 | 2012-01-12 | Ishihara Sangyo Kaisha Ltd | ベンゾイルピリジン誘導体またはその塩の製造方法 |
-
1985
- 1985-06-10 JP JP12419085A patent/JPS61283225A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244020A (ja) * | 1991-11-14 | 1993-09-21 | Internatl Business Mach Corp <Ibm> | インターリーブ式の誤り訂正符号を復号化するための復号器能力強化方法 |
| JP2012006952A (ja) * | 2003-10-31 | 2012-01-12 | Ishihara Sangyo Kaisha Ltd | ベンゾイルピリジン誘導体またはその塩の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0643493B1 (en) | High performance error control coding in channel encoders and decoders | |
| CA2225574C (en) | Coding and decoding system using crc check bit | |
| US6065149A (en) | Error correction device for a communication system | |
| US5606569A (en) | Error correcting decoder and decoding method for receivers in digital cellular communication systems | |
| US6199190B1 (en) | Convolution decoding terminated by an error detection block code with distributed parity bits | |
| JP4199281B2 (ja) | Ｔｄｍａ無線システムにおけるソフト誤り補正 | |
| KR100240869B1 (ko) | 이중 다이버서티 시스템을 위한 데이터 전송 방법 | |
| US5497383A (en) | Error detector circuit for receiver operative to receive discretely-encoded signals | |
| US6581179B1 (en) | Methods for generating side information in the presence of time-selective fading | |
| US5206864A (en) | Concatenated coding method and apparatus with errors and erasures decoding | |
| AU646484B2 (en) | Bit error ratio detector | |
| JPH10215189A (ja) | イレージャー及び誤り訂正を伴うブロック復号を用いた非等化ディジタル受信機 | |
| CA2275643C (en) | Receiver decoder circuitry, and associated method, for decoding a channel encoded signal | |
| KR100213876B1 (ko) | 비터비 복호기를 이용한 비트 오율 측정 장치 | |
| US6519740B1 (en) | Bit detection method in a radio communications system | |
| KR19990001410A (ko) | 제로 상태 평가량을 이용한 비터비 복호 데이터의 품질 평가장치 | |
| US6332208B1 (en) | Data transmitting apparatus and data transmitting method | |
| EP0507444A2 (en) | Data transmission apparatus with error computer and maximal likelihood calculator | |
| JPS61283225A (ja) | 誤り訂正符号復号器 | |
| JPH08116313A (ja) | 無線伝送方式 | |
| JP3669960B2 (ja) | データ通信装置 | |
| JP2000174638A (ja) | リードソロモン符号受信回路 | |
| JPS6248126A (ja) | 誤り訂正符号復号器 | |
| JP3576653B2 (ja) | 符号化変調装置 | |
| KR100317280B1 (ko) | 이동단말기에서의리드-솔로몬곱부호의오류정정장치및방법 |