JPS6247389B2 - - Google Patents

Info

Publication number
JPS6247389B2
JPS6247389B2 JP278379A JP278379A JPS6247389B2 JP S6247389 B2 JPS6247389 B2 JP S6247389B2 JP 278379 A JP278379 A JP 278379A JP 278379 A JP278379 A JP 278379A JP S6247389 B2 JPS6247389 B2 JP S6247389B2
Authority
JP
Japan
Prior art keywords
signal
frequency
counter
synthesizer
pal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP278379A
Other languages
Japanese (ja)
Other versions
JPS5595468A (en
Inventor
Takashi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP278379A priority Critical patent/JPS5595468A/en
Publication of JPS5595468A publication Critical patent/JPS5595468A/en
Publication of JPS6247389B2 publication Critical patent/JPS6247389B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 この発明はNTSC方式の同期信号発生器といわ
ゆるPAL―M方式の同期信号発生器の主要部を
共用できるようにして回路構成の簡略化を図つた
NTSC方式及びPAL―M方式の同期信号発生器を
提案するものである。PAL―M方式とは、水平
同期周波数H及び垂直同期周波VがNTSC方式
の水平同期周波数及び垂直同期周波数に等しく、
色副搬送波周波数Cが、C=909H/4という
関係にあるPAL方式をいう。
[Detailed Description of the Invention] This invention aims to simplify the circuit configuration by making it possible to share the main parts of an NTSC system synchronization signal generator and a so-called PAL-M system synchronization signal generator.
This paper proposes a synchronization signal generator for NTSC and PAL-M systems. In the PAL-M system, the horizontal sync frequency H and vertical sync frequency V are equal to the horizontal sync frequency and vertical sync frequency of the NTSC system,
Refers to a PAL system in which the color subcarrier frequency C has the relationship C = 909 H/4 .

以下図面を参照してこの発明の一例を詳細に説
明しよう。第1図はこの発明の一例の系統図であ
つて、1NはNTSC方式において使用される原発
振器であつて、原発振周波数は色副搬送周波数
Cの4倍(=910H)に選定される。一方、
(1P)はPAL―M方式の原発振器であり、この場
合の原発振周波数は色副搬送波周波数Cの4倍
(=909H)に選定される。これら原発振出力は
分周用のカウンタ2にて1/4に分周されて夫々の
標準方式にあつた色副搬送波信号SCが形成され
る。
An example of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a system diagram of an example of the present invention, where 1N is the original oscillator used in the NTSC system, and the original oscillation frequency is the color subcarrier frequency.
It is selected to be four times as large as C (=910 H ). on the other hand,
(1P) is the original oscillator of the PAL-M system, and the original oscillation frequency in this case is selected to be four times the color subcarrier frequency C (=909 H ). These original oscillation outputs are frequency-divided into 1/4 by a frequency-dividing counter 2 to form color subcarrier signals S C suitable for each standard system.

10はシンセサイザで、NTSC方式の場合と
PAL−M方式の場合のいずれにおいても使用さ
れる。このシンセサイザ10において使用される
基準の周波数oとしては、このシンセサイザ1
0の共用化を達成するため特にNTSC方式の原発
振周波数が利用される。そして、このシンセサイ
ザ10からは、この実施例では水平周期の信号S
H、垂直周期の信号SV及びフイールド識別信号と
してのカラーフレーミング信号CFが形成され
る。
10 is a synthesizer, in the case of NTSC system and
It is used in both cases of PAL-M system. The reference frequency o used in this synthesizer 10 is
In order to achieve zero sharing, the original oscillation frequency of the NTSC system is especially used. From this synthesizer 10, in this embodiment, a horizontal period signal S
H , a vertical period signal S V and a color framing signal C F as a field identification signal are formed.

そのため、図のように基準信号SOはカウンタ
11に供給されて基準周波数Oが1/455に分周さ
れて水平同期周波数Hの2倍の信号S2Hが形成
され、これはさらにカウンタ12にて1/2に分周
されて水平周期の信号SHが形成される。信号S2
はさらにカウンタ13にて1/525に分周されてこ
れにより垂直周期の信号SVが形成される。
Therefore, as shown in the figure, the reference signal S O is supplied to the counter 11 and the reference frequency O is divided by 1/455 to form a signal S 2H that is twice the horizontal synchronization frequency H , which is further sent to the counter 12. The frequency is divided by 1/2 to form a horizontally periodic signal S H . signal S 2
H is further divided into 1/525 by a counter 13, thereby forming a vertical period signal S V.

なお、この垂直同期周波数Vの信号SVは1/4
のカウンタを有するロジツク回路14に供給され
て4フイールド周期のフイールド信号CFNが形成
され、またこれがさらに1/2のカウンタ15に供
給されて8フイールド周期のフイールド信号CFP
が形成される。
Note that the signal S V of this vertical synchronization frequency V is 1/4
is supplied to a logic circuit 14 having a counter of 4 to form a field signal C FN with a 4-field period, and this is further supplied to a 1/2 counter 15 to form a field signal C FP of 8 field periods.
is formed.

ここで、NTSC方式の場合色副搬送波信号SC
の位相が元に戻るフイールド周期は4フイールド
であり、PAL―M方式の場合は8フイールドで
あるから、上述のフイールド信号CFN,CFPと色
副搬送波信号SCとの相対位相が常に固定された
関係にあれば、これらフイールド信号CFN,CFP
を夫々の標準方式におけるカラーフレーミング信
号として利用できる。
Here, in the case of the NTSC system, the color subcarrier signal S C
The field period in which the phase of returns to the original value is 4 fields, and in the case of the PAL-M method, it is 8 fields, so the relative phase between the above-mentioned field signals C FN , C FP and the color subcarrier signal S C is always fixed. If the relationship is as follows, these field signals C FN and C FP
can be used as a color framing signal in each standard system.

相対位相の特定手段についてNTSC方式の場合
から説明するも、フイールド信号CFNによつて色
副搬送波信号形成用のカウンタ2のカウント状態
を制御(リセツト,ロード等)すれば、このフイ
ールド信号CFNによつて色副搬送波信号SCの位
相が規制されるから、これによつて相対位相が固
定される。この例ではカウンタ2に対する制御信
号としてフイールド信号CFNそのものではなく、
2m水平周期(mは整数)の信号が利用される。
すなわち、水平周期を基準にすると、2水平周期
毎に色副搬送波信号SCの位相がもとに戻るか
ら、この2m水平周期の信号でカウンタ2を制御
すればよい。
The means for specifying the relative phase will be explained from the case of the NTSC system.If the counting state of the counter 2 for forming the color subcarrier signal is controlled (reset, loaded, etc.) by the field signal C FN , this field signal C FN Since the phase of the color subcarrier signal S C is regulated by , the relative phase is fixed thereby. In this example, the control signal for counter 2 is not the field signal C FN itself, but
A signal with a horizontal period of 2m (m is an integer) is used.
That is, if the horizontal period is used as a reference, the phase of the color subcarrier signal S C returns to its original state every two horizontal periods, so it is sufficient to control the counter 2 with a signal of this 2 m horizontal period.

この例ではm=1の場合であつても1/2のカウ
ンタ16によつて制御信号S〓Hが形成され、こ
れがカウンタ2に供給されて、この2水平周期の
制御信号S〓Hで色副搬送波信号SCの位相が規制
される。そして、この制御信号S〓Hでさらにロ
ジツク回路14が制御(この例ではリセツト)さ
れて、これによりフイールド信号CFNの位相が制
御信号S〓Hで規制される結果、フイールド信号
FNと色副搬送波信号SCの相対位相がこの制御
信号S〓Hによつて固定され、このフイールド信
号CFNがカラーフレーミング信号となる。
In this example, even in the case of m=1, the control signal S〓 H is formed by the 1/2 counter 16, which is supplied to the counter 2, and the control signal S〓 H of two horizontal periods is used to generate the color. The phase of the subcarrier signal S C is regulated. Then, the logic circuit 14 is further controlled (in this example, reset) by this control signal S〓H , and as a result, the phase of the field signal CFN is regulated by the control signal S〓H . The relative phase of the subcarrier signal S C is fixed by this control signal S 〓 H , and this field signal C FN becomes a color framing signal.

ところで、カウンタ2のカウント位相の制御
は、制御信号S〓Hそのものを利用しても行なう
こともできるが、この例では以下に述べるような
理由により、この制御信号S〓Hを一旦原発振出
力SNに規格化した出力を制御信号として利用し
た場合である。
By the way, the count phase of counter 2 can also be controlled by using the control signal S 〓 H itself, but in this example, for the reasons described below, this control signal S 〓 H is temporarily output from the original oscillation. This is a case where the output normalized to S N is used as a control signal.

すなわち、原発振出力SNから水平周期の信号
S〓Hを得るまでには多数のカウンタが介在され
るので、一般にはこれらカウンタによつて時間遅
れが生じ、またカウンタ2がエツジド・トリガー
タイブでない場合には、制御信号が「1」か
「0」の状態でカウント位相が制御されるもので
あるから、この制御信号のパルス幅が原発振出力
Nの1クロツク幅以上あると、パルス幅の相異
で制御されるカウント位相も変動することにな
る。
That is, since a large number of counters are used to obtain the horizontal period signal S from the original oscillation output S In this case, the count phase is controlled when the control signal is "1" or "0", so if the pulse width of this control signal is one clock width or more of the original oscillation output S N , the pulse width The count phase controlled by the difference in , will also vary.

そのため、これらの原因で制御信号S〓Hによ
つて制御されるカウント位相を常に固定すること
ができなくなる虞れが生ずる。この実施例ではこ
のようなカウンタ制御の不安定要素を原発振出力
Nに規格化することで除去してある。
Therefore, due to these reasons, there is a possibility that the count phase controlled by the control signal S– H cannot always be fixed. In this embodiment, such unstable elements of counter control are removed by normalizing them to the original oscillation output S N .

第2図は規格化回路20の一例で、これは2個
のD型フリツプフロツプ回路21,22で構成さ
れ、夫々のクリヤー端子に信号S〓Hが供給さ
れ、クロツク端子に原発振出力SNである基準信
号SOが供給される。前段のフリツプフロツプ回
路21のD1端子は直流電圧B+が印加されている
から、第3図に示すようにクロツク用の基準信号
Oの立上りよりτだけ遅れて信号S〓H(同図
B)が入力すると、この信号S〓Hの入力直後に
おける基準信号SOの立上りでQ1端子の出力Sq1
が同図の如く立上る。その反転出力q1(同図
D)は後段のフリツプフロツプ回路22のD2
子に供給されるから、結局Q2端子の出力Sq2は信
号S〓Hの入力直後の基準信号SOの1サイクルの
立上りに同期して、この1サイクルの間だけ得ら
れることになり(同図E)、信号S〓Hに基いて4
Cの基準信号SOが規格化される。
FIG. 2 shows an example of the normalization circuit 20, which is composed of two D-type flip-flop circuits 21 and 22, with a signal S H supplied to each clear terminal, and an original oscillation output S N supplied to the clock terminal. A certain reference signal S O is provided. Since the DC voltage B + is applied to the D1 terminal of the flip - flop circuit 21 in the previous stage, the signal S〓H (in the figure B), the output of the Q1 terminal S q1 occurs at the rising edge of the reference signal S O immediately after the input of this signal S 〓 H.
stands up as shown in the figure. The inverted output q1 (D in the same figure) is supplied to the D2 terminal of the flip-flop circuit 22 in the subsequent stage, so the output Sq2 of the Q2 terminal is one cycle of the reference signal SO immediately after the input of the signal S〓H . It is synchronized with the rising edge and is obtained only during this one cycle (E in the same figure), and based on the signal S
The reference signal S O of C is standardized.

この規格化出力Sq2は基準信号SOの1サイク
ル以内のパルス幅を有する。従つて、この規格化
出力Sq2でカウンタ2を制御すれば、カラーフレ
ーミング信号CFNと色副搬送波信号SCとの位相
関係が常に一定となる。
This normalized output S q2 has a pulse width within one cycle of the reference signal S O. Therefore, if the counter 2 is controlled by this normalized output S q2 , the phase relationship between the color framing signal C FN and the color subcarrier signal S C will always be constant.

ところで、NTSC方式の場合には原発振周波数
が910Hで、基準周波数Oと同一であるから、
第1図に示した回路をNTSC方式の同期信号発生
器として使用する場合には原発振出力SNを直接
シンセサイザ10に供給すればよい。これに対
し、PAL―M方式の場合には原発振周波数が909
Hであるので、この回路をPAL―M方式の同期
信号発生器として使用する場合には、原発振出力
Pを基準信号SOとして直接的には利用すること
ができない。
By the way, in the case of the NTSC system, the original oscillation frequency is 910 H , which is the same as the reference frequency O , so
When the circuit shown in FIG. 1 is used as an NTSC synchronization signal generator, the original oscillation output S N may be directly supplied to the synthesizer 10. In contrast, in the case of the PAL-M method, the original oscillation frequency is 909
Therefore , when this circuit is used as a PAL-M synchronizing signal generator, the original oscillation output S P cannot be directly used as the reference signal S O.

そこで、この発明では可変発振器を設け、この
可変発振器で得られた910Hの発振出力(原発振
出力SPに位相ロツクされたもの)を基準信号SO
として利用するもので、30は電圧制御型の可変
発振器(VCO)を示す。
Therefore, in this invention, a variable oscillator is provided, and the 910 H oscillation output (phase-locked to the original oscillation output S P ) obtained by this variable oscillator is used as the reference signal S O
30 indicates a voltage controlled variable oscillator (VCO).

第1及び第2のスイツチSW1,SW2は破線の如
く切換えられ、原発振出力SPは第1のスイツチ
SW1を介してカウンタ31に供給されて1/909に
分周されて水平周期の信号SH〓が形成される。
The first and second switches SW 1 and SW 2 are switched as shown by the broken line, and the original oscillation output S P is switched as shown by the broken line.
The signal is supplied to the counter 31 via SW 1 and frequency-divided to 1/909 to form a horizontal period signal S H .

一方、VCO30で得られた発振出力は第2の
スイツチSW2を通じてカウンタ11に基準信号S
Oとして供給され、その結果PAL―M方式の場合
もNTSC方式の場合と同じく端子12aに水平周
期の信号SHが得られ、端子13aに垂直周期の
信号SVが得られることになる。そして、上述し
た水平周期の信号SH〓はカウンタ12より得ら
れた水平周期の信号SHと共に位相比較器32に
供給されて位相比較されると共に、その出力がロ
ーパスフイルタ33を通じてVCO30にその制
御電圧として供給される。このPLL系の存在で信
号SHとSH〓の位相が一致せしめられるから、
VCO30の発振出力をシンセサイザ10に対す
る基準信号SOとして利用することができ、その
結果このシンセサイザ10をPAL―M方式の同
期信号発生器のシンセサイザとしても利用するこ
とができるようになる。
On the other hand, the oscillation output obtained by the VCO 30 is sent to the counter 11 via the second switch SW2 as the reference signal S.
As a result, in the case of the PAL-M system as well as in the case of the NTSC system, a signal S H with a horizontal period is obtained at the terminal 12a, and a signal S V with a vertical period is obtained at the terminal 13a. The horizontal period signal S H 〓 described above is then supplied to the phase comparator 32 together with the horizontal period signal S H obtained from the counter 12 for phase comparison, and its output is passed through the low pass filter 33 to the VCO 30 to control its control. Supplied as voltage. Because the existence of this PLL system makes the phases of the signals S H and S H 〓 match,
The oscillation output of the VCO 30 can be used as a reference signal S O for the synthesizer 10, and as a result, the synthesizer 10 can also be used as a synthesizer for a PAL-M synchronization signal generator.

続いて、PAL―M方式でのカラーフレーミン
グについて述べる。この例ではカウンタ35によ
つて1/2100に分周さされた8フイールド周期の分
周出力S〓Vがカウンタ2の制御信号として利用
される。この場合も分周出力S〓Vを原発振出賄
力SPに規格化した出力でカウンタ2が制御され
る。40が規格化回路で、その構成及び動作説明
は省略する。第3のスイツチSW3は破線の如く切
換えられる。
Next, we will discuss color framing in the PAL-M system. In this example, the frequency-divided output S〓V of 8 field periods, which is frequency-divided by the counter 35 to 1/2100, is used as a control signal for the counter 2. In this case as well, the counter 2 is controlled by an output obtained by normalizing the frequency-divided output S〓V to the original oscillation output power SP . 40 is a standardization circuit, and its configuration and operation description will be omitted. The third switch SW3 is switched as shown by the broken line.

カウンタ2に対する制御信号として利用したこ
の分周出力S〓Vはさらにカウンタ13,15及
びロジツク回路14のカウンタに対する制御信号
(セツトパルス又はリセツトパルス)として供給
される。このように分周出力S〓Vで色副搬送波
信号形成用のカウンタ2と、フイールド信号形成
用のカウンタ13,15及びロジツク回路14の
カウンタのカウント位相を同時に制御すれば、色
副搬送波信号SCとフイールド信号CFPの相対位
相が固定されるため、フイールド信号CFP
PAL―M方式におけるカラーフレーミング信号
として利用することができる。
This frequency divided output S〓V used as a control signal for the counter 2 is further supplied as a control signal (set pulse or reset pulse) to the counters 13, 15 and the counter of the logic circuit 14. In this way, if the count phase of the counter 2 for forming the color subcarrier signal, the counters 13 and 15 for forming the field signal, and the counter of the logic circuit 14 are simultaneously controlled by the divided output S〓 V , the color subcarrier signal S Since the relative phase of C and field signal C FP is fixed, field signal C FP is
It can be used as a color framing signal in the PAL-M system.

なお、シンセサイザ10で得られた水平周期の
信号SH、垂直周期の信号SV、カラーフレーミン
グ信号CF及び色副搬送波信号SCは同期信号合成
器(特に図示せず)に供給されて、これより水平
及び垂直の各同期パルス、水平及び垂直の各駆動
パルス等のテレビジヨンシステムやVTRシステ
ム等において必要とされる各種の同期信号や、編
集、多元中継などにおいて使用されるカラーフレ
ーミング信号が形成されるものである。
Note that the horizontal period signal S H , vertical period signal S V , color framing signal C F and color subcarrier signal S C obtained by the synthesizer 10 are supplied to a synchronization signal synthesizer (not particularly shown). From this, various synchronization signals required in television systems, VTR systems, etc., such as horizontal and vertical synchronization pulses, horizontal and vertical drive pulses, and color framing signals used in editing, multiple relay, etc. It is something that is formed.

以上説明したようにこの発明によればNTSC方
式及びPAL―M方式の同期信号発生器におい
て、この同期信号発生器の主要部であるシンセサ
イザ10を共用することができるので、回路構成
の簡略化を図ることができる。
As explained above, according to the present invention, the synthesizer 10, which is the main part of the synchronous signal generator, can be used in common in the NTSC system and PAL-M system synchronous signal generator, so that the circuit configuration can be simplified. can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一例を示す系統図、第2図
は規格化回路の一例を示す接続図、第3図はその
動作説明に供する波形図である。 1P,1Nは原発振器、10はシンセサイザ、
20,40は規格化回路、30はVCOである。
FIG. 1 is a system diagram showing an example of the present invention, FIG. 2 is a connection diagram showing an example of a standardization circuit, and FIG. 3 is a waveform diagram for explaining its operation. 1P and 1N are the original oscillators, 10 is the synthesizer,
20 and 40 are standardization circuits, and 30 is a VCO.

Claims (1)

【特許請求の範囲】 1 NTSC方式における色副搬送波周波数の整数
倍の周波数を発振する第11の原発振器と、PAL
―M方式における色副搬送波周波数の整数倍の周
波数を発振する第2の原発振器と、入力基準信号
を分周して少なくとも水平周期の信号と垂直周期
の信号を得るシンセサイザと、上記第1の原発振
器の発振周波数と略同一の周波数を発振する可変
発振器とを有し、 NTSC方式の場合には上記第1の原発振器の発
振出力がスイツチを介して上記シンセサイザに入
力基準信号として供給され、 PAL―M方式の場合には上記可変発振器の発
振出力が上記スイツチを介して上記シンサセイザ
に入力基準信号として供給されると共に、 上記第2の原発振器の発振出力を分周して得た
水平周期の信号と上記シンセサイザより得られる
水平周期の信号との位相比較出力で上記可変発振
器が制御されるようになされ、 上記スイツチがNTSC方式及びPAL―M方式で
切り換えられるようになされた同期信号発生器。
[Claims] 1. An 11th source oscillator that oscillates a frequency that is an integral multiple of the color subcarrier frequency in the NTSC system, and a PAL
- a second source oscillator that oscillates a frequency that is an integral multiple of the color subcarrier frequency in the M method; a synthesizer that divides the input reference signal to obtain at least a horizontal period signal and a vertical period signal; It has a variable oscillator that oscillates at substantially the same frequency as the oscillation frequency of the original oscillator, and in the case of the NTSC system, the oscillation output of the first original oscillator is supplied to the synthesizer as an input reference signal via a switch, In the case of the PAL-M system, the oscillation output of the variable oscillator is supplied to the synthesizer as an input reference signal via the switch, and the horizontal period obtained by frequency-dividing the oscillation output of the second original oscillator. The variable oscillator is controlled by the output of a phase comparison between the signal and the horizontal period signal obtained from the synthesizer, and the switch is configured to switch between the NTSC system and the PAL-M system. .
JP278379A 1979-01-12 1979-01-12 Synchronizing signal generator Granted JPS5595468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP278379A JPS5595468A (en) 1979-01-12 1979-01-12 Synchronizing signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP278379A JPS5595468A (en) 1979-01-12 1979-01-12 Synchronizing signal generator

Publications (2)

Publication Number Publication Date
JPS5595468A JPS5595468A (en) 1980-07-19
JPS6247389B2 true JPS6247389B2 (en) 1987-10-07

Family

ID=11538932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP278379A Granted JPS5595468A (en) 1979-01-12 1979-01-12 Synchronizing signal generator

Country Status (1)

Country Link
JP (1) JPS5595468A (en)

Also Published As

Publication number Publication date
JPS5595468A (en) 1980-07-19

Similar Documents

Publication Publication Date Title
US4769704A (en) Synchronization signal generator
JPS6033031B2 (en) PAL synchronization signal generator
JP2635667B2 (en) Automatic frequency control circuit
US6018273A (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
JPS6247389B2 (en)
JPS6161308B2 (en)
JPH0752843B2 (en) PLL circuit
JPH09130237A (en) Pll circuit and transfer data signal processor
JPS62131630A (en) Pll circuit
KR100207633B1 (en) Phase locked loop circuit
JPH01288172A (en) Synchronizing signal generator
JPS62176272A (en) Synchronizing circuit
JPS637078B2 (en)
JPH05145788A (en) Horizontal synchronizing separator circuit
JPH05199498A (en) Clock generating circuit
JP2508863B2 (en) Pedestal clamp circuit
JP2571137B2 (en) PLL for frame unit processing system
JPS63299576A (en) Generating circuit for horizontal drive pulse
JPH02165779A (en) Horizontal afc circuit
JPS61292418A (en) Phase locked oscillation circuit
JPS63173467A (en) Blanking pulse generator for horizontal synchronizing signal
JPH08237119A (en) Pll circuit
JPH0630295A (en) Synchronizing circuit for video signal
JPS6129596B2 (en)
JPH053951B2 (en)