JPS6247379B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、高速度周波数シンセサイザにおける
改良に関し、より特定的には、位相ロツクループ
形周波数シンセサイザに関する。 第１図に示される、従来形のタイプの位相ロ
ツクループ形周波数シンセサイザにおいては、出
力周波数（_p）は基準周波数（_r）のＮ倍に等
しい。ループがロツクされかつ安定化されている
と仮定すれば、周波数偏位（Δ）が電圧制御発
振装置（VCO）に導入されたとき該VCOは周波
数の滑りなしに正規の周波数に復帰する。前記の
場合、周波数偏位（Δ）は過度に大でないもの
とする。前記の周波数誤差対復帰時間の関係は、
ループ帯域幅および減衰係数に依存する。 正規の構成において、帰還ループがロツクされ
ており、VCOの周波数が_p＋Δの範囲内にあ
るとすると、適切な初期条件が存在する限り、該
VCO周波数は周波数の滑りなしに_pに復帰させ
られる。 周波数の離散的な変化を与えるように出力周波
数を変化させることが頻繁に希望される。前記の
システムにおいては、分周比Ｎが変化させられ、
それにより該VCOが周波数を離散的に変化させ
る。或るシステムにおいては、該Ｎが変化させら
れた時点と周波数が或る特定の誤差（_e）の範
囲内に整定した時点の間の時間（整定時間）が重
要である。整定時間が可能な限り短かいことが頻
繁に希望されかつ好適とされる。 最適化されたループにおいては、整定時間は基
準周波数（_r）に概略的に反比例する。基準周
波数_rが大きくなればなるほど、必要とされる
整定時間はそれだけ短かくなる。該Ｎを１つずつ
増加または減少させることは、出力周波数_pを
_rだけ変化させる。このようにして、整定時間
はチヤンネル間隔に反比例する。しかしながら、
前述のシステムにおいては、分周比Ｎが整数でな
ければならないことが周波数分周装置の通常の性
質であることが、ある程度不利な条件となつてい
る。 本発明は、第１図に示される従来形の位相ロツ
クループ形周波数シンセサイザの変更を行い、そ
れにより、従来整数である分周比Ｎが使用されて
いたことに対して、分周比Ｎが平均値として非整
数であることが可能であることが企画される。 基準周波数が増大されることが可能であり、か
つ、整定時間は基準周波数に概略的に反比例する
ので、前記の態様はチヤンネル間隔を増大させる
必要なしにシステムの整定時間を減少させる。 前記の変更は、回路上では主として、非整数で
ある分周比Ｎを使用することを許容するプログラ
ム可能な分周装置の使用により実行され、前記の
非整数である分周比は、Ｎが偶数のときＮ／Ｘに
より分周を行い、Ｎが奇数のとき（Ｎ＋１）／Ｘ
および（Ｎ−１）／Ｘにより交互に分周を行うこ
とにより達成され、ＸはＮより小なる整数であ
る。前記の動作を実現するために好適な回路が提
供され、それにより、希望される出力周波数が、
チヤンネル間隔を変化させることなしに前記の分
周装置のプログラミングによつて実現され得る。 該Ｎのプログラム値が奇数であるとき、該
VCO周波数の近傍に、正側または負側の基準周
波数および基準周波数の高周波における実質的な
側波帯が、存在する可能性がある。前記の妨害的
な側波帯を除去するために、側波帯を生じさせる
サンプルおよびホールド出力の変動を打消す減衰
装置が設けられる。側波帯を除去する代りの手段
は、パルスにより作動されるラツチに印加される
アンドゲートの出力を発生させるものである。そ
れにより、基準周波数の鋸歯状波と同期した方形
波を有するラツチ出力が生ずる。前記の２つの波
形、すなわち鋸歯状波とラツチ出力を適切な比率
において加算することにより、或る波形が発生
し、該波形がサンプリングされたときに生ずるサ
ンプルおよびホールド出力は、直流であり、それ
により任意の妨害的な側波帯が除去される。ラツ
チ出力の方形波の振幅がＮに反比例するとすれ
ば、Ｎの全ての値に対する完全な補償が達成され
る。前記の動作は、ラツチの次段に挿入されるデ
イジタル対アナログ変換装置（Ｄ／Ａ）により実
現され得る。Ｎの値の平均値において完全な補償
が行われることで充分であれば、該Ｄ／Ａ変換装
置は省略され得る。 本発明によれば、前述のシステムを実現するた
めに、モデユラス制御カウンタ（modulus
control counter）および基本カウンタと結合さ
れた、VCO出力に関し計数を二重モデユラス形
カウンタ（dual modulus counter）もまた使用
される。該モデユラス制御カウンタはプログラム
された数値に設定され、該プログラムされた数値
は、二重モデユラス形カウンタが１つのパルスを
出力する毎に１つずつ減少させられる。二重モデ
ユラス形カウンタは、基本カウンタがゼロに達す
るまで分周を行い、基本カウンタがゼロに達した
とき該基本カウンタは位相検出装置にパルスを出
力する。前記の基本カウンタがゼロに達したとき
にはまた、モデユラス制御カウンタおよび基本カ
ウンタは、奇数または偶数のいずれであることも
できる。プログラムされた値に再設定され、次の
計数サイクルが開始される。交番サイクルに関す
る修正されたプログラムもまた、Ｎの或る値にお
いて提供される。 従つて、本発明の目的は、出力周波数の変更に
際するシステムの整定時間を最小にする高速度周
波数シンセサイザを提供することにある。 本発明の目的はまた、チヤンネル間隔を増大さ
せる必要なしに整定時間を最小にすることにあ
る。 本発明の目的の他の１つは、タイミングおよび
雑音の問題をひき起こすVCO周波数の近傍に生
ずる側波帯を補償するような前述のシステムを提
供することにある。 前記およびその他の本発明の目的は、本明細書
に記述され添付の図面により図解される配置によ
り実現される。 第１図においては、従来形のタイプの位相ロ
ツクループ形周波数シンセサイザ１０がブロツク
回路図に図示されている。ループは、通常サンプ
ルおよびホールド装置である位相検出装置１２に
より形成され、該位相検出装置１２は、該位相検
出装置に導入される基準信号（_r）の位相を、
帰還ループを経由して位相検出装置に導入される
出力信号（_p）の位相と、比較する。位相検出
装置の出力は、低域フイルタ１６を通して積分装
置１４の入力に印加され、該低域フイルタの出力
は、制御電圧１８として電圧制御発振装置
（VCO）の入力に印加される。制御電圧１８は、
プログラム可能な２進分周装置２２において適切
な周波数の分周を行つた後の該VCOの出力信号
周波数と基準周波数との間の位相検出装置におけ
る位相比較により決定される。従つて、発振装置
の出力はプログラム可能な分周装置２２を通して
位相検出装置１２に帰還される。 プログラム可能な分周装置２２はＮまで分周ま
たは計数するようにプログラムされるが、前記の
Ｎは分周比であり２進数のプログラム２４により
該プログラム可能な分周装置に記入される。勿
論、後述で明らかになるように２進数以外の代り
のプログラミングが使用され得る。 前述されたように周波数を離散的に変化させる
システムにおいては、分周比Ｎは希望される目的
にかなうように変化させられ、最終的には、発振
装置２０は、周波数を離散的に変化させる。分周
比が変化させられた時点と周波数が整定した時点
の間の時間は頻繁に重要になるが、通常のプログ
ラム可能な分周装置においては、Ｎは整数であり
整定時間はチヤンネル間隔の増大という代償を払
うことによつてのみ減少させられる。 第２図に示される本発明による装置において
は、Ｎの値が非整数であることができ、それによ
り基準周波数（_r）を増大させることができ、
それにより整定時間の減少がチヤンネル間隔を増
大させる必要なしに実現されるような回路が使用
される。第２図に示されるように、基準周波数は
希望されるように増大させられ得るが、第２図に
おけるシステムの動作の態様は、数値を挙げた例
により、最も容易に理解され得る。基準周波数
（_r）が2MHzであると仮定すれば、100MHzの出
力周波数（_p）を得るためには、プログラム可
能な分周装置２２は50により分周されねばなら
ず、該50＝Ｎ／２でありそれゆえＮ＝100であ
る。該100は２進数において1100100として表現さ
れる。最後の桁は最下位ビツト（LSB）をあらわ
し、該LSBはアンドゲート２６に印加され得る。
前記のアンドゲート２６はまた補助的カウンタ
（２により分周を行う）３０からの入力を受信
し、該補助カウンタ３０はプログラム可能な分周
装置２２の出力からの帰還による入力を受信す
る。アンドゲート２６の出力は全加算器２８に接
続され、該全加算器２８の出力はプログラム可能
な分周装置２２に供給される。 前記のLSBがゼロのとき、アンドゲートの出力
もまたゼロであり、そして、全加算器２８の出力
の値は全加算器の入力の値に等しい。前述の例に
おいては全加算器の入力および出力の値は、２進
数であらわすと110010であり、すなわち50であ
る。全加算器の出力が50に等しいから全加算器の
出力はプログラム可能な分周装置に供給されプロ
グラム可能な分周装置は希望される値である50に
より分周を行うようにプログラムされる。 周波数を離散的に変化させるためにＮが101ま
たは他の任意の奇数値に変化させられたとすれ
ば、前記のLSBは１となり、それにより補助的カ
ウンタ（２により分周を行う）３０の出力がアン
ドゲート２６を経由して全加算２８に印加され
る。補助的カウンタ（２により分周を行う）の出
力がゼロであるとすれば、プログラム可能な分周
装置２２は前述のように50により分周を行う。プ
ログラム可能な分周装置が計数し終えたとき、補
助的カウンタ（２により分周を行う）の出力は１
に変えられ、プログラム可能な分周装置は今度は
51により分周を行う。前述の動作により、プログ
ラム可能な分周装置は50および51により交互に分
周を行うようになり、それにより、分周比の平均
値は、Ｎ／２である50.5になる。このようにして
Ｎ＝101のとき希望される出力周波数である101M
Hzが得られる。 しかしながら、プログラム可能な分周装置の分
周比はＮ／２の形に制限されるものではなく、補
助的カウンタの基数およびアドレスが適切に選択
される限りは、分母ＸはＮより小なる任意の整数
であることができることが注目されるべきであ
る。 図示されたシステムの多くの適用例において
は、頻繁に希望されない側波帯が発生する。前記
の側波帯の発生は、理想的システムにおいてより
は、実際の装置において存在している状態による
ものである。前述のように、位相検出装置は、通
常にはサンプルおよびホールド装置である。サン
プリングされる信号は基準周波数（_r）から得
た鋸歯状波である。サンプリングはプログラム可
能な分周装置が計数を完了する毎に行われる。サ
ンプリングされた値は、次のサンプリングが行わ
れるまで、通常はキヤパシタにおいて保持され
る。理想的なシステムにおいては、システムが安
定した後にはサンプルおよびホールド出力は側波
帯をともなわない低振幅の純粋な直流になるであ
ろう。しかしながら、実際には、前記の出力は通
常、サンプリングパルスを通して供給されるサン
プリング周波数およびその高周波におけるエネル
ギ成分、漏洩によるレベルの減衰、有限なサンプ
リング時間、ジツタ、雑音等をともなうであろ
う。前記の事実の結果として、前述のエネルギ成
分の或るものは、低域フイルタを通して発振装置
へ通過し、それにより発振装置において離散的な
側波帯を生ずる。 第２図に示される本発明による配置において、
Ｎのプログラム値が偶数であるとき、プログラム
可能な分周装置２２はサイクル毎にＮ／２より分
周を行い、従つて、離散的な発振装置側波帯はす
べて、サンプルおよびホールド動作が不完全であ
るために生じたものであろう。前記の側波帯は、
発振装置の周波数から±２（_r）およびその倍
数だけ離隔しており、有利に除去されるものであ
る。更に、Ｎのプログラム値が奇数であるとき、
側波帯を補償する波形は、第３図ＡないしＣに示
されるようなものになる。 再び前述の例を参照すると、第３図Ａに示され
る鋸歯状波の周波数は基準周波数（_r）である
2MHzに等しい。プログラム可能な分周装置が50
および51の間で交互にプログラムされるために、
位相検出装置により行われる連続した２つのサン
プリングの間の間隔は、交番的に変化する。位相
検出装置により得られるサンプルおよびホールド
出力は、第３図Ｂに示されるような矩形波であ
り、該出力の基本周波数は（_r）であり、それ
により、発振装置周波数の近傍に±（_r）および
その倍数における実質的な側波帯が発生する可能
性がある。しかしながら、第３図Ｃに示されるア
ンドゲート２６の出力波形は、反転されている点
を除いて、サンプルおよびホールド出力の波形と
正確に同一の波形を有する。それゆえ、サンプル
およびホールド出力の変動は、アンドゲートの出
力と位相検出装置の出力とを加算することにより
打消され得るが、前記の加算動作は、第４図に示
される加算装置３２により達成される。 第４図に示されるシステムの動作は、希望され
ない側波帯の打消しを行なうために付加された回
路についてを除いて、第２図のシステムについて
記述された動作と同一である。従つて、類似の部
分は同一の番号が付されている。 側波帯を消去する最も簡単な実施方法において
は、減衰装置３４が設けられ、Ｎの値がその平均
値＝（Nmin＋Nmax）／２であるときに完全な打
消しが行われるように、減衰装置３４が調整され
る。例えば、Nmax／Nmin＝1.2とすると、Ｎの
平均値について完全な打消し動作が行われるよう
にすると、Ｎ＝NmaxおよびＮ＝Nminのときに
90％の打消し動作が行われる。更に、打消し動作
をより改善することは、変化するＮの値に反比例
する帰還電圧３６を作成することにより実現さ
れ、それにより、Ｎのすべての値について完全な
打消し動作が行われることが許容される。 システムにおいて希望されない側波帯に対する
補償を実行する代りの手段が第５図に示されるブ
ロツク回路図によりあらわされる。基本的な動作
は、Ｎが奇数であるとき生ずる、サンプルおよび
ホールド出力の変動を異つた態様において除去す
る手段についてを除いて、第２図および第４図の
システムにおいて前述された動作と同一である。
第５図に示されるブロツク回路図に関係する波形
は、後述されるように第６図ＡないしＦに示され
る。従来形の鋸歯状波発生装置３７が設けられ、
２・_rの周波数を有するパルス列から得られる
鋸歯状波が発生させられる。アンドゲート２６の
出力は反転装置３８に印加され、反転装置３８
は、前記信号を反転させかつラツチ４０に印加
し、ラツチ４０は入力端子４２を通して基準パル
ス列の個々のパルスにより作動される。前記の基
準パルス列は、第６図ＤおよびＥにそれぞれ示さ
れるアンドゲート出力および反転されたアンドゲ
ート出力とともに第６図Ａに示される。 ラツチ４０の出力は鋸歯状波発生装置３７によ
り発生させられる鋸歯状波と同位相の方形波であ
る。前記のラツチ出力波形は第６図Ｆに示される
前述の方形波である。前記の２つの波形、すなわ
ち、ラツチ出力の波形および鋸歯状波発生装置の
出力波形を、減衰装置３４により設定される適切
な比率において、加算装置３２により加算するこ
とにより、第６図Ｂに示される波形が生ずる。Ｎ
が奇数であるとき、前記の波形が位相検出装置に
より（Ｎ＋１）／２および（Ｎ−１）／２の間隔
においてサンプリングされるとき、サンプルおよ
びホールド出力は、第６図Ｃに示されるような直
流であり、理想的状況に匹敵するものである。し
かしながら、すべての値のＮに対する完全な補償
を実現するためには、方形波の振幅はＮに反比例
すべきである。前記の態様は、ラツチの出力と減
衰装置３４の間に挿入されるデイジタル対アナロ
グ（Ｄ／Ａ）変換装置４４の使用により容易に実
現され得る。勿論Ｎの平均値において補償される
ことで充分であれば、Ｄ／Ａ変換装置は不必要で
ある。第６図に示される特定の配置もまた、有利
には、位相検出装置のサンプルおよびホールド機
能の後段ではなくて前段において側波帯の補償を
行う。前記の態様を実行することにより、前述の
配置は、位相検出装置によるサンプルおよびホー
ルド動作が実行された後に側波帯の補償が行われ
るとすれば存在する可能性があるタイミングおよ
び雑音の問題を、減少させる。 前記のシステムの実現は、第７図および第８図
に示されるブロツク回路の分周装置により達成さ
れ得る。第７図および第８図の装置はいずれも、
発振装置２０からの周波数出力（_p）を受信す
る標準形の２重モデユラス形カウンタ４６を利用
する。特に第７図について言えば、システムにお
ける特定の要素のみが、前記に引用された要素の
うち、システムにおいて適切な位置に包含される
と考えられるものとともに図示されている。第７
図に示される配置の動作は、基準周波数_rが6M
Hzであり周波数出力が（3N）ＭHzであると仮定
される例により最も良く説明され得る。 計数サイクルの開始時点において、モデユラス
制御カウンタ４８は、プログラム数を供給されか
つ該プログラム数に設定される。前記のプログラ
ム数は、二重モデユラス形カウンタが、モデユラ
ス制御カウンタにおいて受信されるパルスを出力
する毎に１つずつ減少させられる。前記のパルス
はまた基本カウンタ５０に伝送され、かつ、二重
モデユラス形カウンタは基本カウンタがゼロに達
するまで16により分周を行い、基本カウンタは、
ゼロに達したときに位相検出装置１２にパルスを
出力する。基本カウンタからの前記のパルスはま
た、モデユラス制御カウンタ４８および基本カウ
ンタをプログラム数に再設定し、それにより次の
計数サイクルの開始が指示される。勿論、希望さ
れるならば、プログラム数を１つずつ減少させる
代りに、カウンタがゼロにおいて開始され、プロ
グラム数に達したときに終了させることも可能で
ある。 下記の第１表は、出力周波数_p、分周比Ｎ、
モデユラス制御カウンタ４８に対するプログラム
値Ａ、および、基本カウンタ５０に対するプログ
ラム値Ｂの間の関係を示す表である。

【表】

【表】 注目されるように、第１表の第１行は、前記の
カウンタにプログラムされ得る数値であつて、か
つ、周波数の離散的な変化において等間隔の変化
を維接し得る最小の数値をあらわす。 しかしながら※印により指示される特定の値の
Ｎに対しては、基本カウンタ５０は、システムの
交番するサイクルについて相異なるプログラム値
を有する必要がある。それにより、第７図に示さ
れるように、アンドゲート２６からの入力信号を
有する全加算器の必要性が生ずる。Ｎのプログラ
ム値は、２進数であらわした分周比であり、最小
値480を有し、全加算器の出力を通して、モデユ
ラス制御カウンタ４８の４ビツトの入力および基
本カウンタ５０の入力に供給される。 全加算器に対する前述した必要性は、第８図に
示される部分的にとりあげて図示される配置を使
用することにより除去され得る。 モデユラス制御カウンタ４８に対するプログラ
ム値Ａおよび基本カウンタ５０に対するプログラ
ム値Ｂの選択された例が、Ｎの値の変化に従つて
第２表に示される。

【表】 前述の第８図に示される配置においては、２進
数の分周比は、基本カウンタ５０および全加算器
５２のプログラムされ、全加算器５２は、アンド
ゲート２６からの信号を受信する入力を有し、モ
デユラス制御カウンタ４８への５ビツトの出力を
有する。明らかなことではあるが、前記の２つの
プログラム様式の基本的相違は、分周比Ｎ＝511
のとき明瞭となり、その場合に、モデユラス制御
カウンタ４８は、第７図に示される装置について
計数能力が15であるのに比べて、第８図に示され
る配置については計数能力が16である。前記の計
数能力１６は、511，543等の値を有する分周比Ｎ
に対してのみ使用され、かつ、基本カウンタ５０
に対するプログラム値は常に、モデユラス制御カ
ウンタ４８に対するプログラム数に等しいかまた
はより大でなければならないから、第７図に示さ
れる配置に対する分周比Ｎの最小値が480に比べ
て、第８図に示される配置に対する分周比Ｎの最
小値は、Ｎ＝(2)・（16）．（16）すなわち512であ
る。 前述のプログラミング様式は、例として挙げら
れたものであり、本発明による配置はそれのみに
制限されるべきではない。更に、前記において、
本発明における幾つかの好適実施例が開示された
が、本発明の範囲はそれのみに制限されるべきで
はなく、特許請求の範囲により決定されるべきで
あることが理解されるべきである。

【図面の簡単な説明】

第１図は、従来形のタイプの位相ロツクルー
プ形周波数シンセサイザのブロツク回路図、第２
図は、本発明の一実施例としての高速化されたタ
イプの位相ロツクループ形周波数シンセサイザ
のブロツク回路図、第３図ＡないしＣは、第２図
に示されるシステムの各点における周波数波形を
示す波形図、第４図は、第２図に示されるシステ
ムに類似のシステムにおいて、位相検出装置の出
力が妨害的な側波帯に対し補償されているものの
ブロツク回路図、第５図は、本発明の他の実施例
としての、補償された鋸歯状波の発生装置を有す
る高速化されたタイプの位相ロツクループ形周
波数シンセサイザのブロツク回路図、第６図Ａな
いしＦは、第５図に示されるシステムの各点にお
ける周波数波形を示す波形図、第７図は、本発明
の他の実施例としての、プログラム可能な分周装
置として二重モデユラス形カウンタを使用した、
高速化されたタイプの位相ロツクループ形周波
数シンセサイザのブロツク回路図、そして、第８
図は、選択されたＮの値に対して提供される、第
７図において示される配置に類似の配置のブロツ
ク回路図である。 符号の説明、１２…位相検出装置、１４…積分
装置、１６…低域フイルタ、１８…制御電圧、２
０…電圧制御発振装置、２２…プログラム可能な
分周装置、２４…Ｎのプログラム値、２６…アン
ドゲート、２８…全加算器、３０…補助的カウン
タ、３２…加算装置、３４…減衰装置、３６…帰
還電圧、３７…鋸歯状波発生装置、３８…反転装
置、４０…ラツチ、４２…入力信号、４４…デイ
ジタル対アナログ変換装置、４６…二重モデユラ
ス形カウンタ、４８…モデユラス制御カウンタ、
５０…基本カウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 入力および出力を有する電圧制御発振装置２
   ０と、基準パルス源に結合される入力と積分装置
   １４および低域フイルタ１６を介して前記電圧制
   御発振装置の入力に接続される出力とを有する位
   相検出装置１２と、前記電圧制御発振装置の出力
   がプログラム可能な分周装置の入力に結合され、
   該分周装置はその制御入力に印加され印加される
   プログラムコードに基づいて前記電圧制御発振装
   置からの出力信号をＮ分周し、前記プログラム可
   能な分周装置の出力が前記位置検出装置１２の入
   力に結合される位相ロツクループ形周波数シンセ
   サイザにおいて、 前記プログラム可能な分周装置の出力に結合さ
   れ、Ｎよりも大きい値Ｘによつて分周することの
   できる補助的カウンタ３０、前記カウンタの出力
   に入力が接続され、前記分周装置の制御プログラ
   ムコードの最下位の数字に対応する出力を出力す
   るゲート２６を有し、該ゲートの出力は前記プロ
   グラマブル分周器の制御入力に結合する出力を有
   する加算器に結合され、Ｎが偶数の場合は前記分
   周装置にＮ／２の分周を行なわしめ、Ｎが奇数の
   場合は前記分周装置が（Ｎ＋１）／２と（Ｎ−
   １）／２とにおいて交互に分周を行うことが許容
   され、前記分周装置を非整数であるＮに対して有
   効な分周比Ｎをあたえたことを特徴とする位相ロ
   ツクループ形周波数シンセサイザ。 ２ 前記ゲートはアンドゲートであり、前記加算
   器は全加算器であることを特徴とする特許請求の
   範囲第１項記載の周波数シンセサイザ。 ３ 前記分周数が奇数である場合前記電圧制御発
   振装置の入力に関する希望されない側帯波を補償
   する回路をさらに含むことを特徴とする特許請求
   の範囲第２項記載の周波数シンセサイザ。 ４ 前記希望されない側波帯を補償する回路は、
   前記位相検出装置および前記補助的カウンタに関
   連するゲートに結合される加算手段を有し、前記
   加算手段は、前記ゲートからの出力波形と該位相
   検出装置の出力波形とを加算するように調整さ
   れ、それにより、前記発振装置の制御電圧に関す
   る側波帯の打消しが行われることを特徴とする特
   許請求の範囲第３項記載の周波数シンセサイザ。 ５ 前記周波数シンセサイザは更に、前記加算手
   段と前記ゲートとの間に挿入されかつ接続される
   減衰装置を包含し、前記減衰装置は前記分周比Ｎ
   の値がＮの平均値（Nmin＋Nmax）に等しいと
   きに前記の側波帯の打消しが行われることを特徴
   とする、特許請求の範囲第４項記載の周波数シン
   セサイザ。 ６ 該周波数シンセサイザは更に、前記ゲートか
   らの波形出力を前記加算手段に供給する手段を包
   含し、前記調整手段からの波形出力は分周比Ｎの
   値に反比例させられ、それにより、Ｎが変化させ
   られるすべての値のＮについて前記の側波帯の打
   消しが行われることを特徴とする、特許請求の範
   囲第５項記載の周波数シンセサイザ。 ７ 前記希望されない側波帯を補償する手段は、
   互いに直列に接続されるパルス発生装置および加
   算手段であつて、前記パルス発生装置は基準パル
   ス信号および前記加算手段の出力を受信するよう
   に適合されるものおよび、互いに直列に接続され
   る形に前記ゲートと前記加算手段の間に接続され
   る反転装置およびラツチを包含し、 前記ラツチもまた、該基準パルス信号を受信す
   るように適合され、それにより、動作において
   は、前記ゲートの波形出力は反転装置により反転
   されて前記ラツチへと出力され、前記ラツチが基
   準パルス信号を受信することにより、前記ラツチ
   の出力は前記波形の関数であつてパルス発生装置
   の出力と同期したものになり、前記ラツチの出力
   とパルス発生装置の出力は前記加算装置により加
   算され、前記加算装置の出力は側波帯による妨害
   から相対的に自由である制御された電圧を供給す
   るために位相検出装置により利用される、ことを
   特徴とする特許請求の範囲第４項記載の周波数シ
   ンセサイザ。 ８ 該周波数シンセサイザは更に、前記加算手段
   と前記ラツチの間に挿入されかつ接続される減衰
   装置を包含し、前記減衰装置は分周比Ｎの値がＮ
   の平均値＝（Nmin＋Nmax）に等しいときに側波
   帯の打消しが行われるように設定されることを特
   徴とする特許請求の範囲第７項記載の周波数シン
   セサイザ。 ９ 前記周波数シンセサイザは更に、前記ラツチ
   の次段に接続され、前記ラツチと前記減衰器の間
   に挿入されるデイジタル対アナログ変換装置を包
   含し、前記変換装置は前記ラツチおよび前記減衰
   装置に接続されかつプログラム情報を受信するよ
   うに適合され、それにより、前記変換装置は、Ｎ
   の値に反比例する振幅を有する波形出力を供給す
   ることにより、プログラム情報により変化させら
   れるＮのすべての値についての補償を行なうこと
   を特徴とする特許請求の範囲第８項記載の周波数
   シンセサイザ。 １０ 該プログラム可能な分周装置は、２重モデ
   ユラス形カウンタ、モデユラス制御カウンタ、お
   よび、基本カウンタを具備し、前記の３個のカウ
   ンタの各個は、相互に接続されかつプログラムさ
   れるように適合され、それにより非整数である分
   周比Ｎを使用することが許容されることを特徴と
   する特許請求の範囲第１項記載の周波数シンセサ
   イザ。