-
Die
Erfindung betrifft eine Schaltungsanordnung mit einem Übertragungsglied
beliebiger Zeitkonstante.
-
Stand der
Technik
-
Bei
vielen Anwendungen ist es erwünscht,
daß Übertragungsglieder
in Schaltungen eingesetzt werden, bei denen mit Anlegen eines Eingangssignals
erst nach einer bestimmten Zeit ein Ausgangssignal zur Verfügung steht.
Diese sogenannten Verzögerungsglieder
(pT1-Glied) sollen dabei gewünschte
Zeitkonstanten aufweisen. Es ist bekannt, solche Verzögerungsglieder
als RC-Glieder auszugestalten, bei denen ein Widerstand und ein
Kondensator in allgemein bekannter Art zusammengeschaltet werden.
Mit diesen RC-Gliedern erreicht man bei monolithisch integrierten
Schaltungen eine maximale Zeitkonstante von ungefähr 10 μs. Soll die
Zeitkonstante über
eine Größe von 10 μs hinaus vergrößert werden,
ist dies mit einem unverhältnismäßig großen Chipflächenbedarf
innerhalb der monolithisch integrierten Schaltung verbunden. Daher
ist bekannt, bei Verzögerungsgliedern
mit einer Zeitkonstante, die größer als
10 μs ist,
ein externes RC-Glied, das heißt
ein RC-Glied, das. zusätzlich
zu der monolithisch integrierten Schaltung vorgesehen ist, einzusetzen. Dies
bedeutet einen zusätzlichen
Bauelementeaufwand, insbesondere dann, wenn an die passiven externen RC-Komponenten
sehr hohe Anforderungen an Genauigkeit und/oder Temperaturkoeffizient
gestellt werden.
-
Aus
der
US-PS 4,866,394 ist
eine Schaltungsanordnung mit einem Übertragungsglied bekannt, die wenigstens
einen als Zähler
ausgebildeten Integrator umfasst, dem ein spannungs- oder stromgesteuerter
Oszillator vorgeschaltet ist, der aus seiner Eingangsspannung eine
Eingangsgröße für den Zähler bereitstellt.
-
Vorteile der Erfindung
-
Die
Schaltungsanordnung mit den im Anspruch 1 genannten Merkmalen hat
demgegenüber
den Vorteil, daß die
sich aus der Schaltungsanordnung ergebende Übertragungsfunktion innerhalb
einer monolithisch integrierbaren Schaltungsanordnung mit beliebiger
Zeitkonstante realisiert ist und daß auf zusätzliche Bauelemente verzichtet
werden kann. Dadurch, daß als Übertragungsglied
ein als Zähler
ausgebildeter Integrator eingesetzt wird, dem ein spannungsgesteuerter
oder stromgesteuerter Oszillator vorgeschaltet ist, der aus einem Eingangssignal
eine Eingangsgröße für den Zähler bereitstellt,
und in bevorzugter Ausgestaltung ein Ausgangssignal des Zählers zu
einer Summationsstelle geführt
wird, die aus einem Ursprungssignal und dem Ausgangssignal das Eingangssignal
bereitstellt, ist es sehr vorteilhaft möglich, den Integrator so auszulegen,
daß beliebig
große
Zeitkonstanten monolithisch integriert werden können. Die Integratoren, vorzugsweise
bestehend aus einem spannungsgesteuerten Oszillator, dem Zähler und
einem Digital-Analog-Wandler, sind dabei so ausgebildet, daß sie gemeinsam
mit weiteren Bauelementen in einer monolithisch integrierten Schaltung, das
heißt
auf einem Siliziumchip, untergebracht werden können.
-
Da
digitale Zähler
einerseits als Integratoren eingesetzt werden können und andererseits in monolithisch
integrierten Schaltungen relativ leicht darzustellen sind, können die
Signale besonders einfach digital weiterverarbeitet werden, so daß mit einfachen
Mitteln eine Schaltungsanordnung dargestellt werden kann, die dieselbe
Funktion wie ein RC-Glied hat.
-
Weitere
vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den übrigen in
den Unteransprüchen
genannten Merkmalen.
-
Zeichnung
-
Die
Erfindung wird nachfolgend in Ausführungsbeispielen anhand der
zugehörigen
Zeichnungen näher
erläutert.
Es zeigen:
-
1 eine
Schaltungsanordnung mit einem Übertragungsglied;
-
2 das Übertragungsglied
in einer ersten Variante und
-
3 das Übertragungsglied
in einer zweiten Ausführungsvariante.
-
Beschreibung
der Ausführungsbeispiele
-
Es
ist bekannt, daß Integratoren
bei der Zusammenschaltung von mindestens einem Integrierer und mindestens
einem Addierer die allgemeine Übertragungsfunktion
besitzen.
-
Der
Integrator besteht dann aus einer Anzahl n Integrierern, einer Anzahl
n+1 Addierern und einer Anzahl 2n+1 Verstärkern mit den Verstärkungen
a0, a1, ..., an-1, b0, b1, ..., bn.
-
Somit
läßt sich
bei beliebig angelegtem Eingangssignal u1 jede
beliebige Filterkurve erzeugen. Wird nun der Integrator so ausgelegt,
daß a0, b0 ungleich 0
und a1, ..., an-1,
b1, ..., bn = 0
sind, wird mit dem Integrator ein Verzögerungsglied (pT1-Glied) erhalten,
das dieselbe Übertragungsfunktion
wie ein RC-Glied aufweist.
-
In
der 1 ist eine solche allgemein mit 10 bezeichnete,
an sich bekannte Schaltungsanordnung, die ein Übertragungsglied 12 enthält gezeigt.
Diese Schaltungsanordnung wird für
das bessere Verständnis
der Erfindung nachfolgend erläutert.
Sie stellt eine spezielle Lösung
eines Filters dar. Das Übertragungsglied 12 ist
als Integrator 14 ausgebildet, dessen Ausgang 16 auf
eine Summationsstelle 18 rückgekoppelt ist. Die Summationsstelle 18 ist
mit einem Eingang 20 des Integrators 14 verbunden.
Der Schaltungsanordnung 10 wird ein Ursprungssignal u3 zugeführt,
das an der Summationsstelle 18 anliegt. Die Summationsstelle 18 bildet
aus dem Ursprungssignal u3 und einem Ausgangssignal
u2 des Integrators 14 ein Eingangssignal
u1 für
den Integrator 14.
-
Die
Verzögerung
wird insbesondere dadurch erreicht, daß das Ausgangssignal u2 über
die Summationsstelle 18 das Eingangssignal u1 beeinflußt und damit
eine direkte Abhängigkeit
des Eingangssignals u1 des Integrators 14 von
seinem Ausgangssignal u2 geschaffen wird.
-
In
der 2 wird ein möglicher
Aufbau des Integrators 14 und dessen Wirkungsweise näher erläutert. Der
Integrator 14 besitzt hier einen Zähler 22, dessen Eingangsgröße eine
Frequenz f und dessen Ausgangsgröße ein Zählerstand
N ist. Damit das Eingangssignal u1 verarbeitet
werden kann, muß vor
dem Zähler 22 ein Oszillator 24 geschaltet
werden, der die Frequenz f als Eingangsgröße für den Zähler 22 bereitstellt.
Da das Eingangssignal u1 üblicherweise
eine Spannung oder ein Strom ist, ist der Oszillator 24 als
Spannungs-Frequenz-Wandler (VCO) oder als Strom-Frequenz-Wandler
(CCO) ausgebildet.
-
Da
die Ausgangsgröße des Zählers 22,
nämlich
der Zählerstand
N, ein digitales Signal ist, das je nach Zählerstand an mehreren parallelen
Zählerausgängen anliegt,
kann dieses Signal in besonders einfacher Weise digital weiterverarbeitet
werden. Dies ist insbesondere dann sehr einfach, wenn das Ausgangssignal
mit einer Schwelle, beispielsweise einem durch Digitalgatter gebildeten
Komparator, verglichen werden soll. Die Weiterverarbeitung des Zählerstandes
N außerhalb
der im Beispiel gezeigten Schaltungsanordnung 10 soll hier
jedoch nicht weiter betrachtet werden. Neben der Witerverarbeitung
wird der Zählerstand
N auf die Summationsstelle 18 zurückgekoppelt. Da jedoch die
Summationsstelle 18 nur analoge Signale verarbeiten kann, wird
der Zählerstand
N einem Digital-Analog-Wandler 26 zugeführt, der
das Ausgangssignal u2 für die Summationsstelle 18 bereitstellt.
-
Für die in 2 gezeigte
Schaltungsanordnung ergeben sich folgende Zusammenhänge.
-
Wenn
die Übertragungsfunktionen
der Komponenten wie folgt gegeben sind:
-
Wobei
mit p die komplexe Kreisfrequenz bezeichnet ist. ergibt sich mit
der Additionsstelle u1 =
u3 – u2 die Gesamtübertragungsfunktion zu
-
-
Somit
wird klar, daß sich
für die
Zeitkonstante τ eine
direkte Abhängigkeit
von einer Empfindlichkeit kVCO des Oszillators 24 und einer
Empfindlichkeit kDAC des Digital-Analog-Wandlers 26 ergibt. Über eine entsprechende
Beeinflussung der durch den Oszillator 24 gebildeten Eingangsgröße, also
der Frequenz f des Zählers 22,
kann somit die Zeitkonstante τ beliebig
variiert werden.
-
In
der 3 ist eine Weiterbildung der in 2 gezeigten
Ausführungsvariante
gezeigt. Gleiche Teile sind mit gleichen Bezugszeichen versehen
und hier nicht nochmals erläutert.
Da der Zähler 22 nur
positive Eingangssignale der Frequenz f verarbeiten kann, funktioniert
die in 2 gezeigte Schaltungsanordnung 10 nur dann
als Verzögerungsglied
(pT-Glied), wenn das Eingangssignal u1 größer 0 ist.
Dies ist beispielsweise dann der Fall, wenn das Ursprungssignal
u3 eine monotone Funktion ist.
-
Ist
dies nicht der Fall, kann es notwendig sein, eine getrennte Vorzeichenverarbeitung
des Eingangssignals u1 einzubauen. Hierzu
ist vorgesehen, daß das
Eingangssignal u1 zunächst einem Gleichrichter 28 zugeführt wird,
der ein gleichgerichtetes Signal /u1/ für den Oszillator 24 bereitstellt.
Durch diese Gleichrichtung wird erreicht, daß selbst bei negativen Eingangssignalen
u1 positve Eingangssignale, nämlich die
Frequenz f, für
den Zähler 22 zur
Verfügung
stehen. Das Eingangssignal u1 wird gleichzeitig
auf einen Komparator 30 geschaltet. Der Komparator 30 liefert
in Abhängigkeit
eines negativen oder positiven Eingangssignals u1 ein
Steuersignal V/R an den Zähler 22.
Das Steuersignal V/R wird durch den Komparator 30 dabei
so bereitgestellt, daß bei
einem positiven Eingangssignal u1 der Zähler 22 auf
integriert werden soll und bei einem negativen Eingangssignal u1 der Zähler 22 abintegriert
werden soll. Hiermit wird erreicht, daß der Zähler 22 je nach Vorzeichen
des Eingangssignals u1 vorwärts bzw.
rückwärts zählt. Damit
ist sichergestellt, daß positive
Eingangssignale u1 einen gegenphasigen Beitrag
gegenüber
negativen Eingangssignalen u1 zum Integrationsergebnis, also
dem Zählerstand
N und damit dem Ausgangssignal u2, liefert.
-
Es
ist jedoch auch denkbar, den Komparator 30 so auszulegen,
daß dieser
bei einem positiven Eingangssignal u1 ein
Steuersignal V/R bereitstellt, mit dem der Zähler 22 abintegriert,
das heißt
rückwärts gezählt wird.
Bei einem negativen Eingangssignal wird der Zähler dann entsprechend aufintergriert,
also vorwärts
gezählt.
Somit ist es möglich,
bei der Integration eine zusätzliche
Phasendrehung um 180° zu
erreichen. Diese Phasendrehung um 180° kann bei der Weiterverarbeitung
der gewonnenen Ausgangssignale außerhalb der Schaltungsanordnung 10 gewünscht sein.
Innerhalb der Schaltungsanordnung 10 kann diese Phasendrehung an
der Summationsstelle 18 wieder korrigiert werden.
-
Die
Erfindung beschränkt
sich nicht auf die dargestellten Ausführungsbeispiele. So ist es
insbesondere möglich,
die in den 2 und 3 beschriebenen
Integratoren in einer Schaltungsanordnung einzusetzen, die sich
nicht auf einen Integrator, wie in 1 gezeigt,
beschränkt,
sondern in der mehr als ein Integierer und ein Addierer zusammengeschaltet
sind. Dadurch kann die Eingangs genannte allgemeine Übertragungsfunktion
erzielt werden.
