JPS624720B2

JPS624720B2 -

Info

Publication number: JPS624720B2
Application number: JP53161435A
Authority: JP
Inventors: Shigeru Yamada
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1978-12-25
Filing date: 1978-12-25
Publication date: 1987-01-31
Also published as: JPS5587198A

Description

【発明の詳細な説明】この発明は電子楽器に関し、更に詳しくは楽音
発生装置の改良に関するものである。

周知のように、電子楽器は各種楽器音に対応し
た種々の音色の楽音を発生し得るものであり、こ
のため電子楽器の楽音発生装置においては上記各
音色に対応して様々な楽音波形を発生できるよう
に構成されるものである。

この場合、楽音発生装置としては種々の構成の
ものが存在するが、従来から一般に使用されてい
るのは、音源回路から出力された音源波形を複数
の波形変換回路やフイルタ回路に入力して音源波
形の波形形状を適宜変更しこれにより所望の楽音
を得るようにするものである。しかしながら、波
形変換回路やフイルタ回路を用いて楽音を発生す
るものでは、各音色毎に該回路を設けなければな
らずしたがつて楽音発生装置の規模が大きくなつ
てしまう欠点がある。また、波形変換回路やフイ
ルタ回路を用いるものでは、自然楽器の様に音色
が時間的に変化する楽音を発生させることが困難
であるという欠点を有している。この場合、従来
において上記フイルタ回路を電圧制御型フイルタ
（VCF）で構成し、このフイルタの特性を時間的
に変化させることにより発生される楽音の音色に
時間変化を付与することが行なわれているが、電
圧制御型フイルタは一般に高価であり、またその
フイルタ特性の変化範囲もあまり大きくとれない
ため、この電圧制御型フイルタを用いることは得
策とはいえない。

また、最近ではデイジタル技術を利用した楽音
発生装置（例えば波形メモリ読出し方式、周波数
変調方式（FM方式）、高調波合成方式（所謂コ
ンピユータオルガン方式）等）も提案されている
が、この場合にも種々の音色の楽音を発生しよう
としたり、音色が時間変化する楽音を発生しよう
としたりすると、やはり楽音発生装置の規模が大
きくなり価格の上昇が避けられないという欠点を
有している。

この発明はかゝる従来の電子楽器の欠点に鑑み
なされたもので、簡単かつ小規模な構成で楽音の
音色を容易に変更できるようにし、また楽音の音
色を時間変化させることも容易に行い得るように
した電子楽器を提供することを目的としている。

この発明の電子楽器は、押下鍵に対応した周波
数の所望の波形を発生する波形発生装置と、該所
望の波形の所望の部分だけを出力するゲート装置
と、このゲート装置の開閉を制御すべく上記所望
の波形の振幅値と形成すべき楽音波形の音色に対
応した所定の値とを比較してゲート制御信号を発
生するゲート制御信号発生装置とをそれぞれ含ん
で構成されている。

更に詳しく説明すると、この発明は押下鍵に対
応して上記波形発生装置から出力される音源波形
の所望の部分だけを上記ゲート装置の働きによつ
て出力し、これを楽音波形として利用することを
基本原理としている。

波形発生装置から出力される音源波形にこの発
明を応用した場合の一例を次に示す。第１図Ａに
示す様に、例えば公知の波形発生装置から出力さ
れる高調波成分を全く含まない正弦波音源波形の
うち図示する斜線部分を上記ゲート装置の開閉動
作によつてカツトし、第１図Ｂに示す楽音波形を
形成すると、この楽音波形は多数の高調波成分を
含んだものになる。しかも、上記ゲート装置の開
閉動作がゲート制御信号発生装置の出力するゲー
ト制御信号によつて行われるため、このゲート制
御信号を時間変化させればゲート装置から出力さ
れる楽音波形を時間変化させる事もできる。加え
て、このゲート制御信号発生装置が出力するゲー
ト制御信号を、公知の音色選択スイツチの設定状
態に応じて音色設定用のパラメータメモリから読
み出されるパラメータ信号により種々変化させれ
ば、電子楽器の発生楽音を例えばピアノ音やフル
ート音等に適宜設定する事ができる。

以下添附の図面に示す実施例によつて更に詳細
にこの発明について説明する。

第２図はこの発明をアナログ式電子楽器に応用
した場合の第１の実施例を示ものである。第２図
において、鍵盤回路１の出力側は電圧制御型発振
器２の制御電圧入力端子CVに接続されており、
電圧制御型発振器２の出力端子は絶対値回路４の
入力端子と電界効果型トランジスタ（以後単に
FETと称する）６のドレイン端子に接続されて
いる。絶対値回路４の出力端子は比較器５の入力
端子Ａに接続されており、比較器５の出力端子は
FET６のゲート端子に接続されている。また、
鍵盤回路１は、ある鍵が押鍵されたことを意味す
るキーオン信号KONを出力する機能を有してお
り、このキーオン信号出力端子は関数波形発生回
路３のキーオン信号入力端子と後述するエンベロ
ープ波形発生器７のキーオン信号入力端子とに接
続されている。上記関数波形発生回路３の出力端
子は上記比較器５の入力端子Ｂに接続されてい
る。また、FET６のソース端子は電圧制御型増
幅器８の入力側に接続されており、電圧制御型増
幅器８の制御電圧入力端子CVにはエンベロープ
波形発生器７の出力端子が接続されている。電圧
制御型増幅器８の出力側はアンプ、スピーカ等か
ら成るサウンドシステム９の入力側に接続されて
いる。

こゝで、関数波形発生回路３と絶対値回路４と
比較器５とが、前記したゲート制御信号発生装置
を構成するものである。

以上の構成を有するこの発明の第１の実施例の
動作について次に説明する。鍵盤回路１には電子
楽器の鍵盤部に設けられている各鍵に対応するキ
ースイツチが内蔵されており、押下された鍵に対
応するキースイツチがオンになり、押下鍵に対応
する電圧値を有するキーボルトKV（アナログ電
圧信号）を出力する様に構成されている。また、
この鍵盤回路１には単音優先回路が内蔵されてお
り、同時に複数の鍵が押鍵された場合に発生楽音
を一つに決定する機能を有している。鍵盤回路１
から出力される押下鍵に対応するキーボルトKV
は電圧制御型発振器２の制御電圧入力端子CVに
入力される。従つて、電圧制御型発振器２は押下
鍵に対応する周波数の音源波形MWを出力する。
この音源波形MWは一方において、FET６のド
レイン端子に入力され、他方において絶対値回路
４の入力端子に入力される。絶対値回路４は、音
源波形MWが正の値の場合にはそのまゝ出力し、
音源波形MWが負の場合は正に反転して出力する
ものである。この絶対値回路４の出力する音源波
形MWの絶対値｜MW｜は比較器５の入力端子Ａ
に入力される。比較器５の入力端子Ｂには、鍵盤
回路１から出力されるキーオン信号KONを受け
て関数波形発生回路３の出力する関数波形FWが
入力されている。この関数波形FWは正の値のア
ナログ電圧信号であり、公知のエンベロープ波形
発生器によつて構成することができる。比較器５
は入力端子Ａ，Ｂにそれぞれ入力される信号の大
小関係を比較し、（入力端子Ａに入力される信
号）＞（入力端子Ｂに入力される信号）の場合に限
つて、その出力端子から理論値“１”を出力する
様に構成されている。従つて、例えば電圧制御型
発振器２が、キーボルトKVに応じた周波数の正
弦波MWを出力する場合には絶対値回路４が出力
する波形｜MW｜は第３図Ａに示す様な半波整流
波形となり、更に第３図Ｂに示す様にこの波形｜
MW｜が関数波形FWよりも大きな値となる時刻
t₁〜t₂，t₃〜t₄間に限つて、比較器５が論理値
“１”を出力する。従つて、この場合FET６は時
刻t₁〜t₂、t₃〜t₄間に限つて導通状態となり、結局
第３図Ｃに示す様な新たな波形MW′が楽音波形
としてFET６から出力される。

電圧制御型増幅器８はこの楽音波形MW′を受
けて、エンベロープ波形発生器７から出力される
エンベロープ波形EVに応じて楽音波形MW′の振
幅増幅を行い、これによつて適宜の音量エンベロ
ープが付与された楽音波形MW′がアンプ・スピ
ーカ等からなるサウンドシステム９に入力され楽
音として発音される。

以上の説明から明らかな様に、この第１の実施
例によれば電圧制御型発振器２から出力される音
源波形MWの所望の部分だけをFET６の動作に
よつて出力し楽音波形MW′とするため、関数波
形発生回路３から出力される関数波形FWの変化
に応じて波形形状が変化する楽音波形MW′を得
ることができる。従つて、この発明の電子楽器
は、自然楽器の様に音色が押鍵中常に時間変化す
る楽音を発生することができる。更に、図示しな
いが、公知の音色選択スイツチと連動して種々の
音色を設定するためのパラメータ信号を出力する
公知のパラメータメモリを上記関数波形発生回路
３に符設し、これによつて種々の関数波形FWを
関数波形発生回路３が出力できる様に構成すれ
ば、例えばピアノ音やフルート音等の種々の楽音
を発生することが可能な電子楽器を提供すること
ができる。

第４図Ａは第２図に示した実施例の変更実施例
を示すものであり、この変更実施例は第２図にお
けるFET６の部分を図示する様にFET６とゼロ
クロス検出回路６１とRS型フリツプフロツプ６
２とに置換したものである。即ち、この変更実施
例によれば、第２図における比較器５の出力端子
がRS型フリツプフロツプ６２のセツト端子Ｓに
接続されている。更に、電圧制御型発振器２の出
力端子がゼロクロス検出回路６１の入力端子に接
続され、このゼロクロス検出回路６１の出力端子
が上記RS型フリツプフロツプ６２のリセツト端
子Ｒに接続されている。このRS型フリツプフロ
ツプ６２の出力端子ＱはFET６のゲート端子に
接続されている。ここで、ゼロクロス検出回路６
１とは電圧制御型発振器２から出力される音源波
形MWが零点電位を通過した時点で論理値“１”
を出力する様に構成された回路である。即ち、音
源波形MWが例えば第６図Ａに示す様に正弦波で
あるとすると、この正弦波波形が正から負又は負
から正に移る時点（時刻t′₁，t′₂，t′₃，t′₄……
…）で第６図Ｃに示す様にゼロクロス検出回路６
１は論理値“１”を出力する。

次に上記ゼロクロス検出回路６１の一例を第４
図Ｂに示し、これについて詳細に説明する。OP
アンプ６１１のプラス側入力端子（＋）には電圧
制御型発振器２から出力される音源波形MWが入
力されており、マイナス側入力端子（−）はアー
スされている。このOPアンプ６１１の出力端子
は微分回路６１２の入力端子に接続され、微分回
路６１２の出力端子は一方においてダイオード６
１３と抵抗６１５を介してRS型フリツプフロツ
プ６２のリセツト端子Ｒに接続されている。この
ダイオード６１４と抵抗６１５の間には一端がア
ースされた抵抗６１５が挿設されている。また、
微分回路６１２の出力端子は、他方においてダイ
オード６１６と利得が−１の反転増幅器（OPア
ンプにより構成されている）６１８と抵抗６１９
とを介してRS型フリツプフロツプ６２のリセツ
ト端子Ｒに接続されている。このダイオード６１
６と反転増幅器６１８の間には一端がアースされ
た抵抗６１７が挿設されている。

このゼロクロス検出回路６１の動作について次
に説明する。OPアンプ６１１は波形変換機能を
有するものであり、電圧制御型発振器２から出力
される音源波形MW（第５図Ａ参照）を受け、第
５図Ｂに示す様な方形波を出力するものである。
第５図Ａ，Ｂから明らかな様に、この方形波は音
源波形MWが正の場合には論理値“１”となり、
負の場合には論理値“０”となるものである。微
分回路６１２はこの方形波を微分して、第５図Ｃ
に示す様な正と負のパルス信号を出力する。微分
回路６１２が出力するパルス信号のうち、正のパ
ルス信号は第５図Ｄに示す様にダイオード６１３
と抵抗６１５とを介してRS型フリツプフロツプ
６２のリセツト端子Ｒに入力され、負のパルス信
号はダイオード６１６と利得が−１の反転増幅器
６１８によつて第５図Ｅに示す様に正のパルス信
号に変換された後抵抗６１９を介してRS型フリ
ツプフロツプ６２のリセツト端子Ｒに入力され
る。従つて、第５図Ａに示すゼロクロス検出回路
６１によれば、第５図Ｆに示す様に、第５図Ａに
示す音源波形MWが正から負又は負から正へ移行
する際にこれを検出してパルス信号を出力する事
が可能となる。

以上の構成を有するこの変更実施例の動作につ
いて次に説明する。前記した様に第２図に示した
比較器５は｜MW｜＞FWの場合に限つて論理値
“１”を出力する様に構成されており、第６図Ａ
に示す様に音源波形MWが正弦波で形成されてい
る場合には第６図Ｂに示す様に時刻t₁′〜t₂′，
t₄′〜t₅′に恒つて論理値“１”を出力する。従つ
て、時刻t₁″においてこの論理値“１”がRS型フ
リツプフロツプ６２のセツト端子Ｓに入力される
ため、第６図Ｄに示す様に時刻t₁″からRS型フリ
ツプフロツプ６２の出力端子Ｑが論理値“１”を
出力する。これによつてFET６のゲート端子に
論理値“１”が入力されるため、時刻t₁″におい
てFET６は導通状態になる。この導通状態は、
第６図Ｅに示す様にゼロクロス検出回路６１が音
源波形MWの零点電位通過を検出し論理値“１”
を出力する時刻t₃″まで保持される。即ち、前記
した様にゼロクロス検出回路６１は音源波形MW
が正から負に移る時刻t₃″で論理値“１”を出力
し、この論理値“１”がRS型フリツプフロツプ
６２のリセツト端子Ｒに入力される。従つて、
RS型フリツプフロツプ６２は第６図Ｄに示す様
に時刻t₃″で反転しその出力端子Ｑから論理値
“０”を出力する。これによつて、第６図Ｅに示
す様にFET６は時刻t₃″において遮断状態になる
のである。

時刻t₄″になると、第６図Ｂに示す様に比較器
５が再び論理値“１”を出力するため、第６図Ｄ
に示す様にRS型フリツプフロツプ６２は再びセ
ツト状態になりその出力端子Ｑから論理値“１”
を出力する。従つて、FET６は第６図Ｅに示す
様に時刻t₄″において再び導通状態になる。この
FET６の導通状態は第６図Ｅに示す様にゼロク
ロス検出回路６１が音源波形MWの零点電位通過
を検出し論理値“１”を出力する時刻t₆″まで保
持される。即ち、ゼロクロス検出回路６１は、時
刻t₆″において音源波形MWが正から負に移る事
を検出し、この時刻t₆″において第６図Ｃに示す
様に論理値“１”を出力する。この論理値“１”
がRS型フリツプフロツプ６２のリセツト端子Ｒ
に入力されるため、RS型フリツプフロツプ６２
は時刻t₆″において反転しその出力端子Ｑから論
理値“０”を出力する様になる。従つて、第６図
Ｅに示す様に時刻t₆″において、FET６は遮断状
態となる。従つて、この第１の実施例の変更実施
例によれば、FET６は第６図Ｅに示す様に時刻
t₁″〜t₃″，t₄″〜t₆″に恒つて導通状態になる。従つ
て、第６図Ｆに示す様な楽音波形MW′がFET６
からくり返し出力される事になる。

以上の説明から明らかな様にこの第１の実施例
の変更実施例によれば、電圧制御型発振器２から
出力される音源波形MWの所望の部分だけを
FET６の動作によつて出力し楽音波形MW′とす
るため、前記した第１の実施例（第２図）の場合
と同様な電子楽器を提供することができる。

第７図はこの発明をアナログ式電子楽器に応用
した場合の第２の実施例を示すものであり、第２
図に示す第１の実施例と同一部分は同一符号を付
してその説明を省略する。第７図において、電圧
制御型発振器２の出力端子は一方において比較器
１２，１７のそれぞれの入力端子Ａに接続され、
他方においてトライアツク２２の第１の端子に接
続されている。また関数波形発生回路３の出力端
子は、一方において直接比較器１２の入力端子Ｂ
に接続され、他方において反転回路１１を介して
比較器１７の入力端子Ｂに接続されている。比較
器１２の出力端子は微分回路１３の入力端子に接
続され、微分回路１３の出力端子はダイオード１
４と抵抗１６とを介してトライアツク２２のゲー
ト端子に接続されている。また、ダイオード１４
と抵抗１６の間には一端がアースされた抵抗１５
が設けられている。同様に、比較器１７の出力端
子は微分回路１８の入力端子に接続され、微分回
路１８の出力端子はダイオード１９と抵抗２１と
を介してトライアツク２２のゲート端子に接続さ
れている。また、ダイオード１９と抵抗２１の間
には一端がアースされた抵抗２０が設けられてい
る。トライアツク２２の第２の端子は電圧制御型
増幅器８の入力端子に接続されている。こゝで、
比較器１２は（入力端子Ａに入力される信号）＞
（入力端子Ｂに入力される信号）の場合に限つて
その出力端子から論理値“１”を出力する様に構
成されており、比較器１７は（入力端子Ａに入力
される信号）＜（入力端子Ｂに入力される信号）の
場合に限つて論理値“１”を出力する様に構成さ
れている。また、反転回路１１は関数波形発生回
路３から出力される正の関数波形FWを負の関数
波形−FWに変換して出力するものである。

以上の構成を有するこの第２の実施例の動作に
ついて次に説明する。尚、前記した第１の実施例
と同様に、電圧制御型発振器２は第８図Ａに示す
様な正弦波音源波形MWを出力するものとする。
第８図Ａに示す様に時刻t₁〜t₂に恒つてMW＞FW
となるため、比較器１２は第８図Ｂに示す様に時
刻t₁〜t₂に恒つて論理値“１”を出力する。微分
回路１３は、この時刻t₁〜t₂に恒つて出力される
論理値“１”を受け、時刻t₁においては正のパル
ス信号を出力し、時刻t₂においては負のパルス信
号を出力する。このうち、ダイオード１４の働き
によつて時刻t₁に出力される正のパルス信号だけ
が抵抗１６を介してトライアツク２２のゲート端
子に供給される。従つて、第８図Ｆに示す様にト
ライアツク２２は時刻t₁において導通状態とな
る。時刻t₃になると、トライアツク２２の第１の
入力端子に入力されている音源波形MWのレベル
が第８図Ａに示す様に正から負に移行するため、
トライアツク２２の第１の端子と第２の端子のバ
イアス状態が反転する。従つて、第８図Ｆに示す
様に時刻t₃においてトライアツク２２は遮断状態
となる。

時刻t₄になると、第８図Ａに示す様に−FW＜
MWとなり、この−FW＜MWの状態は時刻t₅ま
で続くため、第８図Ｃに示す様に比較器１７は時
刻t₄〜t₅に恒つて論理値“１”を出力する。従つ
て、微分回路１８は第８図Ｅに示す様に時刻t₄に
おいては正のパルス信号を出力し、時刻t₅におい
ては負のパルス信号を出力する。このうち、時刻
t₄に出力される正のパルス信号だけがダイオード
１９の働きによつて抵抗２１を介してトライアツ
ク２２のゲート端子に供給され、時刻t₅に出力さ
れる負のパルス信号はダイオード１９によつて遮
断されトライアツク２２のゲート端子に供給され
ない。従つて第８図Ｆに示す様に時刻t₄において
トライアツク２２は導通状態となる。時刻t₆にな
ると、トライアツクの第１の入力端子に入力され
ている音源波形MWが第８図Ａに示す様に負から
正に移行するため、トライアツク２２のバイアス
状態が変化する。従つて、第８図Ｆに示す様に、
時刻t₆においてトライアツク２２は遮断状態とな
る。

以上の説明から明らかな様にトライアツク２２
は第８図Ｆに示す様に時刻t₁〜t₃，t₄〜t₆に恒つて
導通状態となる。従つて、トライアツク２２は、
第８図Ｇに示す様な波形を楽音波形MW′として
出力する。

以上の説明から明らかな様に、この第２の実施
例によれば、電圧制御型発振器２から出力される
音源波形MWの所望の部分だけをトライアツク２
２の動作によつて出力し楽音波形MW′とするた
め、関数波形発生回路３から出力される関数波形
FWの変化に応じ波形形状が変化する楽音波形
MW′を得ることができる。従つて、この第２の
実施例によれば自然楽器の様に音色が押鍵中常に
時間変化する楽音を発生することができる。ま
た、前記第１の実施例の場合と同様に、公知の音
色選択スイツチと種々の音色を設定するためのパ
ラメータ信号を出力する公知のパラメータメモリ
を関数波形発生回路３に付設すれば、これによつ
て例えばピアノ音やフルート音等の種々の楽音を
発生することが可能な電子楽器を提供することが
できる。

尚、以上に記述した第２の実施例では反転回路
１１を関数波形発生回路３と比較器１７の入力端
子Ｂの間に挿設し、関数波形発生回路３が出力す
る関数波形FWを反転する様に構成したが、この
発明はこれに限定されるものではなく、例えば電
圧制御型発振器２と比較器１７の入力端子Ａとの
間に反転回路１１を挿設し反転された楽音波形−
MWと関数波形FWの大小関係を比較するように
しても良い。たゞしこの場合には、比較器１７は
（入力端子Ａに入力される信号）＞（入力端子Ｂに
入力される信号）の関係が成立する場合に限つて
論理値“１”を出力する様に構成する必要があ
る。

尚、前記したアナログ式電子楽器にこの発明を
応用した第１、第２の実施例（第２図、第７図）
では、電圧制御型発振器２が正弦波を出力するも
のとして説明したが、言うまでもなく電圧制御型
発振器２が他の適宜の波形形状を有する波形を出
力する様に構成しても良い。ただし、電圧制御型
発振器２が出力する波形は正負対象波形である事
が望ましい。その理由は、電圧制御型発振器２か
ら出力される波形が正負対象波形でない場合に
は、FET６やトライアツク２２などのゲート装
置でその導通・遮断を制御すると、それによつて
得られる楽音波形MW′の直流分が常に変動する
ことになりクリツク音となるためである。

第９図はこの発明をデイジタル式複音電子楽器
に応用した場合の一実施例を示すブロツク図であ
る。第９図において、鍵盤回路３１の出力側はキ
ーアサイナ３２の入力側に接続されており、キー
アサイナ３２の出力側は周波数情報メモリ３４の
入力側に接続されている。キーアサイナ３２のキ
ーオン信号出力端子KOは、一方において関数波
形発生回路３３のキーオン信号入力端子KIに接
続され、他方においてエンベロープ波形発生器３
９のキーオン信号入力端子KIに接続されてい
る。更に、周波数情報メモリ３４の出力側は累算
器３５の入力側に接続されており、累算器３５の
出力側は波形メモリ３６のアドレス入力側に接続
されている。

波形メモリ３６の出力側は一方においてゲート
回路３８の入力側に接続され、他方において比較
器３７の入力端子Ａに接続されている。こゝで波
形メモリ３６からは後述する様に音源波形MWが
出力される訳であるが、この音源波形MWは通常
その振幅値の大きさを示す振幅値データとその正
負を示す付号データに別けられる。このうち、比
較器３７の入力端子Ａには振幅値データだけが入
力され、ゲート回路３８には振幅値データと付号
データの双方が入力される。比較器３７の入力端
子Ｂには上記関数波形発生回路３３の出力端子が
接続され、比較器３７の出力端子はゲート回路３
８のゲート制御信号入力端子Ｇに接続されてい
る。ゲート回路３８の出力側は乗算器４０の第１
の入力端子に接続されており、この乗算器４０の
第２の入力端子には上記エンベロープ波形発生器
３９の出力側が接続されている。更にこの乗算器
４０の出力側はデイジタル・アナログコンバータ
（以後Ｄ／Ａコンバータと称する）４１の入力側
に接続され、Ｄ／Ａコンバータ４１の出力側はア
ンプ・スピーカ等からなるサウンドシステム４２
の入力側に接続されている。

以上の構成において、周波数情報メモリ３４に
は電子楽器の鍵盤部に設けられた各鍵の音高に対
応する周波数情報（数値）Ｆが記憶されており、
また波形メモリ３６には正弦波の一波形が記憶さ
れている。また、比較器３７は入力端子Ａに入力
される信号と入力端子Ｂに入力される信号の大小
関係を比較し、（入力端子Ａに入力される信号）＞
（入力端子Ｂに入力される信号）の場合に限つて
その出力端子から論理値“１”を出力する様に構
成されている。

以上の構成を有するこの実施例の動作について
次に説明する。鍵盤回路３１には電子楽器の鍵盤
部に設けられている各鍵に対応する各キースイツ
チが設けられており、鍵盤部で押鍵されている鍵
（複数の鍵でも良い。）に対応するキースイツチが
オンになる様に構成されている。キーアサイナ３
２は鍵盤回路３１におけるキースイツチのオンま
たはオフ動作を順次検出し、この検出結果にもと
づき各押下鍵を識別する信号（以後キーコード
KCと称する。）を同時発音可能な複数のチヤンネ
ルの一つにそれぞれ割り当て記憶し、各チヤンネ
ルに割り当て記憶されたキーコードKCを当該割
り当てチヤンネル時間に同期して時分割的に順次
出力する。また、キーアサイナ３２は押下鍵のキ
ーコードKCの割り当て記憶動作に伴い当該チヤ
ンネル時間に該キーコードKCに対応する楽音の
発音がなされるべきである事を表わすキーオン信
号KONを、そのキーオン信号出力端子KOから当
該チヤンネル時間に同期して時分割的に出力す
る。関数波形発生回路３３はキーオン信号入力端
子KIに上記キーオン信号KONを受け当該チヤン
ネル時間に関数波形FWを時分割的に出力する。
また、エンベロープ波形発生器３９はキーオン信
号入力端子KIに上記キーオン信号KONを受け、
当該チヤンネル時間にエンベロープ波形EVを時
分割的に出力する。

周波数情報メモリ３４はキーアサイナ３２の各
チヤンネル時間に同期して時分割的に順次出力さ
れる各チヤンネルのキーコードKCを受けて、こ
れらのキーコードKCにそれぞれ対応する周波数
情報Ｆをやはり各チヤンネル時間に同期して時分
割で出力する。累算器３５は周波数情報メモリ３
４から時分割で読み出される周波情報Ｆを各チヤ
ンネル時間毎に時分割で累算し、各チヤンネルの
累算値qF（ｑ＝１、２、３………）を時分割で
出力するものである。波形メモリ３６はこの時分
割で出力される累算値qFを読み出しアドレス信
号として受け、各押下鍵に対応する音源波形MW
を各チヤンネル時間毎に時分割的に出力する。

比較器３７は、上記各チヤンネル時間に同期し
て時分割的に出力される各チヤンネルの音源波形
MWの振幅値データと関数波形発生回路３３から
各チヤンネル時間に同期して時分割的に出力され
る各チヤンネルの関数波形FWとを受け、（楽音
波形MWの振幅値データ）＞（関数波形FW）の場
合に限つて論理値“１”を出力するものである。
ゲート回路３８はこの様に比較器３７から各チヤ
ンネル時間に対応して時分割的に出力される論理
値“１”をそのゲート制御信号入力端子Ｇに受
け、論理値“１”が入力された場合に限つて当該
チヤンネル時間だけゲートを開く様に構成されて
いる。即ち、ゲート回路３８は各チヤンネル時間
毎に波形メモリ３６から時分割出力される音源波
形MWの導通遮断を各チヤンネル毎に制御し楽音
波形MW′を形成するものである。

次に説明の簡単化のため複数チヤンネルのうち
の１つのチヤンネルに注目し該チヤンネルについ
て更に具体的に説明する。尚、前記した様に比較
器３７とゲート回路３８は各チヤンネルに対応し
て時分割的に動作するものであり、他のチヤンネ
ルにおいても以下に述べる動作と全く同一の動作
が行なわれる事は言うまでもない。即ち、波形メ
モリ３６は第１０図Ａに示す様な正弦波音源波形
MWを時分割出力し、また関数波形発生回路３３
は第１０図Ａに示す様なレベルの関数波形FWを
時分割出力しているものとする。この場合、比較
器３７は、時刻t₁〜t₂，t₃〜t₄に恒つて（音源波形
MWの振幅値データ）＞（関数波形FW）となるた
め、第１０図Ｂに示す様に時刻t₁〜t₂，t₃〜t₄に恒
つて論理値“１”を出力する。従つて、ゲート回
路３８は時刻t₁〜t₂，t₃〜t₄に恒つてそのゲートを
開く。従つて、ゲート回路３８は第１０図Ｃに示
す様な楽音波形MW′を出力する。

ここで、関数波形発生回路３３の出力する関数
波形FWを時間変化させれば、押鍵時から離鍵時
に至るまで常に時間変化する楽音波形MW′を形
成する事が可能になる。また、前記したアナログ
式電子楽器の第１、第２の実施例の場合と同様
に、公知の音色選択スイツチと種々の音色を設定
するためのパラメータ信号を出力する公知のパラ
メータメモリを関数波形発生回路３３に付設すれ
ば、これによつて例えばピアノ音やフルート音等
の種々の楽音を発生することが可能な電子楽器を
提供することができる。

この様にしてゲート回路３８から時分割出力さ
れる楽音波形MW′は乗算器４０の第１の入力端
子に入力され、乗算器４０の第２の入力端子に入
力されているエンベロープ波形EVと乗算され
る。従つて、この楽音波形MW′に適宜の音量エ
ンベロープが付与され、その後Ｄ／Ａコンバータ
４１に入力される。Ｄ／Ａコンバータ４１はデイ
ジタル信号として入力される楽音波形MWをアナ
ログ信号に変換し、サウンドシステム４２へ出力
する。この様にして、サウンドシステム４２から
押下鍵に対応する楽音が発生される。

尚、以上に記述した実施例では波形メモリ３６
から出力される楽音波形MWを正弦波であるとし
て説明したが、この発明はこれに限定されるもの
ではなく、他の波形形状を有する波形であつても
良い。ただし、波形メモリ３６から出力される音
源波形MWは正負対象波形である事が望ましい。
その理由は波形メモリ３６から出力される音源波
形MWが正負対象波形でない場合には、ゲート回
路３８によつてその導通遮断を制御すると、楽音
波形MW′の直流分が常に変動しクリツク音とな
るためである。

また、この実施例における関数波形発生回路３
３としては、電子楽器が上記実施例の様にデイジ
タル式複音電子楽器の場合には、例えば特願昭51
−197434号（特開昭52−102710号）に開示された
関数波形発生回路を用いることができる。この先
願発明の関数波形発生回路をこの発明の電子楽器
に応用する場合には次の様な若干の変更を施せば
良い。第１に、先願明細書に添付した第６図に記
載されたシフトレジスタ及び第７図に記載された
フリツプ・フロツプFF１〜FF４をそれぞれ発音
チヤンネル数に等しい数のステージを有するシフ
トレジスタに変更する。第２に、先願明細書に記
載されたアタツクレベルLaとサステインレベル
LsとフアイナルレベルLf及びパルスゼネレータ
（VCO）６５０，６６０，６７０にそれぞれ印加
する電圧をパラメータメモリからそれぞれ出力す
る様に変換する。第３に、先願明細書に添付され
た第７図に記載された信号Ｐ_ONＰ_OFFをキーオン
信号KONから形成する。

第１１図Ａは第９図に示した実施例の変更実施
例を示すものである。この変更実施例は第９図に
おけるゲート回路３８の部分を図示する様にゼロ
クロス検出回路４３とRS型フリツプフロツプ４
４とゲート回路３８とに置換したものである。即
ち、この変更実施例によれば、第９図における波
形メモリ３６の出力する音源波形MWの正負を示
す符号データsign bitがゼロクロス検出回路４３
の入力端子に入力されている。この符号データ
sign bitは音源波形MWが正の値の場合には論理
値“１”であり、負の場合には論理値“０”とな
る信号である。ゼロクロス検出回路４３の出力端
子はRS型フリツプフロツプ４４のリセツト端子
Ｒに接続されている。このRS型フリツプフロツ
プ４４のセツト端子Ｓには比較器３７の出力端子
が接続されており、その出力端子Ｑはゲート回路
３８のゲート制御信号入力端子Ｇに接続されてい
る。ここで、ゼロクロス検出回路４３は波形メモ
リ３６から出力される音源波形MWが零点電位を
通過した時点で論理値“１”を出力する様構成さ
れるものである。即ち音源波形MWが正から負又
は負から正に移行するとき、その符号データsign
bitは論理値“１”から“０”又は“０”から
“１”に変化するため、検出回路４３は該符号デ
ータsign bitを入力してその変化時に論理値
“１”を出力するものである。更に、このゼロク
ロス検出回路４３及びフリツプフロツプ４４はそ
れぞれ複数チヤンネルの各チヤンネル時間に同期
して時分割的に動作するものである。

次に上記ゼロクロス検出回路４３及びフリツプ
フロツプ４４の一例を第１１図Ｂ及びＣに示し、
これらについて詳細に説明する。ゼロクロス検出
回路４３は第１１図Ｂに示すように、前述のチヤ
ンネル数に等しいステージ数を有し、各チヤンネ
ル時間に同期してシフト制御されるシフトレジス
タ４３１と排他オア回路４３２とにより構成され
る。波形メモリ３６から出力される符号データ
sign bitはシフトレジスタ４３１の入力端子に入
力されるとともに排他オア回路４３２の一方の入
力に入力される。排他オア回路４３２の他方の入
力にはシフトレジスタ４３１の出力が入力されて
おり、該回路４３２は両入力の論理値が等しいと
き論理値“０”を出力し、また両入力の論理値が
異なるとき論理値“１”を出力する。この場合、
シフトレジスタ４３１はチヤンネル数に等しいス
テージ数をもつため、シフトレジスタ４３１に入
力される符号データsign bitは１周期（全チヤン
ネルが１循環する時間）遅れて当該チヤンネル時
間に出力されることになる。したがつて、排他オ
ア回路４３２には各チヤンネル毎に現在の符号デ
ータsign bitと１周期前の符号データsign bitが
時分割で入力されることになる。そして排他オア
回路４３２は各チヤンネル毎に符号データsign
bitの変化を検出し、変化したチヤンネルではそ
のチヤンネル時間に同期して論理値“１”を出力
する。例えば、あるチヤンネルの音源波形MWが
正から負に移行した場合を考えると、音源波形
MWが正の間はその符号データsign bitが論理値
“１”となつており、この論理値“１”がシフト
レジスタ４３１に入力されそして１周期遅延され
て出力されるが、この場合シフトレジスタ４３１
に入力される符号データsign bitおよびシフトレ
ジスタ４３１から出力される１周期前の符号デー
タsign bitはともに論理値“１”となつているの
で排他オア回路４３２は符号データsign bitの変
化を検出せず論理値“０”を出力する。そして、
音源波形MWが負になると、シフトレジスタ４３
１に入力される符号データsign bitは論理値
“１”から“０”に変化する。ところがシフトレ
ジスタ４３１から出力される１周期前の符号デー
タsign bitは論理値“１”となつているので、排
他オア回路４３２には論理値“１”と“０”が入
力される。したがつて排他オア回路４３２は符号
データsign bitの変化を検出して論理値“１”を
出力する。その後はシフトレジスタ４３１に入力
される符号データsign bitおよびシフトレジスタ
４３１から出力される遅延された符号データsign
bitはともに論理値“０”となるので排他オア回
路４３２は論理値“０”を出力する。尚、音源波
形MWが負から正に移行した場合も上述と同様に
考えることができるのでその説明は省略する。従
つて、第１１図Ｂに示すゼロクロス検出回路４３
によれば音源波形MWが正から負又は負から正へ
移行する際これを検出してパルス信号を出力する
ことが可能となり、しかもこの検出を各チヤンネ
ル毎に時分割で行なうことができる。

RS型フリツプフロツプ回路４４の詳細は第１
１図Ｃに示すように、前述したゼロクロス検出回
路４３のシフトレジスタ４３１と同一構成のシフ
トレジスタ４４１と、オア回路４４２と、アンド
回路４４３と、インバータ４４４と、により構成
される。比較器３７の出力信号はセツト端子Ｓ、
オア回路４４２を介してシフトレジスタ４４１に
入力され、またゼロクロス検出回路４３の出力信
号はリセツト端子Ｒ、インバータ４４４を介して
アンド回路４４３に入力されるシフトレジスタ４
４１の出力信号はアンド回路４４３及びオア回路
４４２を介して入力側に帰還される。したがつ
て、あるチヤンネル時間においてセツト端子Ｓに
論理値“１”の信号（比較器３７の出力信号）が
入力されると、この信号（“１”）はオア回路４４
２を介してシフトレジスタ４４１に入力される。
そして、このシフトレジスタ４４１に入力された
信号（“１”）は当該チヤンネル時間においてシフ
トレジスタ４４１から出力されアンド回路４４
３、オア回路４４２を介して再びシフトレジスタ
４４１に入力されて記憶保持される。この状態
は、当該チヤンネル時間においてリセツト端子Ｒ
に論理値“１”の信号（ゼロクロス検出回路４３
の出力信号）が入力されてアンド回路４４３が不
動作となるまで続く。この結果出力端子Ｑ（シフ
トレジスタ４４１）から当該チヤンネル時間に出
力される信号は論理値“１”となる（すなわち、
セツト状態となる）。この状態において、当該チ
ヤンネル時間にリセツト端子Ｒに論理値“１”の
信号が入力されると、この信号“１”はインバー
タ４４４で反転されアンド回路４４２には論理値
“０”の信号が入力された該アンド回路４４２は
不動作となる。したがつて、シフトレジスタ４４
１から出力される信号“１”はアンド回路４４３
で阻止されてシフトレジスタ４４１の入力側には
帰還されなくなり、この結果出力端子Ｑから当該
チヤンネル時間に出力される信号は論理値“０”
となる（すなわちリセツト状態となる）。従つ
て、第１１図Ｃに示すフリツプフロツプ４４によ
れば各チヤンネル毎に時分割でセツト、リセツト
を行なう動作が可能となる。

以上の構成を有する変更実施例の動作について
次に説明する。尚、以下の説明では複数チヤンネ
ルのうちの１つのチヤンネルに注目し該チヤンネ
ルについて説明するが、他のチヤンネルにおいて
も以下に述べる動作と全く同一の動作が行なわれ
る事は言うまでもない。前記した様に、比較器３
７は（音源波形MWの振幅値データ）＞（関数波形
FW）の場合に限つて論理値“１”を出力する。
従つて、比較器３７は第１２図Ｂに示す様に時刻
t₁〜t₂，t₄〜t₅に恒つて論理値“１”を出力する。
また、ゼロクロス検出回路４３は、前記した様に
符号データsign bitが論理値“１”から“０”又
は“０”から“１”に反転する時点でパルス信号
を１つ出力する様に構成されているため、第１２
図Ｃに示す様に音源波形MWが正から負又は負か
ら正に移行する時刻t₀，t₃，t₆においてパルス信
号を発生する。

したがつて、時刻t₁において比較器３７から出
力される論理値“１”がRS型フリツプフロツプ
４４のセツト端子Ｓに入力されるため、第１２図
Ｄに示す様にこの時RS型フリツプフロツプ４４
はその出力端子Ｑから論理値“１”を出力する。
この状態は時刻t₃にゼロクロス検出回路４３がパ
ルス信号を出力し、これがRS型フリツプフロツ
プ４４のリセツト端子Ｒに入力され、RS型フリ
ツプフロツプ４４がリセツトされるまで続く。時
刻t₄において、比較器３７が再び論理値“１”を
出力するとRS型フリツプフロツプ４４は再びセ
ツトされその出力端子Ｑから論理値“１”を出力
する。この状態は時刻t₆においてゼロクロス検出
回路４３がパルス信号を出力し、これがRS型フ
リツプフロツプ４４のリセツト端子Ｒに入力さ
れ、RS型フリツプフロツプ４４がリセツトされ
るまで続く。

以上の説明から明らかな様にRS型フリツプフ
ロツプ４４は時刻t₁〜t₃，t₄〜t₆に恒つて出力端子
Ｑから論理値“１”を出力するため、ゲート回路
３８は時刻t₁〜t₃，t₄〜t₆に恒つてそのゲートを開
く、従つて、ゲート回路３８は第１２図Ｆに示す
様な楽音波形MW′を出力する。従つて、この変
更実施例においても前述した各種実施例の場合と
同様な電子楽器を提供することができる。

以上の説明から明らかな様に、この発明によれ
ば簡単なゲート装置とこのゲート装置の開閉制御
を行うゲート制御信号を発生するゲート制御信号
発生器とを設けるだけで、種々の形状の楽音波形
を形成することができる。更にこのゲート制御信
号を時間的に変化させることにより時間的に変化
する楽音波形を得ることができる。従つて、この
発明によれば簡単な構成で容易に発生楽音の音色
（ピアノ音やフルート音等）を変更することがで
き、また自然楽器の発生楽音の様に、音色が時間
変化する楽音を発生することが可能な電子楽器を
提供することができる。更には、新しい種類の楽
音を無限に創造できる効果を有する。

【図面の簡単な説明】

第１図Ａ，Ｂはこの発明の基本原理を説明する
ための波形図、第２図はこの発明をアナログ式電
子楽器に応用した場合の第１の実施例を示すブロ
ツク図、第３図は第２図に示した第１の実施例の
動作を説明するための波形図、第４図Ａは第２図
に示した第１の実施例の変更実施例を示すブロツ
ク図、第４図Ｂは第４図Ａに示した変化実施例で
用いるゼロクロス検出回路の一例を示す回路図、
第５図は第４図Ｂに示したゼロクロス検出回路の
動作を説明するための波形図、第６図は第４図Ｂ
に示した第１の実施例の変更実施例の動作を説明
するための波形図、第７図はこの発明をアナログ
式電子楽器に応用した場合の第２の実施例を示す
ブロツク図、第８図は第７図に示した第２の実施
例の動作を説明するための波形図、第９図はこの
発明をデイジタル式電子楽器に応用した場合の一
実施例を示すブロツク図、第１０図は第９図に示
した実施例の動作を説明するための波形図、第１
１図Ａは第９図に示した実施例の変更実施例を示
すブロツク図、第１１図Ｂ及びＣは第１１図Ａに
示した変更実施例で用いるゼロクロス検出回路及
びRS型フリツプフロツプの一例を示す回路図、
第１２図は第１１図Ａに示した変更実施例の動作
を示す波形図である。１，３１……鍵盤回路、２……電圧制御型発振
器、３，３３……関数波形発生回路、４……絶対
値回路、５，１２，１７，３７……比較器、６…
…FET、７，３９……エンベロープ波形発生
器、８……電圧制御型増幅器、９，４２……サウ
ンドシステム、１１……反転回路、１３，１８…
…微分回路、２２……トライアツク、３２……キ
ーアサイナ、３４……周波数情報メモリ、３５…
…累算器、３６……波形メモリ、４１……Ｄ／Ａ
コンバータ。

Claims

【特許請求の範囲】１押下鍵に対応した周波数の所望の波形を発生
する波形発生装置と、上記波形の振幅値と形成すべき楽音波形の音色
に対応した所定の値とを比較して、ゲート制御信
号を出力するゲート制御信号発生装置と、上記ゲート制御信号を受けて上記波形の所望の
部分だけを出力し楽音波形を形成するゲート装置
とを含んでなる電子楽器。２前記波形発生装置の出力する波形が対称波形
である如き特許請求の範囲第１項に記載の電子楽器。３前記所定の値を時間変化させる如き特許請求の範囲第１項に記載の電子楽器。