JPS6243598B2 - - Google Patents

Description

【発明の詳細な説明】

〔技術分野〕 この発明はデータ処理機能もしくは他の端末処
理機能の一部が一群のプロセツサもしくはコンピ
ユータによつて供給され他方別のグループの端末
およびさらにより大きな群の端末に伴なう他の機
能は第２の集束されたプロセツサ群によつて独立
に供給される分散制御デジタルスイツチングシス
テムに関する。 他方プロセツサもしくはコンピユータの２つの
グループ間の通信及びデータの交換はデジタルス
イツチングネツトワークを介して共通の伝送路上
に供給される。 〔背景技術〕 近年における電話交換システムにおいては上述
したような交換システムに使用される加入者線及
び局間中継線（トランク）の状態を表わすデータ
が必要とされる。それと共に種々の線及び局間中
継線の状態や条件に応答した前記交換に必要とさ
れる動作が記憶されねばならない。 代表的なデータは前記ネツトワークを通過する
通路の組立、サービスの加入者線クラス、呼の局
間中継線クラス、電話番号から装置番号への変
換、装置番号から電話番号への変換である。 従来技術における集中制御システムにおいて
は、前記データは共通のメモリ内で利用可能であ
る。この共通メモリは信頼性及び安全性のために
二重に設けられ前記抽出されたデータを順次処理
する複数の共通制御コンピユータによつてアクセ
ス可能である。 従来技術における多重共通制御システムは同時
にデータを得るために共通メモリをアクセスする
１台以上のプロセツサを必要とし、その結果チヤ
ンネル間干渉やプロセツサの数が増加するにつれ
てスループツトの実効損が増大するという問題を
生ずる。 制御の分散化と分散データ処理は集中制御シス
テムに固有の問題という観点から発達した。 ストアードプログラム方式の制御装置がシステ
ム全体に分散された従来技術における交換システ
ムについては米国特許第3974343号に記載されて
いる。他の従来技術として積極的に制御された分
配制御交換システムについては米国特許第
3860761号に記載されている。 従来技術のシステムは多重処理によつて処理能
力を増大させることにより処理機能の効率を高め
ることに力を注いできた。しかしながら結果とし
てソフトウエアパツケージ間の望ましくない相互
作用を生ずる。すなわち１つのソフトウエアパツ
ケージのある部分について修正もしくは追加をす
ると、他の部分の現在実行しているプログラムに
影響を及ぼしその影響が予期できないという欠点
があつた。 従来技術における共通制御構造の問題の主たる
理由は、多重プロセツサが使用されていると否と
にかかわらず、ストアードプログラム方式の制御
処理機能が発信トラヒツクと着信トラヒツクの要
求によつてランダムに生じる複数のタスク間で時
分割されることにある。この結果前記システムで
は格納されたソフトウエアパツケージの効率良い
操作を行うことができないという欠点があつた。 〔発明の目的〕 この発明の目的は上記欠点を除去した分散制御
デジタルスイツチングシステムを提供することで
ある。 この発明によれば、交換網に対する制御は前記
サブシステムを介して多重プロセツサの形に分散
されているので認識可能な制御もしくは集中化さ
れたコンピユータの多重化は別々に存在しない。
前記分散化されたプロセツサ群はコールされたサ
ブシステムに必要な処理機能を供給する。 従つていくつかのサブシステムの制御機能群は
これらのサブシステムに専属のプロセツサ群によ
つて処理される。 しかしながら同一のサブシステム群の他の処理
機能は他のプロセツサ群によつてより効率的に処
理され得るものであり、実際そのように処理され
ている。 複数の加入者線と局間中継線は複数の時分割多
重化線上で分割される種々の処理機能に対するス
イツチアクセスを具備されている。第１のグルー
プのプロセツサ群の各プロセツサは加入者線もし
くは局間中継線のような一群の端末器に従事し、
第２グループのプロセツサ群と通信しデジタル交
換マトリクスを介して前記第１及び第２の端末器
群の１もしくはそれ以上の端末器に対して集束し
た処理機能を提供する。第１グループのプロセツ
サ群は通話路の組立のように第１の組立処理機能
を遂行し第２グループのプロセツサ群は呼制御の
ように第２の処理機能を遂行する。 多階ていのスイツチングネツトワークはモジユ
ール的に拡張可能なデジタルグループスイツチを
供給する。このデジタルグループスイツチの操作
は端末器から外部的に制御される。この端末器に
は前記デジタルグループスイツチが接続されイン
タフエースされスイツチされる端末間のレート
（ビツト転送レート）同期位相（ビツト）非同期
の内部接続を供給する。前記第１グループの各プ
ロセツサはハードウエアインタフエースを供給す
るトランクもしくは通信保全ライン群上で時分割
される。他方前記第２グループの各プロセツサは
トランクおよび複数の通信保全ライン群に対して
集束した機能を供給する。すべてのデータ、通話
信号及び制御信号は共通の伝送路に接続される。 以下図面を参照してこの発明の一実施例につき
説明する。 第１図において分配制御デジタルスイツチング
システムはグループスイツチ１０で構成されてい
る。このグループスイツチ１０を介して端未ユニ
ツト間の複数の接続は切換えられ前記端未ユニツ
ト間によつて稼働される端未間のデータを接続す
る伝送路を供給する。ここで使用されているよう
に端末ユニツトは前記グループスイツチの各側に
おける第１の交換階ていの１つに終端する端末群
を稼動させるためのサブユニツトである。 各端末ユニツトは８つのアクセススイツチを有
しこのスイツチを介して前記端末からのデータが
前記グループスイツチ１０に又は前記グループス
イツチ１０から前記端末へ接続される。ここで使
用されているように、端末サブユニツトは保証さ
れた１対のアクセススイツチに終端する１群の端
末を稼動させる端末ユニツトのサブシステムであ
る。各端末ユニツトは４対の保証されたアクセス
スイツチを有している。各端末におけるPCMデ
ータは例えばこの発明と同じ譲受人に譲渡され
1977年３月３日に出願された出願番号第773713号
の同時係属出願に詳細に記載されているタイプの
電話線回路から生じる。 端末ユニツト１２，１４及び１６が代表的に示
されている。しかし実際には128もしくはそれ以
上の端末ユニツトがグループスイツチ１０によつ
て切換可能である。この実施例においては１２，
１４，１６の端末ユニツトのみ記述してある。各
端末ユニツトは例えば1920の加入者線もしくは
480の局間中継線を４つの端末サブユニツトにイ
ンターフエースする能力を有している。端末ユニ
ツト１２においては１８，２０，２２，２４が端
末サブユニツトに該当する。 多重化された30の双方向性の加入者線を有した
32チヤンネルのPCM多重化デジタルラインは端
末ユニツトに接続されている。端末ユニツト１２
のような各端末ユニツトは複数の多重化された伝
送リンクによつてグループスイツチ１０に接続さ
れる。各伝送リンクは２つの単方向の伝送路で構
成される。端末ユニツト１２の各端末サブユニツ
ト１８，２０，２２，２４はグループスイツチ１
０の各プレーンに２つの伝送リンクによつて接続
される。この実施例では伝送リンク２６，２８は
端末サブユニツト１８、グループスイツチ１０の
プレーン０に接続し伝送リンク３０，３２は端末
サブユニツト１８をグループスイツチ１０のプレ
ーン３に接続する。同様に端末サブユニツト１８
はグループスイツチ１０のプレーン１及び２に同
様の伝送リンクによつて接続される。サプユニツ
ト２０，２２，２４も又グループスイツチの各プ
レーンに端末サブユニツト１８と同様に接続され
る。 端末サブユニツト１８用の各伝送リンク２６，
２８，３０及び３２は双方向であり、１対の単方
向伝送路を有し各伝送路はデータの流れの一方向
に使用される。各単一方向伝送路は時分割多重
（以下TDMと呼ぶ場合もある）された32チヤンネ
ルのデジタル情報をビツトシリアルの形で伝送す
る。 TDMフオーマツトの各フレームは32チヤンネ
ルで構成され各チヤンネルは16ビツトの情報を有
し、4.096Mb／ｓのビツト転送レートを有してい
る。 この転送レートはシステム全体を通じて打刻さ
れるのでこのシステムはレート同期として特徴づ
け得る。 後述するように本システムは位相非同期であ
り、１フレームにおけるデータビツトは異るスイ
ツチングエレメントもしくは単一のスイツチング
エレメントの異るポートによつて受信される位相
関係を必要としない。このレート（ビツト転送レ
ート）同期、位相非同期のスイツチングシステム
は複数のマルチポートスイツチングエレメントに
よつて前記グループスイツチ及びアクセススイツ
チにおいて履行される。 デジタル通話標本がある端末からこのシステム
内のどこかに又はその逆の場合に、前記デジタル
通話標本は前記端末を接続するために用いられる
スイツチングエレメント間の伝送リンク上の正規
のチヤンネルに時分割多重化されねばならない。 タイムスロツトインターチエンジが各スイツチ
ングエレメント毎に具備されているので端末を相
互接続するのに使用するチヤンネルを変えること
ができる。 タイムスロツトインターチエンジすなわち１つ
のチヤンネルから他のチヤンネルへのデータの遷
移は公知であり、例えば米国特許出願第766396号
（出願日：1977年２月７日）に記載されておりこ
の発明と同じ譲受人に譲渡されている。 以下述べるように独特のマルチポートスイツチ
ング機構が具備されている。このスイツチング機
構は16ポートのスイツチングエレメントで構成さ
れており、このスイツチングエレメントは一般的
に加えられた入力に対する単一フレーム時間より
も少ない時間で32チヤンネルのタイムスイツチと
して又16ポートのスペーススイツチとして操作さ
れる。前記デジタル通話標本は16ビツトチヤンネ
ルワードのうち14ビツトで構成され残りの２ビツ
トはプロトコールビツトとして使用される。（前
記チヤンネルワードの別の14ビツトのデータと識
別するために）従つて前記16ポートスイツチング
エレメントは例えば14ビツトリニアPCM標本、
13ビツトリニアPCM標本、８ビツトの圧伸され
たPCM標本、８ビツトデータバイト等を切換え
るのに使用することができる。 各ターミナルサブユニツトには２つのグループ
のプロセツサ群が含まれている。例えばターミナ
ルサブユニツト１８において第１のグループのプ
ロセツサ群A₀、A₁、……A₇は各々端末クラスタ
と呼ばれる別個のグループの端末用に設けられ、
特定のグループの処理機能を遂行する。例えば前
記グループスイツチ１０を介して通話路の組立や
前記端末クラスタ内の端末へのインターフエース
の用意をする。中継線のような高トラヒツククラ
スターは30端末迄有しており、加入者線のような
低トラヒツククラスタは60端末迄有している。各
ターミナルサブユニツトは４つのＡ型プロセツサ
を有しているので４つの高トラヒツククラスタと
インタフエース可能であり、低トラヒツクサブユ
ニツトは８つのＡ型プロセツサを有しているので
８つの低トラヒツククラスタとインタフエースす
ることが可能である。各Ａ型プロセツサは例えば
インテルコーポレーシヨンのモデル8085マイクロ
プロセツサインタフエースを有することができ
ROMメモリやRAMメモリと接続することができ
る。従つて各端末ユニツトは例えば1920低トラヒ
ツク端末（加入者線に対して）もしくは480の高
トラヒツク端末を有することができる。サブユニ
ツト１８の端末クラスタ３６のように各端末クラ
スタは１つのＡ型プロセツサとそれに接続された
クラスタ端末インタフエースを有している。この
クラスタ端末インタフエースは１対の双方向リン
ク３８及び４０によつてそれぞれターミナルサブ
ユニツト１８内の２つのアクセススイツチ４２及
び４４に接続される。前記アクセススイツチエレ
メント１８のサブユニツト１８のアクセススイツ
チエレメント４２及び４４のようにグループスイ
ツチ１０のスイツチングエレメントと同じ構成で
ある。アクセススイツチエレメント４２，４４は
各々サブユニツト１８に対し１対の第２グループ
のプロセツサ群の１つにアクセスする。すなわち
ターミナルサブユニツト１８のプロセツサ群B₀
及びB₁にアクセスする。他方の対のＢ型プロセ
ツサ群はターミナルサブユニツト２０，２２及び
２４に含まれるが、ここでは記述の関係でサブユ
ニツト１８のＢ型プロセツサ群のみが示されてい
る。この第２のプロセツサ群であるＢ型プロセツ
サ群は第２グループの処理機能のために設けられ
ている。すなわちターミナルサブユニツト１８に
よつてインターフエースされたターミナルに対す
る呼び制御（信号解析、信号変換のような呼びに
関連したデータの処理）等である。 そして前記第２のプロセツサ群は例えばインテ
ル社製のマイクロプロセツサモデル8085あるいは
それと等価のもので構成し得る。１対の予備のプ
ロセツサ群は端末サブユニツト１８に対してＢ型
プロセツサ群４６，４８及びアクセススイツチ群
４２，４４と同一の処理機能を有して構成されて
いる。それゆえA₀クラスタのような各端末クラ
スタは前記予備プロセツサ群のいづれか一方を選
択することができる。すなわち前記予備ペアの一
方が故障した場合にはアクセススイツチ４２を介
したＢプロセツサ群４６かもしくはアクセススイ
ツチ４４を介したＢプロセツサ群４８を選択する
ことができ、それによつて択一的な通話路を提供
することができる。すなわちアクセススイツチに
接続される通話路にもとずいてＡプロセツサ又は
Ｂプロセツサのいずれかを選択することができ
る。このような方法により、例え一方が故障して
も、Ｂプロセツサは常に利用可能な状態にあるの
で、常に通話路の接続が可能となる。 第２図において４つの独立したスイツチング能
力のプレーンすなわちプレーン０１００、プレー
ン１１０２、プレーン２１０４、プレーン３１０
６を有したグループスイツチングマトリクス１０
が記載されている。複数のプレーンが特別のシス
テム態様のトラヒツク及びサービスの完全無欠な
要求にも適合できるように供給されている。好ま
しい実施例としては２つ、３つもしくは４つのス
イツチングのプレーンが供給され120000もしくは
それ以上の端末にサービスを行う。すなわち米国
特許出願第773713号の出願と同じように前述した
線回路に加入者線を終端する。 スイツチングの各プレーンは望ましい構成で３
つの選択段階迄有することができる。 ある接続を行うために特定のプレーンを選択す
るアクセススイツチングはグループスイツチ１０
内によりもむしろ個々のターミナルユニツト１２
内に配置した方が望ましい。スイツチングエレメ
ントの特定のプレーンはターミナルユニツトのア
クセス交換階ていによつて接続のために選択され
る。サブユニツト１８のアクセススイツチングエ
レメント４２は例えばリンク２６を介してプレー
ン０１００を又リンク３０を介してプレーン３１
０６に接続することができる。 グループスイツチ１０はデータトラヒツクの処
理性能を高めるためにプレーンの数を増加させる
ことによりあるいは前記グループスイツチによつ
てサービスを受ける端末の数を増加するために１
階ていあたりのスイツチングエレメントの数もし
くはスイツチングエレメントの階ていの数を増加
させることによつてモジユール毎に拡張可能であ
る。代表的な応用例ではグループスイツチ１０の
プレーンあたりの階ていの数は次のようにモジユ
ール毎に拡張することができる。

【表】 すべての交換階ていを構成するこの発明の基本
的なスイツチングエレメントはマルチポート１側
回線スイツチ３００で構成することができる。こ
のスイツチ３００は16ポートスイツチングエレメ
ントとして第３図に示されている。なおこの実施
例ではポートの数を16としたが、それより大きく
ても又少なくともこの発明を実施する上で同様の
効果を得ることができる。単一側スイツチは、い
づれかのポートで受信したデータを切替え、いづ
れかのポート（スイツチングエレメントの同じポ
ートかもしくは他のポート）に伝送する双方向の
伝送能力を有した複数のポートを有したスイツチ
ングエレメントとして定義し得る。動作的にはス
イツチングエレメント３００内のポートからポー
トへのデータ転送はビツトパラレル時分割多重バ
ス３０２を介して行なわれる。前記バス３０２は
スペーススイツチングを可能にするものでありこ
のスペーススイツチングはスイツチングエレメン
ト内のいづれか２つのポート間の伝送路の規定と
して定義され得る。 スイツチングエレメント３００の各ポート（０
〜15）はそれぞれ独自の受信制御ロジツクRX３
０４と送信制御ロジツクTX３０６（本実施例で
はポート７）を有している。データはスイツチン
グエレメント３００のポート７のようないづれか
のポートに同様の構成のスイツチングエレメント
から転送され又前記ポートから前記スイツチング
エレメントへ転送される。 スイツチングエレメント３００は他の同様の構
成のスイツチングエレメントと受信制御入線３０
８と送信制御出線３１０を介してビツトシリアル
のフオーマツトでリンクされる。 この場合前記スイツチングエレメントは
4.096Mb／ｓのシステムクロツクレートで512の
シリアルビツトで１フレームが構成されそれぞれ
16ビツト毎の32チヤンネルに分割される。 前記16ポートから直列に転送されたデータはレ
ートと位相の同期がとられている。すなわち伝送
（発信）制御ロジツク３０６とスイツチングエレ
メント３００の他のポート１５の等価な伝送制御
ロジツクは同じ4.096Mb／ｓのクロツクレートで
転送する。そしていかなる時点においても１つの
フレームの同じビツト位置を転送する。 他方ポート７及び前記スイツチングエレメント
３００の他のすべてのポートの受信（着信）制御
ロジツク３０４におけるビツトシリアルデータの
受信はレートだけが同期がとられている。すなわ
ちある時点において２つのポートが受信するフレ
ームのビツトには特別の関係を必要としない。従
つて受信は位相が非同期である。着信制御ロジツ
ク３０４と発信制御ロジツク３０６は各々第９図
に示すように制御ロジツク部とランダムアクセス
メモリとを有している。 第４図においてグループスイツチ１０の１プレ
ーンとしてプレーン０１００が描かれている。 第３図で説明したようにグループスイツチが構
成される１０８，１１０，１１２というようなス
イツチングエレメントは16ポートの単一側スイツ
チングエレメントである。 スイツチポートが入力になるか出力になるかは
定義すなわちスイツチングネツトワークにおける
位置によつて決定される。 ３段の交換階ていのグループスイツチプレーン
１００において階てい１および２のスイツチング
エレメント１０８，１１０のポート０から７は入
側として割当てられポート８から15は出側として
割当てられ２側（両面）の形状を有し、階てい３
ではスイツチングエレメント１１２のようなすべ
てのスイツチングエレメントは単一側（片面）で
ある。すなわちすべてのポートは入側として定義
される。 一般にある交換階ていを考える場合、モジユー
ル毎にネツトワークを拡張する場合には、さらに
交換階ていが必要になる場合がある。この場合に
は、拡張のための出力側を有した２側回線交換階
ていを装備する。しかし、ある階ていでネツトワ
ークサイズが、接続される最大必要端子数の1/2
よりも大きい場合には、２側回線交換階ていの代
りに１側回線交換階ていを用いる。これによつて
階てい間のリンクを再構成すること無く、連続的
に要求される最大ネツトワークサイズ迄モジユー
ルの拡張が行える。 スイツチングプレーン１００に対するスイツチ
ングエレメント３００のモジユールの拡張は第５
図ａ乃至第５図ｄに記載されている。第５図ａは
例えば約1000の加入者線を有した１端末ユニツト
のアプリケーシヨンに必要とされるグループスイ
ツチ１０のグループスイツチプレーンのサイズを
記載したものである。したがつてポート０はター
ミナルサブユニツト１８の線２６に接続可能であ
り、他方ポート１から７はターミナルユニツト１
２の他のアクセススイツチに接続される。ポート
８から15はネツトワークの拡張のために予備とし
て設けられてある。 第５図ｂを参照すると、ターミナルユニツト１
２と１４というような２つのターミナルユニツト
に対してグループスイツチプレーン１００の拡張
の次の階ていの例が記載されている。従つて２つ
の第１の階ていスイツチングエレメントが前記グ
ループスイツチのプレーン毎に具備され、各プレ
ーンは前記２つの第１の階ていスイツチングエレ
メントと内部接続するために第２の階ていスイツ
チングエレメント０，１，２，３を有している。
第２の階ていの出側はネツトワークの拡張のため
に取つてあり、このネツトワーク（そのうちの１
つが図示されている）は約2000の加入者線にサー
ビスを行なう。 第５図ｃを参照すると、８つのターミナルユニ
ツトに呼応するためのスイツチングプレーン１０
０の拡張例が記載されている。階てい１と階てい
２のスイツチングエレメントが完全に内部接続さ
れ、階てい２の出口のみが拡張に利用可能であ
る。従つてこの場合にはさらに８つ迄ターミナル
ユニツトを接続するためには、第５図ｄに示すよ
うにプレーン毎に第３の交換階ていを追加しなけ
ればならない。第５図ｄでは16のターミナルユニ
ツトが拡張されたグループスイツチプレーンに接
続される。一般的には第５図ｃのネツトワークは
約10000の加入者線のスイツチング能力を有し第
５図ｄのネツトワークは約20000の加入者線のス
イツチング能力を有している。 第５図ｂ，ｃ，ｄに示した未接続のポートは拡
張に利用される。例えば第５図ｄのネツトワーク
の各プレーンはこれらのポートの接続により最高
第４図のネツトワーク迄拡張される。このネツト
ワークは100000を越える加入者線を交換する能力
を有している。 第６図を参照すると、線端末サブユニツト１８
が示されている。このサブユニツト１８は最高８
つの端末クラスタ３６を有し、各端末クラスタは
60の加入者線、端末インタフエース、Ａ型マイク
ロプロセツサを有している。本実施例では３つの
端末クラスタ３６，３７，３９が描かれている。
前記端末サブユニツト１８はスイツチ１８０，１
８１をアクセスし、８つの端末クラスタにサービ
スする。なお本実施例では簡略化のため３つの端
末クラスタが描かれている。インタフエース１９
０のような各端末インタフエースは例えば60の線
回路からの加入者線とＡ型プロセツサに接続され
ている。このＡ型プロセツサは前記端末インタフ
エース１９０に接続された線群に対してスイツチ
ングネツトワーク全体を通じて通話路の組立、端
末制御といつたような処理機能を行う。 各端末インタフエース１９０は１８０，１８１
のようなアクセススイツチの各々のポートに１９
９のような１つの双方向の伝送リンクを有してい
る。 アクセススイツチ１８０のように各アクセスス
イツチは第３図で説明したように16ポートで構成
されているが、出側ポート８、10、12、14を介し
てグループスイツチ１０のプレーンかもしくは出
力ポート９のような出側を介してＢ型プロセツサ
のいづれかに切換えるためのアクセスがなされ
る。前記Ｂ型プロセツサは呼び制御のような他の
処理機能を遂行する。ポート11、13、15のような
アクセススイツチの未使用の出側ポートは予備と
して示されており、アラーム、モニタ、診断制御
といつたような他の装置を具備するのに利用され
る。 第７図を参照すると、サブユニツト１８のよう
な中継線端末サブユニツトが示されている。この
サブユニツトは機能的には第６図で説明した、線
端末サブユニツトと同一であるが、このサブユニ
ツトはより少ない数の高トラヒツク入力にサービ
スを行なう。線端末に比較して中継線グループの
トラヒツク密度が増加するのを考慮して、中継線
端末サブユニツトは４つの端末インタフエースで
構成される。各端末インタフエースは例えば30の
中継線端末に接続される。各アクセススイツチ１
８０及び１８１上の入力４乃至７はこの構成では
使用されていない。従つて４つの中継線端末クラ
スタのうち６０と６１が示され各クラスタはそれ
ぞれ端末インタフエース６２と６３とＡ型プロセ
ツサとメモリ６４，６５を有している。Ｂ型プロ
セツサ及びアクセススイツチ１８０に接続された
メモリ６６，６７とＢ型プロセツサ及びアクセス
スイツチ１８１に接続されたメモリ６８，６９は
第６図に示したものと同様の構成であり、例えば
インテル社のモデル8085マイクロプロセツサで構
成し得る。 第８図は、第３図で説明した16ポートのスイツ
チングエレメント３００を更に詳細に示した図で
ある。スイツチングエレメント３００のポート15
のような各ポートは着信制御ロジツク３０４、発
信制御ロジツク３０６入力／出力単方向伝送路３
０８，３１０で構成され、スイツチングエレメン
ト３００内の並列時分割多重バス３０２にアクセ
スする。この発明の実施例では、単方向にスイツ
チングエレメント３００を介して接続が構成され
る。 あるポートの入力チヤンネル（32チヤンネルの
１つ）といづれかのポートの出力チヤンネル
（512チヤンネルの１つ）間のシンプレツクス接続
はセレクト（SELECT）命令と呼ばれる内部チ
ヤンネル命令によつて行なわれる。このセレクト
命令は接続を要求する入力チヤンネルの単一16ビ
ツトワードに含まれる。 １つのスイツチングエレメントを介していくつ
かの異るタイプの接続が可能である。 代表的なセレクト命令は“ポート、チヤンネ
ル”である。この命令はそのポートの着信制御ロ
ジツクによつて着信され、いづれかのポートのい
づれかの出側のいづれかの空きチヤンネルに接続
を行なう。 “ポートＮ、チヤンネル”はもう一つのセレク
ト命令であり特定のポートＮ例えばポート８の空
きチヤンネルに接続を行う。“ポートＮ、チヤン
ネルＭ”は他のセレクト命令であり特定のポート
Ｎ例えばポート８の特定のチヤンネルＭ例えばチ
ヤンネル５に接続を行なう。 又第９図で更に詳しく述べるようにスイツチモ
ジユール（そのモジユールの１つのポートが１つ
のモジユールで構成される）の機能には“奇数
（偶数）ナンバのポートの１つに接続せよ”とい
うような他の特別のセレクト命令や特別のチヤン
ネル16の命令やチヤンネル０のメインテナンス命
令が含まれる。 各ポートに対する着信制御ロジツク３０４は他
のスイツチングエレメントからの入力データと同
期している。入チヤンネルのチヤンネルナンバ
（０〜31）はデステイネーシヨンポートとポート
からのチヤンネルアドレスとチヤンネルアドレス
記憶RAMからのチヤンネルアドレスとをフエツ
チするのに用いられる。前記チヤンネルのバス３
０２に多重化モジユールがアクセスする間、着信
ロジツク３０４は着信チヤンネルワードをデステ
イネーシヨンポートに送信し、スイツチングエレ
メント３００のTDMバス３０２にチヤンネルア
ドレスを送信する。 各バスサイクルの期間（データが着信制御ロジ
ツク３０４から発信制御ロジツク３０６に転送さ
れる時間）、各ポートの各発信ロジツクはTDMバ
ス３０２上のポートアドレスを深索する。バス３
０２上のポートナンバが特定のポートの特別のア
ドレスに相当するなら、バス３０２上のデータ
（チヤンネルワード）が、着信制御ロジツクポー
トにチヤンネルRAMから読出されたアドレスに
相当するアドレスで認識されるポートのデータ
RAMに書かれる。この結果１ワードのデータが
TDMバス３０２を介して着信制御ロジツクから
ポートの発信制御ロジツクへ転送される。 代表的なポート300に対するポートの発信／着
信制御ロジツクは次の通りである。線３０８上の
データ（4.096Mb／ｓ）は入力同期回路４００に
接続される。この回路は線３０８上の情報に対し
てビツトの同期及びワードの同期をとる。同期回
路４００の出力は16ビツトチヤンネルワードであ
りそのチヤンネルナンバ（フレーム内のチヤンネ
ルポジシヨンを表わす）はフアーストインフアー
ストアウトバツフアレジスタスタツク４０２（以
下FIFOバツフアと呼ぶ場合もある）に接続され
る。このスタツクは線４０３上のデータをバス３
０２のタイミングに同期させるためのものであ
る。このスタツクが必要になるのは線３０８上の
データがバス３０２のタイミングに対して非同期
であるためである。前記FIFOバツフア４０２の
出力は16ビツトチヤンネルワード及び５ビツトの
チヤンネルナンバである。16ビツトチヤンネルワ
ードに含まれる情報は前記語によつて含まれる情
報の性質を表示する。この情報は前記チヤンネル
ワードのプロトコルビツトに含まれ、前記着信制
御RAM４０４の情報と共にこのフレームにおけ
るこのチヤンネルに対して着信制御回路４０６に
よつて取られる動作を指示する。 SPATA、SELECT、INTERROGATE、
ESCAPE、IDLE／CLEARの５種類の動作が前
記動作として可能である。もし前記プロトコール
がSPATAであれば、（通話及びデータワード）、
前記チヤンネルワードは無修飾でバス３０２に送
られ、前記チヤンネルアドレスはデステイネーシ
ヨンポートと前記チヤンネルRAM及びポート
RAM４１０からのチヤンネルアドレスをフエツ
チし、それらを、ポートの着信ロジツクバスアク
セスタイムスロツトの期間バス３０２に接続す
る。もし選択命令が“ポート、チヤンネル”であ
れば最初の空いているポートセレクト回路４１２
は“最初の空きチヤンネルセレクト”を行うため
の空きチヤンネルを有した発信ロジツクを選択す
る。 着信ロジツクTDMバス３０２のアクセスタイ
ムの期間、“第１の空きチヤンネルセレクト”が
選択された発信ロジツクの選択されたポートに成
され、前記ロジツクは最初の空きチヤンネルサー
チ回路４１４から“空きチヤンネル”ナンバを戻
す。NACK着信回路４１６はモジユールの発信ロ
ジツク３０６を介して組立てられたスイツチング
ネツトワークの連続する階ていからの通話路組立
故障表示に対しチヤンネル16の内容を調べる。
NACKサーチロジツク４０８は認識されなかつた
チヤンネルに対し着信制御RAM４０４を調べ認
識されなかつたチヤンネルナンバを発信ロジツク
３０６からチヤンネル16に出力する。発信ロジツ
ク３０６はバス３０２のポートアドレスラインの
状態をデコードポートロジツクにおいてモジユー
ル認識コードともに調べる。 もしデコーダ４２０で正しいポートアドレスが
デコードされれば、バス３０２のセレクトライン
は動作せずバス３０２のSPATA線の内容がバス
３０２のチヤンネルアドレスラインの状態によつ
て与えられたアドレスでデータRAM４２２に書
かれる。 もしバス３０２のセレクトラインが動作状態に
あり、最初の空きチヤンネルサーチが406のよう
な受信制御ロジツク（いづれのチヤンネル選択に
対しても）によつて要求されれば、データRAM
４２２の書込み動作は行なわれない。この場合空
きチヤンネルナンバが最初の空きチヤンネルサー
チ回路４１４から要求している受信ロジツク、例
えば３０４に戻される。 前記データRAM４２２はタイムスロツト交換
器であり、発信／バスタイミング回路４２８に含
まれるカウンタの制御のもとでシーケンシヤルに
読出される。データRAM４２２から読出された
ワードは並列入力−直列出力レジスタ４３０にロ
ードされる。このレジスタ４３０は直列ビツトの
流れを4.096Mb／ｓのレートで発信線３１０に接
続する。出力レジスタ４３０にロードされたワー
ドはチヤンネル０もしくはチヤンネル16に修飾可
能である。チヤンネル０では線４３２上にアラー
ムが挿入され（エラーチエツクのため）必要であ
ればロジツク４３４によりNACKチヤンネル情報
がチヤンネル１６に挿入される。発信制御RAM
４２６は各出チヤンネルの状態を有している。発
信制御ロジツク４２４はデータRAM４２２、発
信制御RAM４２６の読出し、書込み動作、空き
チヤンネルサーチ回路４１４出力レジスタ４３０
のローデイングを調整する。 ネツトワークを介した端末間の接続について以
下に述べる。 上述したように、16ポートスイツチングエレメ
ントはすべての伝送路に対して時間及び空間スイ
ツチング機能を供給する。各チヤンネルの各ポー
トの入路に着信する情報は16ポートスイツチング
エレメントにより、各ポートの出路に転送可能で
あり、この結果空間スイツチングを生じ、前記通
話路は時間スイツチングを生ずる。前記ネッツト
ワークを介するすべての通話とデータ
（SPATA）の発信は入力チヤンネル（512チヤン
ネルの１つ）から出力チヤンネル（512チヤンネ
ルの１つ）への変換を行うマルチポートスイツチ
ングエレメントの各ポートの結果である。この変
換はいづれかの伝送路上の１フレームあたり32チ
ヤンネルワードにより通話組立処理であらかじめ
決定される。 第１０図は１つのチヤンネルワードフオーマツ
トを例示したものであり、チヤンネル１からチヤ
ンネル15及びチヤンネル17からチヤンネル31に応
用でき、それらのチヤンネルはすべてSPATAチ
ヤンネルである。 第１１図にはチヤンネル０（メインテナンス及
び同期）とチヤンネル16（特別の制御、NACK、
等）に対するチヤンネルワードフオーマツトが図
示されている。 前記SPATAチヤンネルはデジタル通話の伝送
及び内部プロセツサ間のデータ伝送に使用するこ
とができる。通話が伝送されるときは１チヤンネ
ルワードあたり14ビツトワードがコード化された
PCM標本に利用できてビツトがネツトワークプ
ロトル選択に利用可能である。 通話路組立制御に用いられるときは、１チヤン
ネルワードあたり13ビツトがデータに利用でき３
ビツトがプロトコル選択に利用できる。前記チヤ
ンネルワードフオーマツトはネツトワーク全体を
通じてスイツチングを可能にする。前記チヤンネ
ルワードフオーマツトは複数の16ポートのスイツ
チングエレメントを介した接続を含む。これらの
接続は単一方向である。双方向の接続に対して
は、２つの単方向の接続が必要である。 第１０図にチヤンネル０とチヤンネル16を除き
すべてのチヤンネルに対して、チヤンネルワード
フオーマツトが例示されている。 第１１図はチヤンネル16のチヤンネルワードフ
オーマツトを例示している。 第１０図ａから第１０図ｅはそれぞれ
SELECT INTERROGATE、ESCAPE、
SPATA及びIDLE／CLEARのデータフイールド
フオーマツトを例示したものである。 第１１図ａ乃至第１１図ｄはチヤンネル16の
SELECT、ESCAPE、HOLD及びIDLE／
CLEARとチヤンネル０のアラームフオーマツト
を例示したものである。 チヤンネル０のチヤンネルワードは又隣り合つ
た16ポートスイツチングエレメント間のフレーム
同期ビツトパターン（６ビツト）を有している。 SELECT命令はスイツチングエレメントを介
して接続を組立てる。 INTERROGATE命令は、通話路が組立てられ
た後その通話路に対してどのポートがスイツチン
グエレメントに選ばれたかをESCAPE命令は一
度通話路が組立てられると２つの端末クラスタ間
で情報を転送し又前記情報を量子化された通話標
本と区別するのに使用される。 SPATAフオーマツトは２つの端末間で通話も
しくはデータ情報を転送するのに使用される。 IDLE／CLEAR命令フオーマツトはチヤンネ
ルが“クリア”の状態にあることを表示する。 チヤンネル16に対してはSELECT、
ESCAPE、IDLE／CLEAR命令は第１０図で説
明した命令と同様である。但しここではSPATA
モードはなくINTERROGATE命令は必要でなく
又チヤンネル16がNACKチヤンネルを担なつてい
るので、SELECTの内容は制御されている。 HOLD命令はSELECT命令によつて一度組立
てられるとチヤンネル16の接続を維持する。チヤ
ンネル０はネツトワークの維持と診断のために専
用されている。第１２図は端末サブユニツト１８
を示したものである。端末サブユニツト１８は第
１図で説明したアクセス交換階てい、アクセスス
イツチ４２，４４の部分を有している。そしてグ
ループスイツチ１０は３つの交換階ていを有して
いる。グループスイツチの各プレーンと各階てい
内の個々のスイツチングエレメントは簡単のため
示されていない。スイツチングネツトワークへの
接続は例えば６９０のような端末インタフエース
から１９０のような他の端末インタフエースへ接
続される。あるいは１８３のようなＢ型プロセツ
サから端末インタフエース１９０に接続されたＡ
プロセツサ１９８のような他のプロセツサへセレ
クト命令すなわちチヤンネルワードフオーマツト
によつて接続される。このチヤンネルワードフオ
ーマツトは始めの端末インタフエース（もしくは
プロセツサ）と前記接続に割当てられたチヤンネ
ルの連続するフレームのアクセススイツチ間にお
けるPCMのフレーム化されたビツトの流れに挿
入される。１つのSELECT命令は各交換階てい
を通じて各通話路毎に必要とされる。スイツチン
グネツトワークを介した接続は各交換階ていを介
して順次直列接続によつて行なわれる。この接続
は通常の発展として低番号階ていから高番号階て
いへ進む。 この発展は所定の“リフレクシヨン（反射）階
てい”が到達される迄スイツチングエレメントを
介して“入側から出側”への接続により行なわれ
る。 反射はスイツチングエレメントの入力ポート間
の接続であり、必要とされる接続を遂行するのに
要求される以上にスイツチングネツトワークを通
すことなく行うことができる。 スイツチングネツトワークの反射の概念の詳細
な説明については1977年２月７日に出願された同
時系属出願第766396号に記載されている。 スイツチングエレメントを介して“出側から入
側”への接続により高番号階ていから低番号階て
いへの通常の発展に続いて“入側から入側”への
接続が反射階ていのスイツチングエレメントと介
して成される。 反射階ていではあらかじめ１９０のような必要
とされる端末インタフエースの独特のネツトワー
クアドレスが決められる。これらのルールは次の
ように決められる。 もし終端端末インタフエースが同じ端末サブユ
ニツト内にあれば、アクセススイツチに反射が生
じる。 もし前記終端端末ユニツトが同じグループの端
末ユニツト内にあれば反射は階てい２で生じる。
その他の場合はすべて反射は階てい３で生じる。 再び第１図及び第４図において独特の特徴を有
したネツトワーク構造、端末ユニツトについて記
載されている。端末ユニツト１２は、第４図のプ
レーン０のように各グループスイツチプレーンに
対して８つの双方向の伝送リンクを有している。
これらの伝送リンクは各プレーンの１つのスイツ
チングエレメントを終端する。 このスイツチングエレメントはグループスイツ
チ１０の中心（すなわち交換階てい３）から見る
と独特のアドレスを持つているように見ることが
できる。従つて例えば第４図に関して言えば階て
い３のどのスイツチングエレメントから見てもス
イツチングエレメント１０８はステージ２から入
側０によつて次にステージ３から入側０を介して
アクセス可能である。これは端末ユニツトのアド
レスを構成するすなわちアドレスTU０，０が与
えられる。 さらに端末サブユニツトは第２の交換階ていの
入側に関して端末ユニツト内で独特にアドレス付
けされる。すなわち第１図に関しては端末サブユ
ニツト１８は第１の交換階ていスイツチ０，０の
入側０と４から独自にアドレス付けされるので
TU０，０のTUS０として見ることができる。同
様に各端末クラスタにおける各端末インタフエー
スはアクセススイツチの入側アドレスを介して独
自にアドレス付けされる。従つて第１２図の端末
インタフエース１９０や他の端末ユニツト１６に
おける６９０のような他の端末インタフエースに
よつてわかるようにある端末インタフエースのア
ドレスは“リフレクシヨン（反射）ポイント”で
ある交換階てい３のスイツチングエレメントから
独立している。この結果、Ａプロセツサ６９８を
制御する通話路構成は、例えばネツトワークアド
レスが（ａ、ｂ、ｃ、ｄ）である端末インタフエ
ース１９０に接続を構成するようにネツトワーク
に次のシーケンスのSELECT命令を発すること
ができる。 フレーム１、セレクト、偶数ポート、チヤンネ
ル； これはグループスイツチプレーンに、アクセス
スイツチを介してSPATA接続を行なう。 フレーム２、セレクト、ポート、チヤンネル； これは選択されたプレーンの階てい１を介して
接続を行なう。 フレーム３、セレクト、ポート、チヤンネル； これは交換階てい２を介して選択されたプレー
ンの接続を行なう。 フレーム４、セレクト、ポート(a)、チヤンネ
ル； これは交換階てい３を介して階てい２に接続を
反射する。 フレーム５、セレクト、ポート(b)、チヤンネ
ル； これは交換階てい２を介して接続を戻す。 フレーム６、セレクト、ポート(c)、チヤンネ
ル； これは交換階てい１を介して接続を戻す。 フレーム７、セレクト、ポート(d)、チヤンネ
ル； これはアクセススイツチを介して端末インタフ
エース（ａ、ｂ、ｃ、ｄ）へ接続を戻す。 このネツトワークはリフレクシヨン階ていとし
て決定された階ていのいづれかのリフレクシヨン
ポイントの前方のスイツチングを可能としネツト
ワークを介して前記階ていのリフレクシヨンスイ
ツチングエレメントから独立した一定のアドレス
で戻る。 SELECTのシーケンスはTI（ａ、ｂ、ｃ、
ｄ）に接続を構成するための端末インタフエース
によつて使用され得る。そして上述した“第１の
空きチヤンネル”選択機構は選択された通話路上
の最小の伝送路の遅延を保証する。 上述したルールから決定されるようにリフレク
シヨンが初期の交換階ていで可能である場合、上
述したシーケンスのサブセツトが使用可能であ
る。 第１２図に示すようにＢプロセツサ１８３は端
末インタフエース１９０と同じ端末サブユニツト
内にあり、上述したシーケンスの内、次のサブセ
ツトしか発生する必要がない。 フレーム１、セレクト、ポート(d)、チヤンネル Ａプロセツサ及びＢプロセツサによつて作られ
た処理機能は特別のコンピユータプログラムによ
るが、例えば処理機能としては、端末制御、は加
入者線もしくは中継線の各サービスクラスに対す
る処理を行なう； 信号制御、は端末制御処理の制御のもとに呼端
末に信号を発生し、端末制御プロセツサに電話の
事象として接続される信号もしくはデジツトのシ
ーケンスを変換する。スイツチング制御、これは
前記端末制御及び信号制御の機能によつて指示さ
れた通話路をネツトワークを介して通話路を組立
て、維持し、そして解除する。データベース制
御、これは物理的なデータベース上の操作をすべ
て行う、そして特定の組織と無関係に前記データ
ベースを操作する他のすべての処理を許容する。
ハードウエア制御、これは実際に加入者線もしく
は中継線にインタフエースするハードウエアの制
御の処理と端末ユニツト及びスイツチングエレメ
ントの処理とを理解する。処理機能の例としては
例えば各Ａプロセツサにおける60線端もしくは30
中継線端に対するハードウエア制御割当てが挙げ
られる。 その他の端末数に対してはＢプロセツサによつ
て他の機能が遂行される。もちろんスイツチ制御
Ａプロセツサによつて交番的に遂行される。 第１３図を参照すると、スイツチングエレメン
ト３００の操作のタイミングダイアグラムが描か
れている。第１３図ａは16のタイムスロツトで１
つのチヤンネルを構成する場合の電流バス３０２
タイムスロツト数とチヤンネル数を描いたもので
ある。この場合タイムスロツト数は16進で書か
れ、さらにチヤンネル０、１及びチヤンネル２の
８つのタイムスロツトが記載されている。第１３
図ｂは4.096Mb／ｓのバスクロツクである。第１
３図ｃはチヤンネル３１のタイムスロツトＥの期
間にバス３０２に生ずるポート同期命令であるフ
レーム同期について示したものである。第１３図
ｄから１３図ｈはスイツチングエレメント３００
のポート０、１、２、14及び15に対して個々のポ
ートのバス３０２転送のタイムエンベロープにつ
いて示したものである。ポート３から13について
は示していないが、動作的には同一である。ポー
ト０、１、２、14及び15に対して各々バス転送エ
ンベロープ５０１，５０２，５０３，５０４及び
５０５は時間多重化されている。 各エンベロープは、いかなる時点においても
TDMバス３０２のいづれか１の線上に１のポー
トのみが情報を転送するような特定の期間TDM
バス３０２の特定の線上に生ずる特定の動作の期
間４つのタイムスロツトＰ、Ｄ、Ｗ、Ｒを有して
いる。 各転送エンベロープの開始の正確な時間は独自
のポートアドレスコードで決定される。 第１４図ａは第１３図ｂによつて記載されたシ
ステムクロツクを有している。 第１４図ｂ乃至第１４図ｅは典型的なバス転送
エンベロープ５０１，５０２，５０３，５０４も
しくは５０５のタイムスロツトＰ、Ｄ、Ｗ及びＲ
の拡張である。 バス３０２は36の単方向線で構成され、第１５
図に示すように16のポート間で相互に通信機能を
有する。 モジユールの受信ロジツク３０４がバス３０２
に生じる信号はデータ（DATA）（各独立線上に
16ビツト）、デステイネーシヨンポートアドレス
（DESTINATION PORT ADDRESS）（各独立線
上に４ビツト）、デステイネーシヨンチヤンネル
アドレス（DESTINATION CHANNEL
ADDRESS）（各独立線上に５ビツト）、データバ
リツド（DATA VALID）（１ビツト）、セレクト
（SELECT）（１ビツト）、モード（１ビツト）で
ある。 バス３０２から受信した信号はセレクテツドチ
ヤンネル（SELECTED CHANNEL）（各独立線
上に５ビツト）、アクノレジ
（ACKNOWLEDGE）（１ビツト）、モジユールビ
ジー（MODULE BUSY）（１ビツト）である。 FIFOバツフア４０２からのFIFOデータ及び
FIFO４０２のチヤンネルナンバ出力によつてア
ドレス付けされた受信制御RAM４０４の内容に
よつて種々の信号がバス３０２に生じ、又バスか
ら受けとられ、種々のワードがイネーブルになつ
てポートの受信ロジツク３０４のポート
（PORT）、チヤンネル（CHANNEL）、及び受信
制御RAM（RECEIVE CONTROL RAMS）に
書込まれる。 バス３０２のセツトライトアクテイビテイライ
ン（SET WRITE ACTIVITY LINE）は特別の
線であり、所定の機能の発生を無効にする。 Fig14(b)のタイムスロツトＰの期間（で示さ
れる期間、現在イネーブルの状態にある受信ロジ
ツク３０４はバス３０２にデステイネーシヨント
ランスミツトロジツクナンバを発信しさらにバス
ラインデータバリツト（DATA VALID）、セレ
クト（SELECT）、モード（MODE）、モジユー
ルビジー（MODULE BUSY）上に適切な信号を
送出する。 第１４図ａのクロツクの立上り（で示される
部分）で、16ポートの全部の発信ロジツク３０６
が上記バスラインの状態をデコードポートナンバ
回路４２０及び発信制御４２４に接続されたレジ
スタに加える。 第１４図ｃのタイムスロツトＤの期間（(3)で示
されている部分）イネーブルの状態にあるポート
の受信ロジツクは情報をデータライン（DATA
LINES）及びデステイネーシヨンチヤンネルラ
イン（DESTINATION CHANNEL LINES）に
送出する。 第１４図ａに示す次のクロツクの立上り（で
示される部分）でこの情報はデータRAM４２２
に接続されたバツフアレジスタに転送される。 第１４図ｄに示すタイムスロツトＷ（で示さ
れる期間）の期間、もしタイムスロツトＰの期間
で生じたデステイネーシヨンポートアドレスライ
ン（DESTINATION PORT ADDRESS
LINES）上に生じた４ビツトによつて表わされ
たポートナンバが特定のポートのポート認識コー
ド（各ポートに対して独自のコード）と一致する
なら、そのポートの発信ロジツクにある動作を生
じる。その動作とは例えば前記ポートのデータ
RAM４２２への書込みであるとか、セレクト命
令への応答とかである。 さらにタイムスロツトＷの期間において選択さ
れたチヤンネルナンバーに対する正規な値が最初
の空きチヤンネルサーチ回路４１４からセレクテ
ツドチヤンネルナンバライン（SELECTED
CHANNEL NUMBER LINES）に接続しもし適
切であれば、認識信号としてある値（ロジツク１
もしくは０）が評価される。NACKは単に認識信
号の欠落である。 第１４図ｅに示したタイムスロツトＲの期間
（で示される部分）において前記デステイネー
シヨンポート発信ロジツクはセレクテツドチヤン
ネル（SELECTED CHANNEL）ナンバー及び
認識線に応答信号を送出する。イネーブルの状態
になつた受信ロジツクはこれらの線の状態を、第
１４図ａの次のクロツクの立ち上り（で示され
る部分）で受信制御回路４０６に接続されたレジ
スタに転送する。そして第１４図ｅで示すそれ以
後の期間（で示す部分）前記受信ロジツクは独
自のポートチヤンネルと受信制御RAM４１０，
４０８，４０６を更新する。ある特定のポートの
受信ロジツクにおいてNACK受信回路４１６によ
つて受信されたNACKチヤンネルナンバはリジエ
クトビツトを生じる。このリジエクトビツトは前
記受信したNACKチヤンネルナンバによつて特定
されたアドレスにおける同じポートの発信ロジツ
クにセツトされる。すなわちチヤンネル16の
NACKは例えば“NACKチヤンネル７”としてデ
コード可能である。 チヤンネル７に通話路を組立てた受信ロジツク
はチヤンネル７に書き込もうとする。次の時間、
前記受信ロジツクはアクノレツジ信号を受信せ
ず、認識されないようにチヤンネル７に前記通話
路のチヤンネルを指定する。前記NACKサーチ回
路４１８は、その発信ロジツクからの認識されな
かつたチヤンネル番号をチヤンネル16に出力す
る。 前記ネツトワークを介する際に生じる遅延時間
は、前記最初の空きチヤンネルサーチ技術を使用
することにより、自動的に最小化される。前記最
初の空きチヤンネルサーチ回路４１４は継続的
に、PCM線３１０に直列データに接続された現
在の出力チヤンネル番号よりも高い番号のうちも
つとも低いチヤンネル番号を有した空きチヤンネ
ルに対する発信制御RAM４２４の“ビジービツ
ト”を見つける。 なおこの発明は上述した実施例に限定されるも
のではなく、この発明の要旨を変えない範囲内で
種々変形実施可能である。

【図面の簡単な説明】

第１図はこの発明にもとづく分配制御システム
のブロツク図、第２図はこの発明の交換網のモジ
ユールの拡張性における説明図、第３図はこの発
明のマルチポート交換エレメントの簡略ブロツク
図、第４図はこの発明の交換網の一面を示す図、
第５図ａ乃至第５図ｄはこの発明の交換網の拡張
における説明図、第６図は線端末サブユニツトの
ブロツク図、第７図は中継線端末サブユニツトの
ブロツク図、第８図はこの発明のマルチポートス
イツチングエレメントのTDMバスの概略図、第
９図は、この発明のマルチポートスイツチングエ
レメントの１つのポートのロジツクのブロツク
図、第１０図ａ乃至第１０図ｅはこの発明に使用
されるチヤンネルワードフオーマツトの図、第１
１図ａ乃至第１１図ｄはこの発明に用いられる追
加チヤンネルワードフオーマツトの図、第１２図
はこの発明の交換網を介する端間の典型的接続関
係の図、第１３図ａ乃至ｈはその発明の交換エレ
メントの操作のタイミング図、第１４図ａ乃至ｅ
はこの発明の交換エレメントの操作更に詳細なタ
イミング図、第１５図はこの発明の交換エレメン
トのTDMバスラインの説明図、 １０……グループスイツチ、１２，１４，１６
……端末ユニツト、１８，２０，２２，２４……
端末サブユニツト、２６，２８，３０，３２……
伝送リンク、３６，３７，３９……端末クラス
タ、３８，４０……双方向リンク、４２，４４…
…アクセススイツチエレメント、４６，４８……
Ｂ型プロセツサ群、６０，６１……端末クラス
タ、６４，６５，６６，６７，６８，６９……メ
モリ、６２，６３……端末インタフエース、１０
０，１０２，１０４，１０６……プレーン、１０
８，１１０……スイツチングエレメント、３００
……単一側スイツチ、３０６……伝送制御ロジツ
ク、３０４……受信制御ロジツク、３０８，３１
０……入力／出力単方向伝送路、３０２……並列
時分割多重バス、４００……入力同期回路、４０
２……フアーストインフアーストアウトバツフア
レジスタスタツク、４１０……ポートRAM、４
１２……ポートセレクト回路、４１４……空きチ
ヤンネルサーチ回路、４１６……NACK着信回
路、４０８……NACKサーチロジツク、４２０…
…デコーダ、４２２……デコーダRAM、４２８
……発信／バスタイミング回路、４３０……レジ
スタ。

Claims (1)

1. 【特許請求の範囲】 １ 加入者線またはトランク線に接続された複数
   の端末群が選択的に相互接続され、前記端末群の
   ある端末を他の端末に接続するための、各階てい
   が複数のプレーンからなる複数の交換階てい群
   と、前記複数のプレーンと接続され、前記複数の
   交換階てい群にアクセスするための複数のアクセ
   ススイツチから成るアクセス交換階ていと、入力
   が前記端末群を形成する所定数の加入者線または
   トランク線に接続され、出力端子が前記アクセス
   交換階ていのうちのあるアクセススイツチに接続
   された各々の端末インターフエースに接続された
   第１データプロセツサ群と、前記アクセス交換階
   ていを構成する複数のアクセススイツチ群の各ア
   クセススイツチに対応してそれぞれ接続される第
   ２データプロセツサ群とを有した分散制御デジタ
   ルスイツチングシステムにおいて、前記各アクセ
   ススイツチは： 時分割共通伝送バスと； 入力データを受取る入力同期化回路と； 前記入力同期化回路の出力端子と接続され、前
   記入力同期化回路から出力された出力データを格
   納するバツフア回路と； 前記バツフア回路の出力端子と接続され、双方
   向の入力バスと、第１ないし第３の出力端子を有
   し、前記第２出力端子が前記時分割多重共通伝送
   バスに接続された着信制御回路と； 前記着信制御回路と前記双方向の入力バスを介
   して接続された着信制御メモリと； 入力端子が前記着信制御回路の第１出力端子と
   接続され、出力端子が前記時分割多重共通伝送バ
   スに接続されたチヤンネルメモリと； 前記着信制御回路の第３出力端子と接続され、
   出力端子が、前記時分割多重共通伝送バスに接続
   されたチヤンネルメモリと； 前記着信制御回路の第３出力端子と接続され、
   出力端子が前記時分割多重共通伝送バスに接続さ
   れたポートメモリと； 入力端子が前記時分割多重共通伝送バスに接続
   され、出力が前記ポートメモリに接続された空き
   ポート選択回路； とから成る着信回路と； 入力端子および出力端子が前記時分割多重共通
   伝送バスに接続された最初の空きチヤンネルサー
   チ回路と； 入力端子が前記時分割多重共通伝送バスに接続
   された発信ポートデコード回路と； 前記発信ポートデコード回路の出力端子と接続
   されるとともに前記時分割多重共通伝送バスに接
   続されたデータメモリと； 入力端子が前記データメモリの出力端子に接続
   された出力レジスタと； 発信制御メモリと； 入力端子が前記発信制御メモリと接続された送
   信制御回路； とから成る発信回路； とを備えたことを特徴とする分散制御デジタルス
   イツチングシステム。 ２ 前記バツフア回路は16ビツトチヤンネルワー
   ドおよび５ビツトチヤンネル番号を格納するフア
   ーストイン・フアーストアウト（FIFO）バツフ
   アであることを特徴とする特許請求の範囲第１項
   記載の分散制御デジタルスイツチングシステム。 ３ 前記着信制御メモリはランダムアクセスメモ
   リ（RAM）であることを特徴とする特許請求の
   範囲第１項記載の分散制御デジタルスイツチング
   システム。 ４ 前記チヤンネルメモリはランダムアクセスメ
   モリ（RAM）であることを特徴とする特許請求
   の範囲第１項記載の分散制御デジタルスイツチン
   グシステム。 ５ 前記ポートメモリはランダムアクセスメモリ
   （RAM）であることを特徴とする特許請求の範囲
   第１項記載の分散制御デジタルスイツチングシス
   テム。 ６ 前記発信データメモリは出力部においてデー
   タをシーケンシヤルに発信するためのタイムスロ
   ツト交換器として構成されたランダムアクセスメ
   モリ（RAM）であることを特徴とする特許請求
   の範囲第１項記載の分散制御デジタルスイツチン
   グシステム。 ７ 前記出力レジスタはパラレル入力シリアル出
   力レジスタであることを特徴とする特許請求の範
   囲第１項記載の分散制御デジタルスイツチングシ
   ステム。 ８ １チヤンネルの間に前記出力レジスタの内容
   を修飾するNACKサーチ回路を更に有したことを
   特徴とする特許請求の範囲第１項記載の分散制御
   デジタルスイツチングシステム。 ９ 前記交換階ていは16のポートを有しているこ
   とを特徴とする特許請求の範囲第１項記載の分散
   制御デジタルスイツチングシステム。 １０ 前記１チヤンネルはチヤンネル１６である
   ことを特徴とする特許請求の範囲第８項記載の分
   散制御デジタルスイツチングシステム。 １１ 前記時分割多重共通伝送バスに接続され、
   タイミング信号を前記時分割多重共通伝送バスに
   供給するバスタイミング回路を更に有したことを
   特徴とする特許請求の範囲第１項記載の分散制御
   デジタルスイツチングシステム。