JPS6242219A - キ−入力装置 - Google Patents
キ−入力装置Info
- Publication number
- JPS6242219A JPS6242219A JP60182417A JP18241785A JPS6242219A JP S6242219 A JPS6242219 A JP S6242219A JP 60182417 A JP60182417 A JP 60182417A JP 18241785 A JP18241785 A JP 18241785A JP S6242219 A JPS6242219 A JP S6242219A
- Authority
- JP
- Japan
- Prior art keywords
- key
- control circuit
- circuit
- scanning operation
- time point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明はキー人力装置に関するものである。
1口1 従来の技術
従来、キー人力装置としては、例えば特開昭58−21
5814号公報にも見られる如く制御回路Cマイクロコ
ンピュータ)の出力ボートからの線路と入力ボートから
の線路とによシキーマトリックス回路を構成するように
なしたものが知られている。
5814号公報にも見られる如く制御回路Cマイクロコ
ンピュータ)の出力ボートからの線路と入力ボートから
の線路とによシキーマトリックス回路を構成するように
なしたものが知られている。
ところで、上記キーマトリックス回路のキートップを制
御クロックの異なる制御回路にて兼用使用する場合、制
御クロックの相違、同期ずれ等の問題があるため、通常
第4図に示す如く結線されていた。
御クロックの異なる制御回路にて兼用使用する場合、制
御クロックの相違、同期ずれ等の問題があるため、通常
第4図に示す如く結線されていた。
第4図において、(1)は第1制仰クロックを有する第
1制御回路、(2)は第1制御クロックとは異なる周期
の第2制御クロックを有する第2制御回路、(3)はキ
ーマトリックス回路で、第1制碕回路(11の入力水−
) (4)(51(6)(71カらの列線M(l!1)
(ez)(1!5)(la)、第1制aDoM(llo
出カポ−) (8)(9)(1(1(illからの行線
路Cl5)Cla)(11)(l!a)、第2制御回路
(2)の入力ボートα涙31(141(151からの列
線路(l!? )(10)(l!11)(/12)、第
2制御回路(2)の出カポ−) (le(171αSか
らの行線路(11M) (/14) (/1s)、連動
するキースイッチ任9■及びキートップ(K−1)〜(
K−12)よυ構成されている。
1制御回路、(2)は第1制御クロックとは異なる周期
の第2制御クロックを有する第2制御回路、(3)はキ
ーマトリックス回路で、第1制碕回路(11の入力水−
) (4)(51(6)(71カらの列線M(l!1)
(ez)(1!5)(la)、第1制aDoM(llo
出カポ−) (8)(9)(1(1(illからの行線
路Cl5)Cla)(11)(l!a)、第2制御回路
(2)の入力ボートα涙31(141(151からの列
線路(l!? )(10)(l!11)(/12)、第
2制御回路(2)の出カポ−) (le(171αSか
らの行線路(11M) (/14) (/1s)、連動
するキースイッチ任9■及びキートップ(K−1)〜(
K−12)よυ構成されている。
斯る回路において、例えばキートップ(K−9)が操作
されると、第1制御回路(IIの入力ボート(6)にE
レベル信号が印加される。尚、第1制御回路(11は、
キートップが操作されていない状態では出力ボート(s
i (91C1(IILLよりHレベル信号を出力する
ようになされている。
されると、第1制御回路(IIの入力ボート(6)にE
レベル信号が印加される。尚、第1制御回路(11は、
キートップが操作されていない状態では出力ボート(s
i (91C1(IILLよりHレベル信号を出力する
ようになされている。
ところで、入力ボート(6)にHレベル信号が印加され
ると、第1制御回路(1)は出力ポートからHレベル信
号を時分割で出力し、どのキートップが操作されたのか
を判定する。斯る判定の後、出力ポート全てからHレベ
ル信号を出力するようになし、今度はキートップの操作
解除を判定する0一方、第2制御回路(2)も入カポ−
)(141がHレベルとなることにより出力ポートから
Hレベル(若しくはLレベル)信号を時分割で出力し、
どのキートップが操作されたのかを判定する。
ると、第1制御回路(1)は出力ポートからHレベル信
号を時分割で出力し、どのキートップが操作されたのか
を判定する。斯る判定の後、出力ポート全てからHレベ
ル信号を出力するようになし、今度はキートップの操作
解除を判定する0一方、第2制御回路(2)も入カポ−
)(141がHレベルとなることにより出力ポートから
Hレベル(若しくはLレベル)信号を時分割で出力し、
どのキートップが操作されたのかを判定する。
(ハ)発明が解決しようとする問題点
上記従来の技術では、単一のキー人力部(キートップ)
にて複数の制御回路へのキー人力を達成することが出来
るものの、各制御回路毎にマトリックスを構成する必要
がち如、またキートップの操作に伴ない閉成されるキー
スイッチを1つのキートップに対して復数個設ける必要
があり、回路構成が復雑になっていた。
にて複数の制御回路へのキー人力を達成することが出来
るものの、各制御回路毎にマトリックスを構成する必要
がち如、またキートップの操作に伴ない閉成されるキー
スイッチを1つのキートップに対して復数個設ける必要
があり、回路構成が復雑になっていた。
(ロ)問題点を解決するための手段
本発明は、上記の問題に鑑み、第1制御クロックを有す
る第1制御回路と、この第1制御クロックとは異なる周
期の第2制佃クロックを有する第2制御回路と、第1及
び第2制御回路で共通使用されるキーマトリックス回路
とよりなり、第1制御回路によるキースキャン動作に基
づき第2制御回路によるキースキャン動作を開始せしめ
るように構成した。
る第1制御回路と、この第1制御クロックとは異なる周
期の第2制佃クロックを有する第2制御回路と、第1及
び第2制御回路で共通使用されるキーマトリックス回路
とよりなり、第1制御回路によるキースキャン動作に基
づき第2制御回路によるキースキャン動作を開始せしめ
るように構成した。
(ホ)作 用
上記の構成において、キーマトリックス回路を構成する
キートップを操作することによシ、先ず第1制佃回路を
キースキャン動作状態に設定し、第2制御回路はこのキ
ースキャン動作に伴なうキースキャン信号を受けた後、
キースキャン動作を行う0 (へ)実施例 第1図は本発明の一実施例を示す図で、従来と同一部分
には同一図書を附すと共にその説明を省略する。
キートップを操作することによシ、先ず第1制佃回路を
キースキャン動作状態に設定し、第2制御回路はこのキ
ースキャン動作に伴なうキースキャン信号を受けた後、
キースキャン動作を行う0 (へ)実施例 第1図は本発明の一実施例を示す図で、従来と同一部分
には同一図書を附すと共にその説明を省略する。
第1図において、第1制御回路(1)の入力ボート(4
1(5)(6)(71、!: 第2 制tDOo 路(
21o入カホ−) 13(131141(19とは夫々
線路(/1g(j’1y)(J+a)(l!19)にて
結線されておυ、また第1制御回路(1)の出力されて
いる)とは夫々保護用の抵抗c!IJ(2z(23I及
びダイオードC2411(261を介して線路(l!z
o)(/z1)(122)にて結線されている0ま九、
第1制御回路(11の出力ポートαGは第2制御回路(
2)の入力ボート鰭にS路(/21)にて結線されてい
る。(31はキーマトリックス回路である。
1(5)(6)(71、!: 第2 制tDOo 路(
21o入カホ−) 13(131141(19とは夫々
線路(/1g(j’1y)(J+a)(l!19)にて
結線されておυ、また第1制御回路(1)の出力されて
いる)とは夫々保護用の抵抗c!IJ(2z(23I及
びダイオードC2411(261を介して線路(l!z
o)(/z1)(122)にて結線されている0ま九、
第1制御回路(11の出力ポートαGは第2制御回路(
2)の入力ボート鰭にS路(/21)にて結線されてい
る。(31はキーマトリックス回路である。
次に、第3図のタイミングチャートを参照してヤードツ
ブ(K−9)が操作された場合につき説明する0尚、第
1制御回路(1)はキー操作がなされていない状態では
全ての出カポ−) (8)(9)01(InからHレベ
ル信号を出力するようになされている(第3図1al(
bl(cHdl参照)。
ブ(K−9)が操作された場合につき説明する0尚、第
1制御回路(1)はキー操作がなされていない状態では
全ての出カポ−) (8)(9)01(InからHレベ
ル信号を出力するようになされている(第3図1al(
bl(cHdl参照)。
今、時刻t1においてキートップ(K−9)が操作され
ると、第2図に示すキースイッチQ81が閉成され、第
1制御回路(11の入力ボート(6)及び第2制御回路
(2)の入カポ−) (141に線路(C18)を介し
てHレベル信号が印加される(第3図(21参照)。
ると、第2図に示すキースイッチQ81が閉成され、第
1制御回路(11の入力ボート(6)及び第2制御回路
(2)の入カポ−) (141に線路(C18)を介し
てHレベル信号が印加される(第3図(21参照)。
斯様に入カポ−[61(14)K″HHレベル信号加さ
れると、第1制価回路(1;は時刻t2より時分割でH
レベルのスキャンパルスヲ送出し、キースキャン動作を
行う(第3図(at(blfclrdl#照)。
れると、第1制価回路(1;は時刻t2より時分割でH
レベルのスキャンパルスヲ送出し、キースキャン動作を
行う(第3図(at(blfclrdl#照)。
一方、第2制御回路(2)は、入カポ−) C141(
27+への入力信号が共にHレベルに立上ったとき、駆
動状態となるよう設定されており、上述の如く入カポ−
)fi41への入力信号のみでは駆動されない。
27+への入力信号が共にHレベルに立上ったとき、駆
動状態となるよう設定されており、上述の如く入カポ−
)fi41への入力信号のみでは駆動されない。
従って、第1制御回路(11のみがキースキャン動作を
行い、斯るキースキャンに基づき操作されたキーを判定
すると、前記スキャンパルスの送出を停止しく第3図1
al参照)、以ってキースキャン動作を停止する。
行い、斯るキースキャンに基づき操作されたキーを判定
すると、前記スキャンパルスの送出を停止しく第3図1
al参照)、以ってキースキャン動作を停止する。
また、第1制仰回路(11は、時刻t4において再び全
ての出力ポートからの出力信号をHレベルとなし、キー
トップ(K−9)の操作解除を判定する0 ところで、上記第1制御回路(1)によるキースキャン
動作時、時刻tsで第2制陣回路(2)の入カポ−1(
141127)がHレベルに立上る。従って、第2制御
回路(2)は時刻ZSで駆動状態に設定され、時刻t4
若しくは時刻t4よシも少許遅れ九時刻より時分割でL
レベルのスキャンパルスヲ送出し、キースキャン動作を
行う(第3図り)(k1参照)0斯るキースキャンの結
果、操作されたキーを判定すると、前記Lレベルのスキ
ャンパルスの送出を停止しく第3図(l!]参照)、以
ってキースキャン動作を停止する。
ての出力ポートからの出力信号をHレベルとなし、キー
トップ(K−9)の操作解除を判定する0 ところで、上記第1制御回路(1)によるキースキャン
動作時、時刻tsで第2制陣回路(2)の入カポ−1(
141127)がHレベルに立上る。従って、第2制御
回路(2)は時刻ZSで駆動状態に設定され、時刻t4
若しくは時刻t4よシも少許遅れ九時刻より時分割でL
レベルのスキャンパルスヲ送出し、キースキャン動作を
行う(第3図り)(k1参照)0斯るキースキャンの結
果、操作されたキーを判定すると、前記Lレベルのスキ
ャンパルスの送出を停止しく第3図(l!]参照)、以
ってキースキャン動作を停止する。
斯様てして、両制御回路のキー人力動作は達成されるが
、保護用の抵抗011e?3C23の抵抗値は制御回路
のスレッシュホールドレベルとの関係よりプルダウン抵
抗@ω311CI2の抵抗値の10分の1以下に設定す
るのが好ましい。
、保護用の抵抗011e?3C23の抵抗値は制御回路
のスレッシュホールドレベルとの関係よりプルダウン抵
抗@ω311CI2の抵抗値の10分の1以下に設定す
るのが好ましい。
尚、本発明は、上記実施例に限定されるものではなぐ種
々の変更が可能である。
々の変更が可能である。
(ト)発明の効果
本発明に依れば、第1制御クロックを有する第1制御回
路と、この第1制御クロックとは異なる周期の第2制御
クロックを有する第2制飢回路と、第1及び第2制御回
路で共通使用されるキーマトリックス回路とよりなυ、
第1制砲回路によるキースキャン動作に基づき第2制御
回路によるキースキャン動作を開始せしめるようにした
ので、回路構成が簡単となり、然もキー人力動作を確実
に達成することが出来る。
路と、この第1制御クロックとは異なる周期の第2制御
クロックを有する第2制飢回路と、第1及び第2制御回
路で共通使用されるキーマトリックス回路とよりなυ、
第1制砲回路によるキースキャン動作に基づき第2制御
回路によるキースキャン動作を開始せしめるようにした
ので、回路構成が簡単となり、然もキー人力動作を確実
に達成することが出来る。
第1図は本発明の一実施例を示す図、第2図はキーマド
IJックス回路の要部拡大図、第5図は本発明を説明す
るのに供するタイミングチャート図、第4図は従来例を
示す図、第5図は第4図におけるキーマトリックス回路
の要部拡大図である。 (1)・・・第1制訂回路、(2)・・・第2制御回路
、(3](31’−・・キーマトリックス回路。 第1図 3゛
IJックス回路の要部拡大図、第5図は本発明を説明す
るのに供するタイミングチャート図、第4図は従来例を
示す図、第5図は第4図におけるキーマトリックス回路
の要部拡大図である。 (1)・・・第1制訂回路、(2)・・・第2制御回路
、(3](31’−・・キーマトリックス回路。 第1図 3゛
Claims (1)
- (1)第1制御クロックを有する第1制御回路と、この
第1制御クロックとは異なる周期の第2制御クロックを
有する第2制御回路と、第1及び第2制御回路で共通使
用されるキーマトリックス回路とよりなり、第1制御回
路によるキースキャン動作に基づき第2制御回路による
キースキャン動作を開始せしめるようになしたことを特
徴とするキー入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182417A JPS6242219A (ja) | 1985-08-20 | 1985-08-20 | キ−入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60182417A JPS6242219A (ja) | 1985-08-20 | 1985-08-20 | キ−入力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6242219A true JPS6242219A (ja) | 1987-02-24 |
Family
ID=16117920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60182417A Pending JPS6242219A (ja) | 1985-08-20 | 1985-08-20 | キ−入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6242219A (ja) |
-
1985
- 1985-08-20 JP JP60182417A patent/JPS6242219A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5682175A (en) | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode | |
US4138917A (en) | Key code generator | |
JPS6242219A (ja) | キ−入力装置 | |
SU847509A1 (ru) | Декодер | |
SU1264321A1 (ru) | Устройство дл контрол последовательности импульсов | |
JPS60180338A (ja) | 並直列変換方式 | |
SU1487100A1 (ru) | Регистр сдвига | |
SU1491308A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
SU1322456A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
JPS57142076A (en) | Video switching device | |
SU1624532A1 (ru) | Д-триггер | |
SU616626A1 (ru) | Устройство дл управлени разверткой электронно-лучевой трубки | |
SU980288A1 (ru) | Распределитель импульсов переменной длительности | |
SU1039030A1 (ru) | Распределитель импульсов | |
SU968894A1 (ru) | Устройство дл синхронизации импульсов | |
SU1372188A1 (ru) | Корректор шкалы времени | |
SU911718A2 (ru) | Селектор импульсов по длительности | |
SU1088134A1 (ru) | Счетное устройство с предварительной уставкой кода | |
SU663058A1 (ru) | Устройство дл управлени шаговым двигателем | |
JPH0326399B2 (ja) | ||
SU686150A1 (ru) | Устройство дл воспроизведени позывных радиосигналов | |
SU1128258A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1501019A2 (ru) | Генератор функций Уолша | |
JP2523190Y2 (ja) | 電話機用icのキー入力切り替え回路 | |
SU888127A1 (ru) | Устройство дл контрол логических узлов |