JPH0326399B2 - - Google Patents
Info
- Publication number
- JPH0326399B2 JPH0326399B2 JP54160512A JP16051279A JPH0326399B2 JP H0326399 B2 JPH0326399 B2 JP H0326399B2 JP 54160512 A JP54160512 A JP 54160512A JP 16051279 A JP16051279 A JP 16051279A JP H0326399 B2 JPH0326399 B2 JP H0326399B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- circuit
- liquid crystal
- segment
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
本発明は液晶表示装置を駆動する液晶駆動回路
に関する。
に関する。
近年、例えば電子時計、電子式小型計算機等の
小型電子機器の表示部に消費電力の少ない液晶表
示装置が用いられるようになつてきている。しか
して、上記液晶表示装置を電子腕時計等の比較的
表示桁数の少ない電子機器に使用する場合には、
液晶表示素子に駆動信号を与える端子数が少ない
ので、表示が明確でちらつきの少ない1/2デユー
テイ、1/2バイアスあるいは1/3デユーテイ、1/2
バイアスの駆動方式が一般に用いられている。ま
た、電子式小型計算機等の表示桁数の多い電子機
器に液晶表示装置を使用する場合には、液晶表示
端子数が多くなるので、表示品質が多少低下して
も端子数の減少を計れる1/4デユーテイ、1/2バイ
アスあるいは1/4デユーテイ、1/3バイアスの駆動
方式が用いられる。このように実施する電子機器
によつて液晶表示装置の駆動方式が異なるので、
従来では電子機器の各機種別に専用の液晶駆動回
路を用意しており、その製作並びに製品の管理が
非常に面倒であつた。
小型電子機器の表示部に消費電力の少ない液晶表
示装置が用いられるようになつてきている。しか
して、上記液晶表示装置を電子腕時計等の比較的
表示桁数の少ない電子機器に使用する場合には、
液晶表示素子に駆動信号を与える端子数が少ない
ので、表示が明確でちらつきの少ない1/2デユー
テイ、1/2バイアスあるいは1/3デユーテイ、1/2
バイアスの駆動方式が一般に用いられている。ま
た、電子式小型計算機等の表示桁数の多い電子機
器に液晶表示装置を使用する場合には、液晶表示
端子数が多くなるので、表示品質が多少低下して
も端子数の減少を計れる1/4デユーテイ、1/2バイ
アスあるいは1/4デユーテイ、1/3バイアスの駆動
方式が用いられる。このように実施する電子機器
によつて液晶表示装置の駆動方式が異なるので、
従来では電子機器の各機種別に専用の液晶駆動回
路を用意しており、その製作並びに製品の管理が
非常に面倒であつた。
本発明は上記の点に鑑みてなされたもので、少
なくとも２種の駆動方式を備え、任意にその駆動
方式を切換設定し得る液晶駆動回路を提供するこ
とを目的とする。
なくとも２種の駆動方式を備え、任意にその駆動
方式を切換設定し得る液晶駆動回路を提供するこ
とを目的とする。
以下図面を参照して本発明の一実施例を説明す
る。第１図において１１はROMアドレス部で、
このRCMアドレス部１１によつてROM（リード
オンリメモリ）１２のアドレス指定が行われる。
上記ROM１２は各種マイクロプログラムを記憶
しており、ROMアドレス部１１のアドレス指定
によつてアドレスデータをバスラインａ、インス
トラクシヨンINSをバスラインｂ、次アドレス
NAをバスラインｃへ出力する。上記ROM１２
からバスラインａに出力されるアドレスデータ
は、RAM１３のアドレスを指定するためのもの
で、行アドレス及び列アドレスＬからなつてい
る。また、上記ROM１２からバスラインｂに出
力されるインストラクシヨンINSは、インストラ
クシヨンデコーダ１４へ送られ、バスラインｃに
出力される次アドレスNAはROMアドレス部１
へ送られる。しかして、上記RAM１３は、内部
に各種演算用レジスタが構成されるもので、
ROM１２からの行アドレスＵによつてレジスタ
が指定され、列アドレスＬによつてレジスタの桁
が指定される。そして、RAM１３から読出され
るデータはデコーダ１５及び演算部１６へ送ら
れ、この演算部１６の演算結果がRAM１３に書
込まれる。また、演算部１６の内部には演算結果
に対するデータの有無、キヤリー信号の有無を判
断する判断回路が設けられており、その判断結果
がROMアドレス部１１へ送られる。更に上記イ
ンストラクシヨンデコーダ１４は、ROM１２か
らのインストラクシヨンINSをデコードし、タイ
ミング信号発生回路１７より出力されるタイミン
グ信号t1〜t3、クロツクパルスφ1，φ2に同期して
出力ライン１４ａへ各種制御信号を出力すると共
に、出力ライン１４ｂへ表示タイミング信号Ｄを
出力する。この表示タイミング信号Ｄはタイミン
グ信号発生回路１７から出力されるクロツクパル
スφ1，φ2と共に液晶駆動用タイミング信号発生
回路（以下LCS発生回路と略称する）１８へ送ら
れる。また、このLCS発生回路１８には、制御部
（図示せず）から1/3デユーテイ、1/2バイアス方
式に対する信号発生と、1/4デユーテイ、1/3バイ
アス方式に対する信号発生を指令する切換信号Ｓ
が入力される。この切換信号Ｓは、“０”の場合
に1/3デユーテイ、1/2バイアス方式に対する信号
発生を指令し、“１”の場合に1/4デユーテイ、1/
３バイアス方式に対する信号発生を指令する。上
記LSC発生回路１８は、切換信号Ｓが“０”の場
合に出力ライン１８ａにｘ，ｙ，ｚのタイミング
信号を出力し、切換信号Ｓが“１”の場合に出力
ライン１８ｂにｘ，ｙ，ｚ，ｗのタイミング信号
を出力する。また、LCS発生回路３は、出力ライ
ン８ｃよりタイミング信号x′，y′，z′，w′を出力
する。そして、上記LCS発生回路１８の出力ライ
ン８ａ，１８ｂから出力されるタイミング信号
は、切換信号Ｓと共に第２電極（コモン電極）駆
動回路１９へ送られる。この第２電極駆動回路１
９は、切換信号Ｓが“０”の場合に出力ライン１
９ａに1/3デユーテイ、1/2バイアスに対する電極
駆動信号Ｘ，Ｙ，Ｚを出力し、切換信号Ｓが
“１”の場合に出力さライン１９ｂに1/4デユーテ
イ、1/3バイアス時に対する電極駆動信号Ｘ，Ｙ，
Ｚ，Ｗを出力する。
る。第１図において１１はROMアドレス部で、
このRCMアドレス部１１によつてROM（リード
オンリメモリ）１２のアドレス指定が行われる。
上記ROM１２は各種マイクロプログラムを記憶
しており、ROMアドレス部１１のアドレス指定
によつてアドレスデータをバスラインａ、インス
トラクシヨンINSをバスラインｂ、次アドレス
NAをバスラインｃへ出力する。上記ROM１２
からバスラインａに出力されるアドレスデータ
は、RAM１３のアドレスを指定するためのもの
で、行アドレス及び列アドレスＬからなつてい
る。また、上記ROM１２からバスラインｂに出
力されるインストラクシヨンINSは、インストラ
クシヨンデコーダ１４へ送られ、バスラインｃに
出力される次アドレスNAはROMアドレス部１
へ送られる。しかして、上記RAM１３は、内部
に各種演算用レジスタが構成されるもので、
ROM１２からの行アドレスＵによつてレジスタ
が指定され、列アドレスＬによつてレジスタの桁
が指定される。そして、RAM１３から読出され
るデータはデコーダ１５及び演算部１６へ送ら
れ、この演算部１６の演算結果がRAM１３に書
込まれる。また、演算部１６の内部には演算結果
に対するデータの有無、キヤリー信号の有無を判
断する判断回路が設けられており、その判断結果
がROMアドレス部１１へ送られる。更に上記イ
ンストラクシヨンデコーダ１４は、ROM１２か
らのインストラクシヨンINSをデコードし、タイ
ミング信号発生回路１７より出力されるタイミン
グ信号t1〜t3、クロツクパルスφ1，φ2に同期して
出力ライン１４ａへ各種制御信号を出力すると共
に、出力ライン１４ｂへ表示タイミング信号Ｄを
出力する。この表示タイミング信号Ｄはタイミン
グ信号発生回路１７から出力されるクロツクパル
スφ1，φ2と共に液晶駆動用タイミング信号発生
回路（以下LCS発生回路と略称する）１８へ送ら
れる。また、このLCS発生回路１８には、制御部
（図示せず）から1/3デユーテイ、1/2バイアス方
式に対する信号発生と、1/4デユーテイ、1/3バイ
アス方式に対する信号発生を指令する切換信号Ｓ
が入力される。この切換信号Ｓは、“０”の場合
に1/3デユーテイ、1/2バイアス方式に対する信号
発生を指令し、“１”の場合に1/4デユーテイ、1/
３バイアス方式に対する信号発生を指令する。上
記LSC発生回路１８は、切換信号Ｓが“０”の場
合に出力ライン１８ａにｘ，ｙ，ｚのタイミング
信号を出力し、切換信号Ｓが“１”の場合に出力
ライン１８ｂにｘ，ｙ，ｚ，ｗのタイミング信号
を出力する。また、LCS発生回路３は、出力ライ
ン８ｃよりタイミング信号x′，y′，z′，w′を出力
する。そして、上記LCS発生回路１８の出力ライ
ン８ａ，１８ｂから出力されるタイミング信号
は、切換信号Ｓと共に第２電極（コモン電極）駆
動回路１９へ送られる。この第２電極駆動回路１
９は、切換信号Ｓが“０”の場合に出力ライン１
９ａに1/3デユーテイ、1/2バイアスに対する電極
駆動信号Ｘ，Ｙ，Ｚを出力し、切換信号Ｓが
“１”の場合に出力さライン１９ｂに1/4デユーテ
イ、1/3バイアス時に対する電極駆動信号Ｘ，Ｙ，
Ｚ，Ｗを出力する。
一方、前記デコーダ１５は、RAM３から送ら
れてくるデータをデコードしてR0，R1…R15の出
力ラインのいずれかに出力信号を得る回路で、そ
の出力は1/3はデユーテイ用セグメントデコーダ
２１及び1/4デユーテイ用セグメントデコーダ２
２へ送られる。上記セグメントデコーダ２１の出
力は、タイミング回路２３，２４を介して取出さ
れ、アンド回路２５へ入力される。また、セグメ
ントデコーダ２２の出力は、タイミング回路２
６，２７を介してアンド回路２８へ入力される。
このアンド回路２８は、切換信号Ｓによつてゲー
ト制御され、アンド回路２５はインバータ２８を
介して与えられる切換信号Ｓによつてゲート制御
される。また、上記タイミング回路２３はLCS発
生回路１８からのタイミング信号x′，y′に同期し
て出力動作し、タイミング回路２６はタイミング
信号x′，y′，z′，w′に同期して出力動作する。そ
して、タイミング回路２４，２７はタイミング信
号発生回路１７からのタイミング信号t1〜t3に同
期して出力動作する。しかして、上記アンド回路
２５，２８の出力は、オア回路３０を介してアン
ド回路３１へ入力される。このアンド回路３１
は、インストラクシヨンデコーダ１４から出力さ
れる表示タイミング信号Ｄによつてゲート制御さ
れる。また、この表示タイミング信号Ｄはインバ
ータ３２を介してアンド回路３３へ入力される。
上記アンド回路３１，３３の出力は、オア回路３
４を介してシフトレジスタ３５へ入力される。こ
のシフトレジスタ３５は、クロツクパルスφAに
同期して動作するもので、シリアルビツト出力
は、直列接続されたシフトレジスタ３６，３７へ
クロツクパルスφAに同期して順次送られる。シ
フトレジスタ３７のシリアルビツト出力は、シフ
トレジスタ３８及びアンド回路３９へ送られる。
上記シフトレジスタ３８は、1/4デユーテイ、1/3
バイアス方式の場合に使用されるレジスタで、そ
の出力はアンド回路４０へ入力される。また、こ
のアンド回路４０には切換信号Ｓが直接入力さ
れ、アンド回路３９には切換信号Ｓがインバータ
４１を介して入力される。そして、アンド回路３
９，４０の出力はオア回路４２を介してアンド回
路３３へ入力される。また、上記シフトレジスタ
３５の各ビツト出力は、バツフア４３へクロツク
パルスφBに同期して読込まれる。このバツフア
４３に読込まれたデータは、第１電極（セグメン
ト電極）駆動回路４４へ送られる。この第１電極
駆動回路４４は、切換信号Ｓによつて1/4バイア
ス，1/3デユーテイの場合と1/3バイアス，1/2デ
ユーテイの場合とに動作内容が切換わり、液晶表
示素子を用いて構成した表示部４５へ駆動信号
Ａ，Ｂあるいは駆動信号Ａ，Ｂ，Ｃを出力する。
この表示部４５には、更に第２電極駆動回路１９
から駆動信号Ｘ，Ｙ，Ｚあるいは駆動信号Ｘ，
Ｙ，Ｚ，Ｗが与えられる。
れてくるデータをデコードしてR0，R1…R15の出
力ラインのいずれかに出力信号を得る回路で、そ
の出力は1/3はデユーテイ用セグメントデコーダ
２１及び1/4デユーテイ用セグメントデコーダ２
２へ送られる。上記セグメントデコーダ２１の出
力は、タイミング回路２３，２４を介して取出さ
れ、アンド回路２５へ入力される。また、セグメ
ントデコーダ２２の出力は、タイミング回路２
６，２７を介してアンド回路２８へ入力される。
このアンド回路２８は、切換信号Ｓによつてゲー
ト制御され、アンド回路２５はインバータ２８を
介して与えられる切換信号Ｓによつてゲート制御
される。また、上記タイミング回路２３はLCS発
生回路１８からのタイミング信号x′，y′に同期し
て出力動作し、タイミング回路２６はタイミング
信号x′，y′，z′，w′に同期して出力動作する。そ
して、タイミング回路２４，２７はタイミング信
号発生回路１７からのタイミング信号t1〜t3に同
期して出力動作する。しかして、上記アンド回路
２５，２８の出力は、オア回路３０を介してアン
ド回路３１へ入力される。このアンド回路３１
は、インストラクシヨンデコーダ１４から出力さ
れる表示タイミング信号Ｄによつてゲート制御さ
れる。また、この表示タイミング信号Ｄはインバ
ータ３２を介してアンド回路３３へ入力される。
上記アンド回路３１，３３の出力は、オア回路３
４を介してシフトレジスタ３５へ入力される。こ
のシフトレジスタ３５は、クロツクパルスφAに
同期して動作するもので、シリアルビツト出力
は、直列接続されたシフトレジスタ３６，３７へ
クロツクパルスφAに同期して順次送られる。シ
フトレジスタ３７のシリアルビツト出力は、シフ
トレジスタ３８及びアンド回路３９へ送られる。
上記シフトレジスタ３８は、1/4デユーテイ、1/3
バイアス方式の場合に使用されるレジスタで、そ
の出力はアンド回路４０へ入力される。また、こ
のアンド回路４０には切換信号Ｓが直接入力さ
れ、アンド回路３９には切換信号Ｓがインバータ
４１を介して入力される。そして、アンド回路３
９，４０の出力はオア回路４２を介してアンド回
路３３へ入力される。また、上記シフトレジスタ
３５の各ビツト出力は、バツフア４３へクロツク
パルスφBに同期して読込まれる。このバツフア
４３に読込まれたデータは、第１電極（セグメン
ト電極）駆動回路４４へ送られる。この第１電極
駆動回路４４は、切換信号Ｓによつて1/4バイア
ス，1/3デユーテイの場合と1/3バイアス，1/2デ
ユーテイの場合とに動作内容が切換わり、液晶表
示素子を用いて構成した表示部４５へ駆動信号
Ａ，Ｂあるいは駆動信号Ａ，Ｂ，Ｃを出力する。
この表示部４５には、更に第２電極駆動回路１９
から駆動信号Ｘ，Ｙ，Ｚあるいは駆動信号Ｘ，
Ｙ，Ｚ，Ｗが与えられる。
次に第２図より上記第２電極駆動回路９の詳細
について説明する。第２図において、５１は1/4
バイアス，1/3デユーテイ方式に対する４値レベ
ル作成回路、５２は1/3バイアス，1/2デユーテイ
方式に対する３値レベル作成回路である。上記４
値レベル作成回路５１及び３値レベル作成回路５
２には、電源がゲート回路５３，５４を介して供
給されており、ゲート回路５３には切換信号Ｓが
ゲート信号として入力され、ゲート回路５４には
切換信号Ｓがインバータ５５を介してゲート信号
として入力される。上記４値レベル作成回路４１
は、電源が供給されている間、４値レベルの電圧
V1，V2，V3，V4を出力し、ゲート回路５６〜５
９を介して電極駆動回路６０の入力端子１〜４へ
入力する。また、３値レベル作成回路５２は、電
源が供給されている間、３値レベルの電圧V1′，
V2′，V3′を出力し、ゲート回路６１〜６３を介し
て電極駆動回路６０の入力端子１，２，４へ入力
すると共に、ゲート回路６２を介して出力される
電圧V2′をさらにゲート回路６４を介して入力端
子３へ入力する。上記ゲート回路５６〜５９は、
切換信号Ｓによつてゲート制御され、ゲート回路
６１〜６４はインバータ５５を介して出力される
切換信号Ｓによつてゲート制御される。また、上
記電極駆動回路６０には、LCS発生回路１８から
のタイミング信号ｘ，ｙ，ｚあるいはｘ，ｙ，
ｚ，ｗが入力される。この電極駆動回路６０は、
入力端子１〜４に入力されるレベル信号及びLCS
発生回路１８からのタイミング信号に従つて電極
駆動信号Ｘ，Ｙ，ＺあるいはＸ，Ｙ，Ｚ，Ｗを出
力し、表示部４５へ供給する。
について説明する。第２図において、５１は1/4
バイアス，1/3デユーテイ方式に対する４値レベ
ル作成回路、５２は1/3バイアス，1/2デユーテイ
方式に対する３値レベル作成回路である。上記４
値レベル作成回路５１及び３値レベル作成回路５
２には、電源がゲート回路５３，５４を介して供
給されており、ゲート回路５３には切換信号Ｓが
ゲート信号として入力され、ゲート回路５４には
切換信号Ｓがインバータ５５を介してゲート信号
として入力される。上記４値レベル作成回路４１
は、電源が供給されている間、４値レベルの電圧
V1，V2，V3，V4を出力し、ゲート回路５６〜５
９を介して電極駆動回路６０の入力端子１〜４へ
入力する。また、３値レベル作成回路５２は、電
源が供給されている間、３値レベルの電圧V1′，
V2′，V3′を出力し、ゲート回路６１〜６３を介し
て電極駆動回路６０の入力端子１，２，４へ入力
すると共に、ゲート回路６２を介して出力される
電圧V2′をさらにゲート回路６４を介して入力端
子３へ入力する。上記ゲート回路５６〜５９は、
切換信号Ｓによつてゲート制御され、ゲート回路
６１〜６４はインバータ５５を介して出力される
切換信号Ｓによつてゲート制御される。また、上
記電極駆動回路６０には、LCS発生回路１８から
のタイミング信号ｘ，ｙ，ｚあるいはｘ，ｙ，
ｚ，ｗが入力される。この電極駆動回路６０は、
入力端子１〜４に入力されるレベル信号及びLCS
発生回路１８からのタイミング信号に従つて電極
駆動信号Ｘ，Ｙ，ＺあるいはＸ，Ｙ，Ｚ，Ｗを出
力し、表示部４５へ供給する。
次に第３図及び第４図により上記表示部４５の
詳細について説明する。第３図は、1/4デユーテ
イ、1/3バイアスの場合の表示部４５における電
極構成を示したものである。第３図ａは第１電極
７０ａの構成を示すもので、各表示桁７１1，７
１2…はセグメント電極ａ〜ｇよつて日の字状に
構成される。また、各表示桁７１1，７１2…には
小数点用のセグメント電極ｈが設けられる。そし
て、各表示桁７１1，７１2…は、それぞれセグメ
ント電極ａ，ｂ，ｃ，ｈが一括して外部接続端子
に接続され、駆動信号A1，A2…が与えられる。
また、他のセグメント電極ｄ，ｅ，ｆ，ｇは各桁
毎に一括して外部接続端子に接続され、それぞれ
駆動信号B1，B2…が与えられる。一方、第２電
極７０ｂは第３図ｂに示すように各表示桁７1，
７2…が第１電極と対応してコモン電極ａ〜ｃ，
ａ〜ｈにより日の字状に構成される。この場合、
コモン電極ａは、セグメント電極ａ，ｄに対応し
た形状となつている。そして、第２電極は、各表
示桁７１1，７１2…のコモン電極ａが一括して外
部接続端子に接続され、駆動信号Ｘが与えられ
る。また、各桁のコモン電極ｂ，ｆは一括して外
部接続端子に接続され、駆動信号Ｙが与えられ
る。そして、各桁のコモン電極ｃ，ｅ並びにコモ
ン電極ｇ，ｈはそれぞれ一括して外部接続端子に
接続され、駆動信号Ｚ，Ｗが与えられる。
詳細について説明する。第３図は、1/4デユーテ
イ、1/3バイアスの場合の表示部４５における電
極構成を示したものである。第３図ａは第１電極
７０ａの構成を示すもので、各表示桁７１1，７
１2…はセグメント電極ａ〜ｇよつて日の字状に
構成される。また、各表示桁７１1，７１2…には
小数点用のセグメント電極ｈが設けられる。そし
て、各表示桁７１1，７１2…は、それぞれセグメ
ント電極ａ，ｂ，ｃ，ｈが一括して外部接続端子
に接続され、駆動信号A1，A2…が与えられる。
また、他のセグメント電極ｄ，ｅ，ｆ，ｇは各桁
毎に一括して外部接続端子に接続され、それぞれ
駆動信号B1，B2…が与えられる。一方、第２電
極７０ｂは第３図ｂに示すように各表示桁７1，
７2…が第１電極と対応してコモン電極ａ〜ｃ，
ａ〜ｈにより日の字状に構成される。この場合、
コモン電極ａは、セグメント電極ａ，ｄに対応し
た形状となつている。そして、第２電極は、各表
示桁７１1，７１2…のコモン電極ａが一括して外
部接続端子に接続され、駆動信号Ｘが与えられ
る。また、各桁のコモン電極ｂ，ｆは一括して外
部接続端子に接続され、駆動信号Ｙが与えられ
る。そして、各桁のコモン電極ｃ，ｅ並びにコモ
ン電極ｇ，ｈはそれぞれ一括して外部接続端子に
接続され、駆動信号Ｚ，Ｗが与えられる。
第４図は1/3デユーテイ、1/2バイアスの場合の
表示部４５における電極構成を示したものであ
る。第４図ａは第１電極７２ａの構成を示すもの
で、第３図ａの場合と同様に各表示桁７１1，７
１2…はセグメント電極ａ〜ｇによつて日の字状
に構成され、小数点用のセグメント電極ｈを備え
ている。この場合、セグメント電極ｂとｃ，ｄと
ｅはそれぞれ一体に形成される。そして、各表示
桁７１1，７１2…のセグメント電極ｂ，ｃ，ｈに
対して駆動信号A1，A2…が与えられ、セグメン
ト電極ａ，ｆ，ｇに駆動信号B1，B2…、セグメ
ント電極ｄ，ｅに駆動信号C1，C2…が与えられ
る。一方、第２電極７２ｂは第４図ｂに示すよう
にセグメント電極ａ，ｂ，ｄに対応するコモン電
極ａ、セグメント電極ｃ，ｅ，ｆに対応するコモ
ン電極ｃ、セグメント電極ｇ，ｈに対応するコモ
ン電極ｇ，ｈからなつている。そして、コモン電
極ａに駆動信号Ｘ、コモン電極ｃに駆動信号Ｙ、
コモン電極ｇ，ｈに駆動信号Ｚが与えられる。
表示部４５における電極構成を示したものであ
る。第４図ａは第１電極７２ａの構成を示すもの
で、第３図ａの場合と同様に各表示桁７１1，７
１2…はセグメント電極ａ〜ｇによつて日の字状
に構成され、小数点用のセグメント電極ｈを備え
ている。この場合、セグメント電極ｂとｃ，ｄと
ｅはそれぞれ一体に形成される。そして、各表示
桁７１1，７１2…のセグメント電極ｂ，ｃ，ｈに
対して駆動信号A1，A2…が与えられ、セグメン
ト電極ａ，ｆ，ｇに駆動信号B1，B2…、セグメ
ント電極ｄ，ｅに駆動信号C1，C2…が与えられ
る。一方、第２電極７２ｂは第４図ｂに示すよう
にセグメント電極ａ，ｂ，ｄに対応するコモン電
極ａ、セグメント電極ｃ，ｅ，ｆに対応するコモ
ン電極ｃ、セグメント電極ｇ，ｈに対応するコモ
ン電極ｇ，ｈからなつている。そして、コモン電
極ａに駆動信号Ｘ、コモン電極ｃに駆動信号Ｙ、
コモン電極ｇ，ｈに駆動信号Ｚが与えられる。
次に上記のように構成された本発明の動作を説
明する。第１図において、切換信号Ｓは表示部４
５の駆動方式に従つて設定される。すなわち、表
示部４５の駆動方式が1/4デユーテイ、1/3バイア
スであれば切換信号Ｓを“１”、1/3デユーテイ、
１／２バイアスであれば切換信号Ｓを“０”に設定
する。まず、切換信号Ｓを“１”に設定し、1/4
デユーテイ、1/3バイアス方式により表示部４５
を駆動する場合の動作について説明する。切換信
号Ｓを“１”に設定すると、LCS発生回路１８か
ら第５図ａ〜ｄに示すタイミング信号ｘ，ｙ，
ｚ，ｗが出力され、出力ライン１８ｂを介して第
２電極駆動回路１９へ送られる。この第２電極駆
動回路１９は、第２図に示すように、切換信号Ｓ
として“１”が与えられると、ゲート回路５３の
ゲートが開き、４値レベル作成回路５１に電源電
圧が供給される。これにより４値レベル作成回路
５１が動作し、V1〜V4の電圧を出力する。この
電圧V1〜V4は、切換信号Ｓ（“１”）によつて動作
するゲート回路５６を介して電極駆動回路６０へ
送られる。この電極駆動回路６０は、４値レベル
作成回路５１からの電圧V1〜V4及びLCS発生回
路１８からのタイミング信号ｘ，ｙ，ｚ，ｗに従
つて第５図ｈ〜ｊに示ようにV1〜V4の４値レベ
ルの電極駆動信号Ｘ，Ｙ，Ｚ，Ｗを出力し、表示
部４５へ供給する。しかして、ROM１２の制御
に従つてRAM１３から読出される表示用データ
は、デコーダ１５へ送られてデコードされ、その
出力ラインR0〜R15の何れかから出力される。こ
のデコーダ１５の出力は、セグメントデコーダ２
１，２２へ入力される。このセグメントデコーダ
２１，２２の出力は、タイミング回路２３，２４
あるいは、２６，２７を介してアンド回路２５，
２８へ入力されるが、切換信号Ｓによつてアンド
回路２８側のゲートが開かれているので、セグメ
ントデコーダ２２の出力が取出される。すなわ
ち、セグメントデコーダ２２の出力は、LCG発
生回路１８からの信号x′，y′，z′，w′に同期して
タイミング回路２６から第５図ｋ，ｌに示すよう
にセグメント信号ａ，ｂとして出力される。第５
図は数値「５」を表示する場合のタイミングチヤ
ートを示したもので、タイミング回路２６から出
力されるセグメント信号ａは、信号x′，z′のタイ
ミングで“１”となり、セグメント信号ｂは信号
x′，y′，w′のタイミングで“１”となる。そし
て、タイミング回路２６から力されるセグメント
信号ａ，ｂは、さらに、次段のタイミング回路２
７で、t1，t2のタイミングで取出され、アンド回
路２８及びオア回路３０を介してアンド回路３１
へ入力される。このアンド回路３１は、表示タイ
ミング信号Ｄによつてゲート制御される。この表
示タイミング信号Ｄは、第５図ｅに示すようにタ
イミング信号ｘ，ｙ，ｚ，ｗの各サイクル毎に出
力レベルが反転する。しかして、表示タイミング
信号Ｄが“１”となつている間、セグメント信号
がアンド回路３１及びオア回路３４を介して出力
され、第５図ｆに示すクロツクパルスφAに同期
してシフトレジスタ３５に書込まれると共にシフ
トレジスタ３６〜３８に順次シフトされる。この
場合、切換信号Ｓ（“１”）がインバータ４１で
“０”に反転されてアンド回路３９に入力されて
いるので、アンド回路３９のゲートが閉じ、シフ
トレジスタ３７の出力はシフトレジスタ３８のみ
に転送される。すなわち、切換信号Ｓが“１”の
場合には、４つのシフトレジスタ３５〜３８が使
用され、表示用データつまりセグメント信号の書
込みが行われる。そして、シフトレジスタ３５に
書込まれたセグメント信号は、クロツクパルス
φBに同期してバツフア４３へ転送され、このバ
ツフア４３の内容に従つて第１電極駆動回路４４
により表示部４５が駆動される。また、上記シフ
トレジスタ３５〜３８へのセグメント信号の書込
みを終了すると、表示タイミング信号Ｄが“１”
から“０”に変化し、アンド回路３３のゲートが
開き、シフトレジスタ３５〜３８の内容がクロツ
クパルスφAに同期して順次シフトする。また、
シフトレジスタ３５にシフトされたデータは、上
記したようにクロツクパルスφBに同期してバツ
フア４３へ転送される。このバツフア４３の内容
は第１電極駆動回路４４へ送られ、この第１電極
駆動回路４４から表示部４５へ第５図ｍ，ｎに示
すようにV1〜V4の４値レベルの第１電極駆動信
号Ａ，Ｂが送られる。そして、次のクロツクパル
スφBが与えられるまでの間に、クロツクパルス
φAに同期してシフトレジスタ３８の内容がアン
ド回路４０、オア回路４２、アンド回路３３、オ
ア回路３４を介してシフトレジスタ３５にシフト
される。また同時にシフトレジスタ３５〜３７の
内容はシフトレジスタ３６〜３８にシフトされ
る。そして、次のクロツクパルスφBによりシフ
トレジスタ３５の内容がバツフア４３へ転送され
る。以下同様にしてシフトレジスタ３５〜３８の
内容がクロツクパルスφAに同期して順次シフト
されると共に、シフトレジスタ３５の内容がクロ
ツクパルスφBに同期してバツフア４３へ転送さ
れ、このバツフア４３の内容に従つて第１電極駆
動回路４４により表示部４５が駆動される。この
場合、表示部４５は第３図に示した電極構造のも
のが使用され、第１電極駆動回路４４からの第５
図ｍ，ｎに示す駆動信号Ａ，Ｂ及び第２電極駆動
回路１９からの第５図ｈ〜ｊに示す駆動信号Ｘ，
Ｙ，Ｚ，Ｗによつて1/4デユーテイ，1/3バイアス
の表示駆動が行われる。そして、上記シフトレジ
スタ３５〜３８の内容が一巡すると、第５図ｅに
示す表示タイミング信号Ｄが“１”となり、アン
ド回路３３のゲートが閉じると共にアンド回路３
１のゲートが開き、上記したように次の表示デー
タがシフトレジスタ３５〜３８に書き込まれる。
以下同様の動作が行われ、RAM１３から読出さ
れる表示データが表示部４５において表示され
る。
明する。第１図において、切換信号Ｓは表示部４
５の駆動方式に従つて設定される。すなわち、表
示部４５の駆動方式が1/4デユーテイ、1/3バイア
スであれば切換信号Ｓを“１”、1/3デユーテイ、
１／２バイアスであれば切換信号Ｓを“０”に設定
する。まず、切換信号Ｓを“１”に設定し、1/4
デユーテイ、1/3バイアス方式により表示部４５
を駆動する場合の動作について説明する。切換信
号Ｓを“１”に設定すると、LCS発生回路１８か
ら第５図ａ〜ｄに示すタイミング信号ｘ，ｙ，
ｚ，ｗが出力され、出力ライン１８ｂを介して第
２電極駆動回路１９へ送られる。この第２電極駆
動回路１９は、第２図に示すように、切換信号Ｓ
として“１”が与えられると、ゲート回路５３の
ゲートが開き、４値レベル作成回路５１に電源電
圧が供給される。これにより４値レベル作成回路
５１が動作し、V1〜V4の電圧を出力する。この
電圧V1〜V4は、切換信号Ｓ（“１”）によつて動作
するゲート回路５６を介して電極駆動回路６０へ
送られる。この電極駆動回路６０は、４値レベル
作成回路５１からの電圧V1〜V4及びLCS発生回
路１８からのタイミング信号ｘ，ｙ，ｚ，ｗに従
つて第５図ｈ〜ｊに示ようにV1〜V4の４値レベ
ルの電極駆動信号Ｘ，Ｙ，Ｚ，Ｗを出力し、表示
部４５へ供給する。しかして、ROM１２の制御
に従つてRAM１３から読出される表示用データ
は、デコーダ１５へ送られてデコードされ、その
出力ラインR0〜R15の何れかから出力される。こ
のデコーダ１５の出力は、セグメントデコーダ２
１，２２へ入力される。このセグメントデコーダ
２１，２２の出力は、タイミング回路２３，２４
あるいは、２６，２７を介してアンド回路２５，
２８へ入力されるが、切換信号Ｓによつてアンド
回路２８側のゲートが開かれているので、セグメ
ントデコーダ２２の出力が取出される。すなわ
ち、セグメントデコーダ２２の出力は、LCG発
生回路１８からの信号x′，y′，z′，w′に同期して
タイミング回路２６から第５図ｋ，ｌに示すよう
にセグメント信号ａ，ｂとして出力される。第５
図は数値「５」を表示する場合のタイミングチヤ
ートを示したもので、タイミング回路２６から出
力されるセグメント信号ａは、信号x′，z′のタイ
ミングで“１”となり、セグメント信号ｂは信号
x′，y′，w′のタイミングで“１”となる。そし
て、タイミング回路２６から力されるセグメント
信号ａ，ｂは、さらに、次段のタイミング回路２
７で、t1，t2のタイミングで取出され、アンド回
路２８及びオア回路３０を介してアンド回路３１
へ入力される。このアンド回路３１は、表示タイ
ミング信号Ｄによつてゲート制御される。この表
示タイミング信号Ｄは、第５図ｅに示すようにタ
イミング信号ｘ，ｙ，ｚ，ｗの各サイクル毎に出
力レベルが反転する。しかして、表示タイミング
信号Ｄが“１”となつている間、セグメント信号
がアンド回路３１及びオア回路３４を介して出力
され、第５図ｆに示すクロツクパルスφAに同期
してシフトレジスタ３５に書込まれると共にシフ
トレジスタ３６〜３８に順次シフトされる。この
場合、切換信号Ｓ（“１”）がインバータ４１で
“０”に反転されてアンド回路３９に入力されて
いるので、アンド回路３９のゲートが閉じ、シフ
トレジスタ３７の出力はシフトレジスタ３８のみ
に転送される。すなわち、切換信号Ｓが“１”の
場合には、４つのシフトレジスタ３５〜３８が使
用され、表示用データつまりセグメント信号の書
込みが行われる。そして、シフトレジスタ３５に
書込まれたセグメント信号は、クロツクパルス
φBに同期してバツフア４３へ転送され、このバ
ツフア４３の内容に従つて第１電極駆動回路４４
により表示部４５が駆動される。また、上記シフ
トレジスタ３５〜３８へのセグメント信号の書込
みを終了すると、表示タイミング信号Ｄが“１”
から“０”に変化し、アンド回路３３のゲートが
開き、シフトレジスタ３５〜３８の内容がクロツ
クパルスφAに同期して順次シフトする。また、
シフトレジスタ３５にシフトされたデータは、上
記したようにクロツクパルスφBに同期してバツ
フア４３へ転送される。このバツフア４３の内容
は第１電極駆動回路４４へ送られ、この第１電極
駆動回路４４から表示部４５へ第５図ｍ，ｎに示
すようにV1〜V4の４値レベルの第１電極駆動信
号Ａ，Ｂが送られる。そして、次のクロツクパル
スφBが与えられるまでの間に、クロツクパルス
φAに同期してシフトレジスタ３８の内容がアン
ド回路４０、オア回路４２、アンド回路３３、オ
ア回路３４を介してシフトレジスタ３５にシフト
される。また同時にシフトレジスタ３５〜３７の
内容はシフトレジスタ３６〜３８にシフトされ
る。そして、次のクロツクパルスφBによりシフ
トレジスタ３５の内容がバツフア４３へ転送され
る。以下同様にしてシフトレジスタ３５〜３８の
内容がクロツクパルスφAに同期して順次シフト
されると共に、シフトレジスタ３５の内容がクロ
ツクパルスφBに同期してバツフア４３へ転送さ
れ、このバツフア４３の内容に従つて第１電極駆
動回路４４により表示部４５が駆動される。この
場合、表示部４５は第３図に示した電極構造のも
のが使用され、第１電極駆動回路４４からの第５
図ｍ，ｎに示す駆動信号Ａ，Ｂ及び第２電極駆動
回路１９からの第５図ｈ〜ｊに示す駆動信号Ｘ，
Ｙ，Ｚ，Ｗによつて1/4デユーテイ，1/3バイアス
の表示駆動が行われる。そして、上記シフトレジ
スタ３５〜３８の内容が一巡すると、第５図ｅに
示す表示タイミング信号Ｄが“１”となり、アン
ド回路３３のゲートが閉じると共にアンド回路３
１のゲートが開き、上記したように次の表示デー
タがシフトレジスタ３５〜３８に書き込まれる。
以下同様の動作が行われ、RAM１３から読出さ
れる表示データが表示部４５において表示され
る。
次に表示部４５を第４図に示す電極構成とし、
切換信号Ｓを“０”に設定して1/3デユーテイ、
１／２バイアス方式により駆動する場合の動作につ
いて説明する。切換信号Ｓを“０”に設定する
と、LSC発生回路１８から第６図ａ〜ｃに示すタ
イミング信号ｘ，ｙ，ｚが出力ライン１８ａに出
力され、第２電極駆動回路１９へ送られる。この
第２電極駆動回路１９は、第２図に示すように切
換信号Ｓとして“０”が与えられると、インバー
タ５５の出力が“１”となつてゲート回路５４，
６１〜６４のゲートが開く。ゲート回路５４の動
作により３値レベル作成回路５２が動作し、V1′，
V2′，V3′の電圧を出力する。この電圧V1′，V2′，
V3′は、ゲート回路６１〜６４を介して電極駆動
回路６０へ送られる。この電極駆動回路６０は、
３値レベル作成回路５２からの電圧V1′，V2′，
V3′及びLCS発生回路１８からのタイミング信号
ｘ，ｙ，，ｚに従つて第６図ｇ，ｈ，ｉに示すよ
うにV1′，V2′，V3′の３値レベルの電極駆動信号
Ｘ，Ｙ，Ｚを出力し、表示部４５へ供給する。一
方、ROM１２の制御に従つてRAM１３から読
出される表示用データは、デコーダ１５へ送られ
てデコードされ、その出力ラインR0〜R15の何れ
かに出力される。このデコーダの出力は、セグメ
ントデコーダ２１，２２へ入力される。切換信号
Ｓが“０”の場合、インバータ２９の出力が
“１”となつてアンド回路２５側のゲートが開か
れているので、セグメントデコーダ２１側の出力
がタイミング回路２３，２４及びアンド回路２５
を介して取出される。すなわち、セグメントデコ
ーダ２１の出力は、LCS発生回路１８からの信号
x′，y′，z′に同期してタイミング回路２３から第
６図ｊ，ｋ，ｌに示すようにセグメント信号ａ，
ｂ，ｃとして出力される。第６図は数値「５」を
表示する場合のタイミングチヤートを示したもの
である。上記タイミング回路２３から出力される
セグメント信号ａ，ｂ，ｃは、さらに、タイミン
グ回路２４によりt1，t2，t3のタイミングで取出
され、アンド回路２５、オア回路３０を介してア
ンド回路３１へ入力される。このアンド回路３１
は上記したように表示タイミング信号Ｄによつて
ゲート制御されるが、この時の表示タイミング信
号Ｄは第６図ｄに示すようにタイミング信号ｘ，
ｙ，ｚの各サイクラ毎に出力レベルが反転する。
しかして、表示タイミング信号Ｄが“１”となつ
ている間、セグメント信号がアンド回路３１及び
オア回路３４を介して出力され、クロツクパルス
φAに同期してシフトレジスタ３５に書込まれる
と共にシフトレジスタ３６，３７に順次シフトさ
れる。この場合、切換信号Ｓ（“０”）がインバー
タ４１で“１”に反転されてアンド回路３９に入
力されてそのゲートが開かれているので、シフト
レジスタ３７の出力はアンド回路３９、オア回路
４２を介してアンド回路３３へ入力される。ま
た、この際、切換信号Ｓが“０”であるため、ア
ンド回路４０のゲートが閉じており、シフトレジ
スタ３８は不使用状態となつている。すなわち、
切換信号Ｓが“０”の場合は、３つのシフトレジ
スタ３５〜３７が使用され、シフトレジスタ３５
の内容がクロツクパルスφBに同期してバツフア
４３へ転送され、このバツフア４３より第１電極
駆動回路４４へ入力される。この第１電極駆動回
路４４は、切換信号Ｓとして“０”が与えられて
いる場合、第６図ｍ〜ｏに示すようにバツフア４
３からの表示用データに応じてV1′，V2′，V3′の
３値レベルの電極駆動信号Ａ，Ｂ，Ｃを出力し、
表示部４５へ入力する。また、表示部４５には第
２電極駆動回路１９から第６図ｇ〜ｉに示す駆動
信号Ｘ，Ｙ，Ｚが与えられ、1/3デユーテイ、1/2
バイアスによる表示駆動制御が行われる。なお、
記実施例では1/3デユーテイ、1/2バイアス及び1/
４デユーテイ、1/3バイアスの２種駆動方式を切換
設定し得るようにしたが、この他例えば1/3デユ
ーテイ、1/3バイアス及び1/4デユーテイ、1/2バ
イアスの駆動方式を切換設定するようにしてもよ
く、駆動方式の種類及びその数も限定されること
はない。
切換信号Ｓを“０”に設定して1/3デユーテイ、
１／２バイアス方式により駆動する場合の動作につ
いて説明する。切換信号Ｓを“０”に設定する
と、LSC発生回路１８から第６図ａ〜ｃに示すタ
イミング信号ｘ，ｙ，ｚが出力ライン１８ａに出
力され、第２電極駆動回路１９へ送られる。この
第２電極駆動回路１９は、第２図に示すように切
換信号Ｓとして“０”が与えられると、インバー
タ５５の出力が“１”となつてゲート回路５４，
６１〜６４のゲートが開く。ゲート回路５４の動
作により３値レベル作成回路５２が動作し、V1′，
V2′，V3′の電圧を出力する。この電圧V1′，V2′，
V3′は、ゲート回路６１〜６４を介して電極駆動
回路６０へ送られる。この電極駆動回路６０は、
３値レベル作成回路５２からの電圧V1′，V2′，
V3′及びLCS発生回路１８からのタイミング信号
ｘ，ｙ，，ｚに従つて第６図ｇ，ｈ，ｉに示すよ
うにV1′，V2′，V3′の３値レベルの電極駆動信号
Ｘ，Ｙ，Ｚを出力し、表示部４５へ供給する。一
方、ROM１２の制御に従つてRAM１３から読
出される表示用データは、デコーダ１５へ送られ
てデコードされ、その出力ラインR0〜R15の何れ
かに出力される。このデコーダの出力は、セグメ
ントデコーダ２１，２２へ入力される。切換信号
Ｓが“０”の場合、インバータ２９の出力が
“１”となつてアンド回路２５側のゲートが開か
れているので、セグメントデコーダ２１側の出力
がタイミング回路２３，２４及びアンド回路２５
を介して取出される。すなわち、セグメントデコ
ーダ２１の出力は、LCS発生回路１８からの信号
x′，y′，z′に同期してタイミング回路２３から第
６図ｊ，ｋ，ｌに示すようにセグメント信号ａ，
ｂ，ｃとして出力される。第６図は数値「５」を
表示する場合のタイミングチヤートを示したもの
である。上記タイミング回路２３から出力される
セグメント信号ａ，ｂ，ｃは、さらに、タイミン
グ回路２４によりt1，t2，t3のタイミングで取出
され、アンド回路２５、オア回路３０を介してア
ンド回路３１へ入力される。このアンド回路３１
は上記したように表示タイミング信号Ｄによつて
ゲート制御されるが、この時の表示タイミング信
号Ｄは第６図ｄに示すようにタイミング信号ｘ，
ｙ，ｚの各サイクラ毎に出力レベルが反転する。
しかして、表示タイミング信号Ｄが“１”となつ
ている間、セグメント信号がアンド回路３１及び
オア回路３４を介して出力され、クロツクパルス
φAに同期してシフトレジスタ３５に書込まれる
と共にシフトレジスタ３６，３７に順次シフトさ
れる。この場合、切換信号Ｓ（“０”）がインバー
タ４１で“１”に反転されてアンド回路３９に入
力されてそのゲートが開かれているので、シフト
レジスタ３７の出力はアンド回路３９、オア回路
４２を介してアンド回路３３へ入力される。ま
た、この際、切換信号Ｓが“０”であるため、ア
ンド回路４０のゲートが閉じており、シフトレジ
スタ３８は不使用状態となつている。すなわち、
切換信号Ｓが“０”の場合は、３つのシフトレジ
スタ３５〜３７が使用され、シフトレジスタ３５
の内容がクロツクパルスφBに同期してバツフア
４３へ転送され、このバツフア４３より第１電極
駆動回路４４へ入力される。この第１電極駆動回
路４４は、切換信号Ｓとして“０”が与えられて
いる場合、第６図ｍ〜ｏに示すようにバツフア４
３からの表示用データに応じてV1′，V2′，V3′の
３値レベルの電極駆動信号Ａ，Ｂ，Ｃを出力し、
表示部４５へ入力する。また、表示部４５には第
２電極駆動回路１９から第６図ｇ〜ｉに示す駆動
信号Ｘ，Ｙ，Ｚが与えられ、1/3デユーテイ、1/2
バイアスによる表示駆動制御が行われる。なお、
記実施例では1/3デユーテイ、1/2バイアス及び1/
４デユーテイ、1/3バイアスの２種駆動方式を切換
設定し得るようにしたが、この他例えば1/3デユ
ーテイ、1/3バイアス及び1/4デユーテイ、1/2バ
イアスの駆動方式を切換設定するようにしてもよ
く、駆動方式の種類及びその数も限定されること
はない。
以上述べたように本発明よれば、切換信号の設
定によつて液晶表示部の駆動方式を任意に選択設
定することができる。従つて電子機器の各機種別
に専用の液晶駆動回路を用意する必要がなく、異
なる機種に対して共通の液晶駆動回路を使用する
とができる。このため液晶駆動回路の製作、管理
等が極めて容易となる。
定によつて液晶表示部の駆動方式を任意に選択設
定することができる。従つて電子機器の各機種別
に専用の液晶駆動回路を用意する必要がなく、異
なる機種に対して共通の液晶駆動回路を使用する
とができる。このため液晶駆動回路の製作、管理
等が極めて容易となる。
図面は本発明の一実施例を示すもので、第１図
は全体の構成を示す回路構成図、第２図は第１図
における第２電極駆動回路部分の詳細を示す構成
図、第３図ａ，ｂ及び第４図ａ，ｂは第１図にお
ける表示部の詳細を示す電極構成図、第５図ａ〜
ｎは1/4デユーテイ、1/3バイアス方式を用いた場
合の動作を説明するためのタイミングチヤート、
第６図ａ〜ｏは1/3デユーテイ，1/2バイアス方式
を用いた場合の動作を説明するためのタイミング
チヤートである。 １２……ROM（リードオンリメモリ）、１３…
…RAM（ランダムアクセスメモリ）、１５……デ
コーダ、１９……第２電極駆動回路、２１，２２
……セグメントデコーダ、２３〜２７……タイミ
ング回路、３５〜３８……シフトレジスタ、４３
……バツフア、４５……表示部。
は全体の構成を示す回路構成図、第２図は第１図
における第２電極駆動回路部分の詳細を示す構成
図、第３図ａ，ｂ及び第４図ａ，ｂは第１図にお
ける表示部の詳細を示す電極構成図、第５図ａ〜
ｎは1/4デユーテイ、1/3バイアス方式を用いた場
合の動作を説明するためのタイミングチヤート、
第６図ａ〜ｏは1/3デユーテイ，1/2バイアス方式
を用いた場合の動作を説明するためのタイミング
チヤートである。 １２……ROM（リードオンリメモリ）、１３…
…RAM（ランダムアクセスメモリ）、１５……デ
コーダ、１９……第２電極駆動回路、２１，２２
……セグメントデコーダ、２３〜２７……タイミ
ング回路、３５〜３８……シフトレジスタ、４３
……バツフア、４５……表示部。
Claims (1)
- 【特許請求の範囲】 １ 液晶表示部を表示駆動させる液晶駆動回路に
おいて、複数の異なる表示駆動電圧を発生する駆
動電圧発生手段と、複数の異なるデユーテイ比を
有する表示駆動タイミング信号を発生する駆動タ
イミング信号発生手段と、上記液晶表示部の電極
構成に応じて切換設定される切換信号を発生する
手段と、上記切換信号に基づいて上記駆動電圧発
生手段および駆動タイミング信号発生手段を制御
し上記液晶表示部の電極構成に応じたバイアス
比、デユーテイ比を有する駆動信号を上記液晶表
示部に出力する駆動信号作成手段とを具備したこ
とを特徴とする液晶駆動回路。 ２ セグメント電極及びコモン電極を時分割的に
駆動することにより表示を行なう液晶駆動部と、
上記コモン電極に少なくとも第１，第２のコモン
信号を送出する第１，第２のコモン電極駆動手段
と、表示データを上記第１，第２のコモン信号に
夫々対応した第１，第２のセグメント信号である
複数のシリアルデータに変換出力する第１，第２
の表示処理手段と、該第１，第２の表示処理手段
の一方から出力される複数のシリアルデータを記
憶保持する記憶保持手段と、該記憶保持手段の内
容を入力し上記セグメント電極にセグメント駆動
信号を送出するセグメント駆動手段と、上記第
１，第２のコモン電極駆動手段のいずれか一方、
並びに上記第１，第２の表示処理手段のいずれか
一方を選択する選択手段とを具備し、少なくとも
デユーテイが異なる複数の駆動方式のうち１つを
選択することを特徴とする液晶駆動回路。 ３ 上記セグメント駆動手段は、上記選択手段の
選択に応じてバイアス比が異なる第１，第２のセ
グメント信号を出力するための第１，第２の駆動
回路を有することを特徴とする特許請求の範囲第
２項記載の液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16051279A JPS5683791A (en) | 1979-12-11 | 1979-12-11 | Liquid crystal drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16051279A JPS5683791A (en) | 1979-12-11 | 1979-12-11 | Liquid crystal drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5683791A JPS5683791A (en) | 1981-07-08 |
| JPH0326399B2 true JPH0326399B2 (ja) | 1991-04-10 |
Family
ID=15716542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16051279A Granted JPS5683791A (en) | 1979-12-11 | 1979-12-11 | Liquid crystal drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5683791A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149392A (ja) * | 1983-02-15 | 1984-08-27 | 日本電気株式会社 | 液晶駆動制御回路 |
| JP2805895B2 (ja) * | 1989-10-02 | 1998-09-30 | 松下電器産業株式会社 | 液晶表示回路 |
| JP2009128888A (ja) * | 2007-11-28 | 2009-06-11 | Sanyo Electric Co Ltd | 液晶駆動回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153498A (ja) * | 1974-11-05 | 1976-05-11 | Sharp Kk | Ekishohyojisochi |
| JPS5458399A (en) * | 1977-10-18 | 1979-05-11 | Sharp Corp | Matrix type liquid crystal display unit |
-
1979
- 1979-12-11 JP JP16051279A patent/JPS5683791A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5153498A (ja) * | 1974-11-05 | 1976-05-11 | Sharp Kk | Ekishohyojisochi |
| JPS5458399A (en) * | 1977-10-18 | 1979-05-11 | Sharp Corp | Matrix type liquid crystal display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5683791A (en) | 1981-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911434B2 (en) | Level converter circuit, display device and portable terminal device | |
| JPS61224520A (ja) | 構成を変更可能な論理要素 | |
| US5295174A (en) | Shifting circuit and shift register | |
| US4113361A (en) | Liquid crystal display device | |
| TW201533727A (zh) | 顯示面板與閘極驅動器 | |
| KR100430451B1 (ko) | 액정 디스플레이 장치의 구동 회로와 이 회로에 의해구동되는 액정 디스플레이 장치 | |
| CN100489944C (zh) | Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端 | |
| JPH0326399B2 (ja) | ||
| JPH10301541A (ja) | 液晶駆動回路 | |
| JP2734570B2 (ja) | 液晶表示回路 | |
| US4538145A (en) | Data transfer control device | |
| GB2065943A (en) | Controlling a digital display device of either dynamic or static type | |
| US20020044114A1 (en) | Pattern output circuit and pattern output method | |
| JPH04168477A (ja) | 表示装置の行電極駆動回路 | |
| JPS6349238B2 (ja) | ||
| KR930003169B1 (ko) | 마이크로 컴퓨터의 표시장치 | |
| JPS60100193A (ja) | 表示体駆動方式 | |
| JPS6310555Y2 (ja) | ||
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| KR950009531B1 (ko) | 컴팩트한 구성을 가지는 표시소자 구동회로 | |
| JPS6212527B2 (ja) | ||
| JPS6055839B2 (ja) | 表示装置 | |
| JPH042969B2 (ja) | ||
| JPS59214089A (ja) | 選択駆動回路 | |
| KR19980079133A (ko) | 액정표시장치 컨트롤러 램 |