JPS6240740A - 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 - Google Patents
半導体装置の絶縁物アイソレ−シヨン領域の形成方法Info
- Publication number
- JPS6240740A JPS6240740A JP17928185A JP17928185A JPS6240740A JP S6240740 A JPS6240740 A JP S6240740A JP 17928185 A JP17928185 A JP 17928185A JP 17928185 A JP17928185 A JP 17928185A JP S6240740 A JPS6240740 A JP S6240740A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- polycrystalline silicon
- thermal oxidation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
シリコン基板に形成した溝内に絶縁物を充填したアイソ
レーション構造の領域形成において、溝側面の熱酸化に
よる酸化膜を直接窒化し、多結晶シリコン層を溝内に充
填し、そして多結晶シリコン層表面を熱酸化する。
レーション構造の領域形成において、溝側面の熱酸化に
よる酸化膜を直接窒化し、多結晶シリコン層を溝内に充
填し、そして多結晶シリコン層表面を熱酸化する。
本発明は、半導体装置の製造方法、より詳しくは、半導
体装置の各素子を電気的に分離するための絶縁物アイソ
レーション構造に関するものである。特に、本発明は、
単結晶シリコン基板に■溝又はＵ溝を掘ってその溝内を
絶縁物で埋めた絶縁物アイソレーション領域の形成方法
に関する。
体装置の各素子を電気的に分離するための絶縁物アイソ
レーション構造に関するものである。特に、本発明は、
単結晶シリコン基板に■溝又はＵ溝を掘ってその溝内を
絶縁物で埋めた絶縁物アイソレーション領域の形成方法
に関する。
Ｕ溝の絶縁物アイソレーション構造の場合で、以下、説
明する。第２Ａ図および第３Ａ図に示すようなＵ溝に多
結晶シリコン層を埋込んだ状態が次のようにして形成さ
れる。まず、単結晶シリコン基板ｌ上の全面に二酸化珪
素（ＳｉＯｚ）膜２ａを熱酸化法で形成し、その上に耐
酸化膜である窒化珪素（ＳｉＪａ）膜３を化学的気相成
性（ＣＤＶ法）で形成する。この５ｉＪ４膜３上にレジ
ストを塗布し、露光・現像してアイソレーション領域に
相当する窓を有するレジストパターンを形成する。この
レジストパターンをマスクとして適切なエッチング法に
よって、５ｉｉＮｓ膜３およびＳｉＯ□膜２ａ全２ａエ
ツチングし、さらに、リアクティブイオンエツチング（
ＲＩＥ）法のような異方性エツチング法によってシリコ
ン基板にＵ溝を形成する。次に、熱酸化処理によってＵ
溝の側面にＳｉＯ２膜２ｂ全２ｂする。そして、多結晶
シリコンをＣＤＶ法でＵ溝を埋めるように全面に形成し
、ポリッシングなどによって５ｉＪ４膜３上の部分を除
去して第２Ａ図の状態が得られる。なお、この多結晶シ
リコンの形成前に、別のＳｉ、Ｎ４膜４を全面にＣＤＶ
法で形成しておくことによって第３Ａ図の状態が得られ
る。それから、熱酸化処理を行なってＵ溝内多結晶シリ
コン層５の表出面に５ｉ（ｈ膜６．７（第２Ｂ図および
第３Ｂ図）を形成することによって絶縁物アイソレーシ
ョン領域が完成する。
明する。第２Ａ図および第３Ａ図に示すようなＵ溝に多
結晶シリコン層を埋込んだ状態が次のようにして形成さ
れる。まず、単結晶シリコン基板ｌ上の全面に二酸化珪
素（ＳｉＯｚ）膜２ａを熱酸化法で形成し、その上に耐
酸化膜である窒化珪素（ＳｉＪａ）膜３を化学的気相成
性（ＣＤＶ法）で形成する。この５ｉＪ４膜３上にレジ
ストを塗布し、露光・現像してアイソレーション領域に
相当する窓を有するレジストパターンを形成する。この
レジストパターンをマスクとして適切なエッチング法に
よって、５ｉｉＮｓ膜３およびＳｉＯ□膜２ａ全２ａエ
ツチングし、さらに、リアクティブイオンエツチング（
ＲＩＥ）法のような異方性エツチング法によってシリコ
ン基板にＵ溝を形成する。次に、熱酸化処理によってＵ
溝の側面にＳｉＯ２膜２ｂ全２ｂする。そして、多結晶
シリコンをＣＤＶ法でＵ溝を埋めるように全面に形成し
、ポリッシングなどによって５ｉＪ４膜３上の部分を除
去して第２Ａ図の状態が得られる。なお、この多結晶シ
リコンの形成前に、別のＳｉ、Ｎ４膜４を全面にＣＤＶ
法で形成しておくことによって第３Ａ図の状態が得られ
る。それから、熱酸化処理を行なってＵ溝内多結晶シリ
コン層５の表出面に５ｉ（ｈ膜６．７（第２Ｂ図および
第３Ｂ図）を形成することによって絶縁物アイソレーシ
ョン領域が完成する。
第２Ａ図の状態のものを熱酸化処理して多結晶シリコン
層５上にＳｉＯ□膜６（第２Ｂ図）を形成した場合に、
Ｓｉ：ＩＬＬ１２下方のシリコン基板１の単結晶シリコ
ンも同時に酸化され、単結晶シリコンの酸化物と単結晶
シリコン酸化物とで高温状態での特性の差に基因してス
トレス（応力）が発生し、シリコン基板１に結晶欠陥が
誘起される。
層５上にＳｉＯ□膜６（第２Ｂ図）を形成した場合に、
Ｓｉ：ＩＬＬ１２下方のシリコン基板１の単結晶シリコ
ンも同時に酸化され、単結晶シリコンの酸化物と単結晶
シリコン酸化物とで高温状態での特性の差に基因してス
トレス（応力）が発生し、シリコン基板１に結晶欠陥が
誘起される。
結晶欠陥としては第２Ｂ図に示すようにＵ溝の縁から内
部へのデスロケーション（転位）８である。
部へのデスロケーション（転位）８である。
また、ストレスの発生原因は、高温時での粘性係数、あ
るいは弾性定数に多結晶シリコン酸化物と単結晶シリコ
ン酸化物とで差があるからと推定されている。
るいは弾性定数に多結晶シリコン酸化物と単結晶シリコ
ン酸化物とで差があるからと推定されている。
一方、第２Ａ図の状態のものは全面が５ｉＪ４膜４で覆
われているので、シリコン基板１の熱酸化が防止されで
上述した結晶欠陥の発生はない。しかしながら、この場
合には、第３Ｂ図のように熱酸化によってＳｉｎ、膜７
を多結晶シリコン層５上に形成した後で、Ｓｉ３Ｎ、膜
４および３をエツチング除去する際に、オーバエツチン
グ状態となり、ＳｉＯ□膜２ａ全２ａ７の間に急峻なく
ぼみ９が形成されてしまう。この凹み９が配線形成時に
断線あるいは配線薄肉化（すなわち、抵抗の増加）を招
く恐れがある。
われているので、シリコン基板１の熱酸化が防止されで
上述した結晶欠陥の発生はない。しかしながら、この場
合には、第３Ｂ図のように熱酸化によってＳｉｎ、膜７
を多結晶シリコン層５上に形成した後で、Ｓｉ３Ｎ、膜
４および３をエツチング除去する際に、オーバエツチン
グ状態となり、ＳｉＯ□膜２ａ全２ａ７の間に急峻なく
ぼみ９が形成されてしまう。この凹み９が配線形成時に
断線あるいは配線薄肉化（すなわち、抵抗の増加）を招
く恐れがある。
本発明の目的は、Ｕ溝内の多結晶シリコン層を熱酸化す
る際にシリコン基板が酸化されず、したがってストレス
の発生（結晶欠陥の発生）がなく、かつこの熱酸化後の
５ｔＪａ膜工・ノチング除去時に好ましくない凹所の生
じないような絶縁物アイソレーション領域形成方法を提
供することである。
る際にシリコン基板が酸化されず、したがってストレス
の発生（結晶欠陥の発生）がなく、かつこの熱酸化後の
５ｔＪａ膜工・ノチング除去時に好ましくない凹所の生
じないような絶縁物アイソレーション領域形成方法を提
供することである。
溝の側面に熱酸化による酸化膜（ＳｔＯ□膜）を形成し
た後で、多結晶シリコン層で溝を充填する前に、溝側面
の酸化膜の表面を直接窒化することを特徴とする絶縁物
アイソレーション領域形成方法を提供して前述の目的を
達成する。
た後で、多結晶シリコン層で溝を充填する前に、溝側面
の酸化膜の表面を直接窒化することを特徴とする絶縁物
アイソレーション領域形成方法を提供して前述の目的を
達成する。
酸化膜を窒化する方法としては、アンモニア（ＮＨ３）
ガスを用いたプラズマ熱窒化法（８００〜１０００℃）
、あるいは、Ｎ Ｈｚガスと窒素（Ｎ２）ガスの雰囲気
中での熱窒化法約（１２００℃）がある。
ガスを用いたプラズマ熱窒化法（８００〜１０００℃）
、あるいは、Ｎ Ｈｚガスと窒素（Ｎ２）ガスの雰囲気
中での熱窒化法約（１２００℃）がある。
窒化深さは数十〇１１程度でよい。
以下、添付図面を参照して本発明の実施態様例によって
本発明をより詳しく説明する。
本発明をより詳しく説明する。
第１Ａ図〜第１Ｅ図は、本発明に係る形成方法にしたが
ってＵ溝の絶縁物アイソレーション領域を形成する工程
を説明する半導体装置の部分断面図である。
ってＵ溝の絶縁物アイソレーション領域を形成する工程
を説明する半導体装置の部分断面図である。
第１図に示すように、従来と同じ工程でもって単結晶シ
リコン基板２１にＵ＠２２を形成する。
リコン基板２１にＵ＠２２を形成する。
そのためには、まず、シリコン基板２１上に熱酸化によ
って５ｒＯｔ膜２３ａを形成し、その上にＣＶＤ法によ
ってＳｉ３Ｎ４膜２４を全面に形成する。５ｉ３Ｎａ膜
２４上にレジストを塗布し、所定パターンにて露光し、
現像してアイソレーション領域を表出する窓２６を有す
るレジストパターン２５を形成する。このレジストパタ
ーン２５をマスクとして、ＳｔツＮ４膜２４そしてＳｉ
ｎｇ膜２３ａをエツチング除去する。このエツチングを
、例えば、ＣＦ４＋Ｈ２ガスのドライエツチングにて行
なうことができる。
って５ｒＯｔ膜２３ａを形成し、その上にＣＶＤ法によ
ってＳｉ３Ｎ４膜２４を全面に形成する。５ｉ３Ｎａ膜
２４上にレジストを塗布し、所定パターンにて露光し、
現像してアイソレーション領域を表出する窓２６を有す
るレジストパターン２５を形成する。このレジストパタ
ーン２５をマスクとして、ＳｔツＮ４膜２４そしてＳｉ
ｎｇ膜２３ａをエツチング除去する。このエツチングを
、例えば、ＣＦ４＋Ｈ２ガスのドライエツチングにて行
なうことができる。
表出したシリコン基板１をＲＩＥ法（例えば、ＣＣＩ。
＋０□ガスを使用）にてエツチングしてＵ溝２２を形成
するわけである。このＲＩＢ法の代りにアルカリ性エツ
チング液による異方性エツチングを採用して、■溝を形
成することができる。
するわけである。このＲＩＢ法の代りにアルカリ性エツ
チング液による異方性エツチングを採用して、■溝を形
成することができる。
次に、レジスト除去後に、第１Ｂ図に示すように、シリ
コン（Ｓｉ）の熱酸化によって、Ｕ溝２２の側面に５ｉ
ｎｔ膜２３ｂを形成する。そして、本発明にしたがって
、この溝内ＳｉＯ□膜２３ｂを直接熱窒化して薄い窒化
層（１０〜３０ｎｍ厚さ）２７を形成する。この窒化処
理は、例えば、基板加熱温度：８００〜１０００℃、装
置内圧カニ ０． Ｌ 〜１０ Ｔｏｒｒ。
コン（Ｓｉ）の熱酸化によって、Ｕ溝２２の側面に５ｉ
ｎｔ膜２３ｂを形成する。そして、本発明にしたがって
、この溝内ＳｉＯ□膜２３ｂを直接熱窒化して薄い窒化
層（１０〜３０ｎｍ厚さ）２７を形成する。この窒化処
理は、例えば、基板加熱温度：８００〜１０００℃、装
置内圧カニ ０． Ｌ 〜１０ Ｔｏｒｒ。
ガスシステム： ＮＨｆｆ、プラズマ出力＝５〜１５
ｋＨの条件でのプラズマ熱窒化処理であり、プラズマＣ
ＶＤ装置を使用して行なうことができる。プラズマ発生
を利用することなく熱窒化することも可能であるが、加
熱温度を約１２００℃にする必要があるので、プラズマ
熱窒化が好ましい。
ｋＨの条件でのプラズマ熱窒化処理であり、プラズマＣ
ＶＤ装置を使用して行なうことができる。プラズマ発生
を利用することなく熱窒化することも可能であるが、加
熱温度を約１２００℃にする必要があるので、プラズマ
熱窒化が好ましい。
第１Ｃ図に示すように、Ｕ溝を埋めるように多結晶シリ
コン２８をＣＶＤ法によって全面に形成する。そして、
多結晶シリコンをＵ溝内のみに残すように（Ｕ溝を多結
晶シリコン層で充填するように）、ポリッシングにてＳ
ｉ３Ｎ４膜２４上の多結晶シリコン部分を除去する。
コン２８をＣＶＤ法によって全面に形成する。そして、
多結晶シリコンをＵ溝内のみに残すように（Ｕ溝を多結
晶シリコン層で充填するように）、ポリッシングにてＳ
ｉ３Ｎ４膜２４上の多結晶シリコン部分を除去する。
次に、第１Ｄ図に示すように、Ｕ溝内多結晶シリコン層
２８の表出面を熱酸化してＳｉｎｇ膜２９膜形９する。
２８の表出面を熱酸化してＳｉｎｇ膜２９膜形９する。
この熱酸化処理においては、５ｉＪ４膜２４および窒化
層２７が存在してシリコン基板１の熱酸化を防止してい
る。
層２７が存在してシリコン基板１の熱酸化を防止してい
る。
そして、第１Ｅ図に示すように、Ｓｉ、Ｎ４膜２４を、
例えば、熱リン酸溶液によって、エツチング除去する。
例えば、熱リン酸溶液によって、エツチング除去する。
５ｉＯｚ膜２９の熱酸化形成時ではシリコンが５ｉｎｔ
になるときに体積が約２倍になるので、この体積膨張部
分が５ｉＪ４膜２４を押すようになり、実質的に窒化層
２７を覆い、この窒化層がエツチングされることはない
。このようにして、Ｕ溝の絶縁物アイソレーション領域
が作られる。
になるときに体積が約２倍になるので、この体積膨張部
分が５ｉＪ４膜２４を押すようになり、実質的に窒化層
２７を覆い、この窒化層がエツチングされることはない
。このようにして、Ｕ溝の絶縁物アイソレーション領域
が作られる。
本発明の絶縁物アイソレーション領域形成方法では、従
来の欠点であったストレスに基因した結晶欠陥あるいは
好ましくない凹所がない絶縁物アイソレーション領域を
得ることができる。
来の欠点であったストレスに基因した結晶欠陥あるいは
好ましくない凹所がない絶縁物アイソレーション領域を
得ることができる。
第１Ａ図−第１Ｅ図は、本発明に係る絶縁物アイソレー
ション領域形成方法の工程を説明する半導体装置の部分
断面図であり、 第２Ａ図および第２Ｂ図は、従来の絶縁物アイソレーシ
ョン領域を示す半導体装置の部分断面図であり、 第３Ａ図および第３Ｂ図は、従来の別の絶縁物アイソレ
ーション領域を示す半導体装置の部分断面図である。 ■・・・単結晶シリコン基板、 ２ａ ＋ ２ｂ ・・・Ｓ ｉＯｚ膜、３．４・・・５
ｉｓＮａ膜、 ５・・・多結晶シリコン層、 ６．７・・・ＳｉＯ２膜、 ２１・・・単結晶シリコン基板、 ２２・・・Ｕ溝、 ２３ａ、２３ｂ−５ｔｏ２膜、 ２４・・・Ｓｉ３Ｎ４膜、 ２７・・・窒化層、 ２８・・・多結晶シリコン層。
ション領域形成方法の工程を説明する半導体装置の部分
断面図であり、 第２Ａ図および第２Ｂ図は、従来の絶縁物アイソレーシ
ョン領域を示す半導体装置の部分断面図であり、 第３Ａ図および第３Ｂ図は、従来の別の絶縁物アイソレ
ーション領域を示す半導体装置の部分断面図である。 ■・・・単結晶シリコン基板、 ２ａ ＋ ２ｂ ・・・Ｓ ｉＯｚ膜、３．４・・・５
ｉｓＮａ膜、 ５・・・多結晶シリコン層、 ６．７・・・ＳｉＯ２膜、 ２１・・・単結晶シリコン基板、 ２２・・・Ｕ溝、 ２３ａ、２３ｂ−５ｔｏ２膜、 ２４・・・Ｓｉ３Ｎ４膜、 ２７・・・窒化層、 ２８・・・多結晶シリコン層。
Claims (1)
- １、単結晶シリコン基板にアイソレーション領域用の溝
を掘り、この溝の側面を熱酸化して酸化膜を形成し、こ
の酸化膜の表面を直接窒化し、前記溝を多結晶シリコン
層にて充填し、この多結晶シリコン層の表出面を熱酸化
して酸化膜を形成する工程からなる半導体装置の絶縁物
アイソレーション領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17928185A JPS6240740A (ja) | 1985-08-16 | 1985-08-16 | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17928185A JPS6240740A (ja) | 1985-08-16 | 1985-08-16 | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240740A true JPS6240740A (ja) | 1987-02-21 |
Family
ID=16063095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17928185A Pending JPS6240740A (ja) | 1985-08-16 | 1985-08-16 | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02190930A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | ソフトウエア命令実行装置 |
| US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
-
1985
- 1985-08-16 JP JP17928185A patent/JPS6240740A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02190930A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | ソフトウエア命令実行装置 |
| JPH0583932B2 (ja) * | 1988-12-29 | 1993-11-30 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046487A (en) | Shallow trench isolation with oxide-nitride/oxynitride liner | |
| JP2935696B2 (ja) | 半導体基板のトレンチ分離方法 | |
| KR20000061330A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| US5985736A (en) | Process for forming field isolation | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| KR20010064324A (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| JP3439388B2 (ja) | 半導体装置の製造方法 | |
| US6060394A (en) | Method for forming shallow trench isolation with global planarization | |
| JPS6240740A (ja) | 半導体装置の絶縁物アイソレ−シヨン領域の形成方法 | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| US5970364A (en) | Method of nitride-sealed oxide-buffered local oxidation of silicon | |
| US5747357A (en) | Modified poly-buffered isolation | |
| JP2757358B2 (ja) | 半導体装置の製造方法 | |
| JPH11274287A (ja) | 素子分離領域の形成方法 | |
| JPH03234041A (ja) | 半導体装置の製造方法 | |
| JPH07307382A (ja) | トレンチ素子分離構造およびその形成方法 | |
| US6225186B1 (en) | Method for fabricating LOCOS isolation | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63205927A (ja) | 半導体装置の製造方法 | |
| TW393724B (en) | A manufacturing method of shallow trench isolation | |
| JPH09153542A (ja) | 半導体装置の製造方法 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| JP3003804B2 (ja) | 半導体装置の製造方法 | |
| JP2661357B2 (ja) | 半導体装置の製造方法 |