JPS6239953B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、エレクトロクロミツク表示部（以下
ECDという）を有する電子時計の時刻修正装置
に関するものであり、特に修正スイツチの速い連
続操作があつた場合に、修正途中の時刻をECD
に表示することなく修正動作をさせ、修正動作終
了後に修正された時刻を表示するようにした時刻
修正装置に関するものである。

近年、時計の表示部にエレクトロクロミツク表
示物質（以下EC表示物質という）を用いること
が提案されている。

このEC表示物質は、液晶に比べて視野角が広
く着色性が良い等の利点があり、またEC表示物
質に一度書き込まれたものを消去するためには、
書き込む際に印加される電界と逆の電界をEC表
示物質に印加しなければならないという特徴をも
有している。ところが、このEC表示物質は、書
き込み、消去の応答が遅く、早い周期で書き込
み、消去用電界を印加したとしても、EC表示物
質の書き込み、消去はそれに追従して行なわれな
いという欠点がある。通常のデジタル表示式時計
における時刻修正は、計時回路に通常より周波数
の高いパルスを印加することにより時刻を早送り
する時刻早送り修正方式が採用されていたが、
EC表示物質には前述したような欠点があるた
め、時刻早送り修正方式を用いるとECDへの時
刻の書き込み、消去が早送りパルスに追従せず、
時刻の確認が困難になるという問題があつた。

そこで、従来のECDを有する時計における時
刻修正は、ECDの書き込み、消去が追従するよ
うな早さで修正スイツチの操作により１パルスづ
つ修正パルスを計時回路に印加し、また消去及び
書き込みパルスをECDに印加する方式を採用し
ていた。この修正方式は、時刻の修正量が多くな
ると、修正にかかる時間が液晶表示装置等よりも
長くなつてしまうという欠点があつた。

本発明は、修正スイツチの操作回数に対応した
修正パルスを計時回路に供給するとともに、消去
パルスが表示駆動回路へ供給され、続いて書き込
みパルスを供給するようにしたECDを有する時
計の時刻修正装置において、修正パルスの発生間
隔が一定時間末満になつた時に、この修正パルス
発生間隔が一定時間以上になるまで書き込みパル
スの発生時期を遅延するように構成して、時刻修
正にかかる時間を短縮し、上記従来例の欠点を解
消することを目的とする。

以下図面に基づいて本発明の実施例を説明す
る。

第１図は本発明の一実施例を示す図である。

２は水晶発振器等よりなる基準信号発生器、４
は基準信号発生器２からの信号を適宜分周する分
周回路、１０は分周回路４からの信号をアンドゲ
ート６とオアゲート８を介して入力してカウント
する計時回路、１２は計時回路１０のカウントを
コード信号に変換するデコーダ、１４はデコーダ
１２の出力信号を入力する駆動回路である。これ
ら基準信号発生器２、分周回路４、計時回路１
０、デコーダ１２及び駆動回路１４は、時刻信号
を出力する時刻計時回路を構成している。

１６はこの時刻信号により駆動された時刻を表
示するECDである。このECD１６は書き込み電
気量と消去電気量の飽和量が設定されるタイプ、
例えば固体形のWO₃系統ものである。

１７は修正モード切換スイツチであり、この接
作によりチヤタリング防止回路１８の出力信号Ａ
がアンドゲート２２とインバータ２０を介してア
ンドゲート６に印加される。

２４は修正スイツチであり、この操作によりチ
ヤタリング防止回路２６の出力信号Ｂがアンドゲ
ート２２を介してフリツプフロツプ２８に印加さ
れる。

３０は消去パルス発生回路であり、アンドゲー
ト２２の出力信号Ｃをクロツク入力に入力するフ
リツプフロツプ３１と、フリツプフロツプ３２の
出力信号Ｅと分周回路４からのクロツク信号φ_１
とを合成するアンドゲート３４と、アンドゲート
３４の出力信号Ｆをカウントする32進カウンタ３
６とからなるものである。３８はカウンタ回路で
あり、消去パルス発生回路３０のフリツプフロツ
プ３２の出力信号Ｅとクロツク信号φ_１とを合成
するアンドゲート４０と、このアンドゲート４０
の出力信号Ｇをカウントする16進カウンタ４２と
からなるものである。４４は書き込みパルス遅延
回路であり、32進カウンタ３６と16進カウンタ４
２の出力信号Ｈ，Ｉをそれぞれクロツク入力に入
力するフリツプフロツプ４６，４８と、フリツプ
フロツプ４６，４８の出力信号Ｊ，Ｋを入力して
消去パルス発生回路３０のフリツプフロツプ３２
のリセツト入力に印加するアンドゲート５０と、
リセツト信号Ｍをフリツプフロツプ４８に印加す
るオアゲート５２とからなるものである。５４は
書き込みパルス発生回路であり、フリツプフロツ
プ３２の出力信号Ｅを反転するインバータ５６
と、このインバータ５６からの信号をクロツク入
力に入力するフリツプフロツプ５８と、このフリ
ツプフロツプ５８の出力信号Ｏとクロツク信号φ
_１とを合成するアンドゲート６０と、このアンド
ゲート６０の出力信号Ｐをカウントする16進カウ
ンタ６２と、この16進カウンタ６２の出力信号Ｑ
をフリツプフロツプ５８のリセツト入力に印加す
るオアゲート６４とからなるものである。

次に第２図及び第３図に示すタイムチヤートを
用いて第１図に示す実施例の動作を説明する。

修正モード切換スイツチ１７をON状態にし
て、信号ＡをＨレベルにし、アンドゲート６が閉
状態、アンドゲート２２が開状態になる時刻修正
モードに切換わる。

このように時刻修正モードにあるときに、修正
スイツチ２４を１回操作して第２図に示すように
チヤタリング防止回路２６よりパルス信号Ｂが出
力されると、このパルス信号Ｂはアンドゲート２
２を介して修正パルス信号Ｃとなり、オアゲート
８を介して計時回路１０に印加されて計時回路１
０内のカウント値を修正する。

また、この修正パルス信号Ｃは、16進カウンタ
４２、フリツプフロツプ４８，16進カウンタ６
２、フリツプフロツプ５８をリセツトする。

この時に、フリツプフロツプ２８は、修正パル
ス信号Ｃの立ち上がりに同期出力をＬレベルに
し、これによつて32進カウンタ３６とフリツプフ
ロツプ４６のリセツト状態を解除する。

さらに、修正パルス信号Ｃの立ち上がりに同期
してフリツプフロツプ３２はそのＱ出力をＨレベ
ルにする。このフリツプフロツプ３２の出力する
信号Ｅは、消去パルスとして駆動回路１４の印加
されECD１６に表示されているものを消去す
る。

この信号Ｅはフリツプフロツプ５８のクロツク
入力に印加されているが、インバータ５６により
反転されているためフリツプフロツプ５８のＱ出
力の状態は変化せず、信号ＯはＬレベルのまま保
たれている。従つて消去パルス発生回路３０から
消去パルスが出力されている間には、書き込みパ
ルス発生回路５４より書き込みパルスが出力され
ることはない。

またこの信号Ｅはアンドゲート３４，４０を開
状態にするので、32Hzのクロツク信号φ_１が32進
カウンタ３６と16進カウンタ４２に印加されてそ
れぞれカウントを開始する。

はじめに、16進カウンタ４２が１パルス出力
し、このパルス信号Ｉの立ち上がりに同期してフ
リツプフロツプ４８のＱ出力はＨレベルとなる。

信号ＫがＨレベルとなると、アンドゲート５０
は開状態となる。続いて、32進カウンタ３６が１
パルス出力し、このパルス信号Ｈの立ち上がりに
同期してフリツプフロツプ４６のＱ出力はＨレベ
ルとなる。この信号Ｊの立ち上がりにより、アン
ドゲート５０はその出力をＨレベルにして、フリ
ツプフロツプ３２をリセツトし、信号ＥをＬレベ
ルにもどす。この時点で消去パルス発生回路３０
は消去パルスを出力することを停止する。

このように信号ＥがＬレベルになると、この信
号Ｅはインバータ５６により反転されてフリツプ
フロツプ５８に印加されているので、信号Ｅの立
ち下がり即ち、信号Ｎの立ち上がりに同期してフ
リツプフロツプ５８のＱ出力はＨレベルとなる。

このフリツプフロツプ５８の出力する信号Ｏ
は、書き込みパルスとして駆動回路１４に印加さ
れ、書き込みパルスを入力した駆動回路１４は
ECD１６にデコーダ１２からの信号に従つて修
正された時刻の書き込みを行う。

この信号Ｏは、アンドゲート６０を開状態にす
るため、16進カウンタ６２には32Hzのクロツク信
号φ_１が印加されてカウントを開始する。

この16進カウンタ６２がカウントを終了して１
パルス出力すると、このパルス信号Ｑによりフリ
ツプフロツプ２８，５８がリセツトされてその出
力端をＬレベルにする。

この時点で書き込みパルス発生回路５４は書き
込みパルスを出力することを停止する。

このように、修正スイツチ２４の１回の操作で
は、修正パルス信号Ｃにより計時回路１０が即座
に修正され、これと同時に消去パルス（信号Ｅ）
が出力されてECD１６の表示が消去される。

このように信号Ｅにより充分に表示が消去され
た後、書き込みパルス（信号Ｏ）が出力されて修
正された時刻をECD１６に書き込み表示するも
のである。次に第１図に示す本発明の実施例にお
いて修正スイツチ２４を連続して数回操作した場
合の動作を第３図を用いて説明する。

修正モードが選択されているときには、修正ス
イツチ２４の操作に対応してアンドゲート２２か
ら修正パルス信号Ｃが連続して出力され、計時回
路１０のカウント値が即座に修正される。

前述したように、この修正パルス信号Ｃの最初
の立ち上がりによりフリツプフロツプ３２のＱ出
力はＨレベルとなり、この状態をリセツトされる
まで継続する。即ち、アンドゲート５０がＨレベ
ルの出力をするまでは消去パルスとしての信号Ｅ
はＨレベルを保つことになり、この信号ＥがＬレ
ベルになるまでは書き込みパルス発生回路５４内
のフリツプフロツプ５８は出力しないため、書き
込みパルスも出力されない。

信号ＥがＨレベルになると、アンドゲート３
４，４０は開状態になり32進カウンタ３６と16進
カウンタ４２にクロツク信号φ_１を印加してカウ
ントを開始させるが、前述したようにこの32進カ
ウンタ３６と16進カウンタ４２とが共に出力した
時以外はアンドゲート５０はその出力端をＨレベ
ルにすることはない。このような条件のもとにお
いて、16進カウンタ４２は修正スイツチ２４の操
作に対応した修正パルス信号Ｃによりリセツトさ
れるので、この16進カウンタ４２がカウントを始
めてから終了するまでの時間（本実施例において
は0.5秒）内に修正スイツチ２４が操作される
と、16進カウンタ４２は１パルス出力することな
くリセツトされることになる。

修正スイツチ２４の操作が終了するか、あるい
は16進カウンタ４２がカウントを終了する程度の
間隔をもつて操作されると、16進カウンタ４２は
１パルス出力し、フリツプフロツプ４８のＱ出力
をＨレベルにして、アンドゲート５０を介してフ
リツプフロツプ３２をリセツトする。即ち、消去
パルス発生回路３０の出力する消去パルスのパル
ス巾は、修正スイツチ２４の操作間隔が一定時間
以上になるまで延長される。

フリツプフロツプ３２がリセツトされると信号
ＥはＬレベルとなり、前述したように書き込みパ
ルス発生回路５４から書き込みパルスが出力され
て、修正された時刻がECD１６に表示される。

このように、消去パルス発生回路３０内の32進
カウンタ３６は、ECD１６の表示を消去するの
にかかる最低限の時間をカウントし、カウンタ回
路３８内の16進カウンタ４２は修正スイツチ２４
の操作間隔がECD１６の応答速度の範囲外であ
るか否かを検出するものであり、この２つのカウ
ンタの働きによつて書き込みパルスを出力するか
否かを決定するものである。

第４図は本発明の他の実施例を示す図である。
尚、第１図に示すものと同一部分に関しては同一
の符号が付してある。

本実施例と第１図に示す実施例との構成上の違
いは、書き込みパルス遅延回路４４内のアンドゲ
ート５０の出力信号Ｌにより書き込みパルス発生
回路５４から書き込みパルスを出力させ、消去パ
ルス発生回路３０内のフリツプフロツプ３２を32
進カウンタ３６の出力するパルスによりリセツト
するようにし、さらにカウンタ回路３８内の16進
カウンタ４２へクロツク信号φ_１を印加するアン
ドゲート４０の入力端にフリツプフロツプ２８の
Ｑ出力とフリツプフロツプ４８の出力を入力す
るように構成した点にある。従つて、第１図に示
す実施例において修正スイツチ２４の操作間隔が
短かいときには、消去パルスとしての信号ＥがＨ
レベルにある状態を継続させることによつて書き
込みパルスを出力することを遅延させていたが、
本実施例においては、消去パルスのパルス巾は常
に一定であり、修正スイツチ２４の操作間隔を検
出して書き込みパルスの発生時期のみを遅延させ
るものである。

本実施例の構成は、前述した接続関係のみが第
１図に示す実施例と異なり、その他の部分に関し
ては前述した実施例と同一である。

次に第５図に示すタイムチヤートを用いて第４
図に示す実施例の動作を説明する。

第５図は、修正スイツチ２４を連続して操作し
て場合の各信号のタイムチヤートである。

修正モードが選択されているときに修正スイツ
チ２４を操作することにより修正パルス信号Ｃは
アンドゲート２２から出力される。

この修正パルス信号Ｃの最初の立ち上がりに同
期してフリツプフロツプ３２のＱ出力はＨレベル
になる。即ち、消去パルス発生回路３０より消去
パルスが出力され、駆動回路１４を介してECD
１６の表示が消去される。信号ＥがＨレベルにな
ると、アンドゲート３４は開状態になりクロツク
信号φ_１が32進カウンタ３６に印加される。

この32進カウンタ３６のリセツト状態は、修正
スイツチ２４の操作でフリツプフロツプ２８の
出力がＬレベルになることにより解除されている
のでクロツク信号φ_１が印加されると、カウント
を開始し、カウントを終了すると１パルス出力す
る。

この32進カウンタ３６の出力する信号Ｈにより
フリツプフロツプ３２はリセツトされてそのＱ出
力がＬレベルとなる。この時点で消去パルス発生
回路３０は消去パルスを出力することを停止す
る。また、信号Ｈが立ち上がるとフリツプフロツ
プ４６のＱ出力もＨレベルとなり、アンドゲート
５０は開状態となる。

一方、アンドゲート４０は、修正パルス信号Ｃ
の最初の立ち上がりに同期してそのＱ出力をＨレ
ベルにするフリツプフロツプ２８と通常出力が
Ｈレベルにあるフリツプフロツプ４８からのＨレ
ベル信号により、修正スイツチ２４の操作と同時
に開状態となつてクロツク信号φ_１を16進カウン
タ４２に印加する。この16進カウンタ４２はカウ
ントを開始するが、修正パルス信号Ｃをそのリセ
ツト端子に入力しているので、修正パルス信号Ｃ
の間隔が一定時間以上（本実施例においては0.5
秒以上）にならなければカウントを終了すること
ができず、１パルス出力することもない。

従つて、修正パルス信号Ｃの間隔、即ち修正ス
イツチ２４の操作間隔が0.5秒以上にならなけれ
ばフリツプフロツプ４８のＱ出力がＨレベルにな
ることはなく、これによつてアンドゲート５０も
その出力端をＨレベルにすることはない。

このアンドゲート５０の出力がＬレベルのまま
であると、書き込みパルス発生回路５４は書き込
みパルスとしての信号ＮをＨレベルにすることは
ない。修正スイツチ２４の操作間隔が0.5秒以上
又は終了すると、16進カウンタ４２から１パルス
出力されてフリツプフロツプ４８のＱ出力はＨレ
ベルになる。これによつて開状態にあるアンドゲ
ート５０の出力端はＨレベルとなり、書き込みパ
ルス発生回路５４内のフリツプフロツプ５８のＱ
出力もＨレベルとなる。この時にはじめて書き込
みパルスが書き込みパルス発生回路５４から出力
されることになり、修正された時刻が駆動回路１
４を介してECD１６に書き込まれて表示され
る。

信号ＮがＨレベルになると16進カウンタ６２が
カウントを始め、カウントを終了すると１パルス
出力して、フリツプフロツプ２８，５８をリセツ
トする。この時点で書き込みパルス発生回路５４
は書き込みパルスを出力することを停止する。

このように本実施例において消去パルスは常に
表示を消去するのに最低限必要な時間のみ出力さ
れ、書き込みパルスはスイツチ操作の間隔に応じ
て出力される。

以上詳述したように本発明によれば、修正パル
スの発生間隔、即ち修正スイツチの操作間隔が一
定時間未満のときには、消去パルスのみが出力さ
れることになるので、時刻を修正する時間を液晶
表示装置等とほぼ同じにすることができる。

また、修正時間を短かくするために特別な操作
を必要としない。

さらに、書き込みパルスが出力されている途中
で修正パルスが供給されると、極めてうすい時刻
表示の段階で表示が消えてしまうことがあつた
が、本発明における修正パルスと書き込みパルス
とは同時に出力されることがないため、このよう
な問題が生じることはない。

さらにまた、本発明においては、修正スイツチ
の操作間隔が設定時間未満のときには時刻が表示
されず操作間隔が設定時間になると即座に時刻が
表示されるため、ECDの表示動作がスイツチ操
作に追従せず実際の修正時刻とは異なるまぎらわ
しい時刻がが表示されて誤操作をまねくことがな
い。

このように本発明はECDを有する時計におけ
る迅速な時刻修正を可能にした修正装置を提供す
るものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図及
び第３図は第１図に示す実施例のタイムチヤー
ト、第４図は本発明の他の実施例を示す図、第５
図は第４図に示す実施例のタイムチヤートであ
る。 １６……ECD、１７……修正モード切換スイ
ツチ、２４……修正スイツチ、３０……消去パル
ス発生回路、３８……カウンタ回路、４４……書
き込みパルス遅延回路、５４……書き込みパルス
発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 基準信号を計時して時刻信号を出力する時刻
   計時回路と、 前記時刻信号に対応する時刻を表示するエレク
   トロクロミツク表示部と、 前記時刻信号に従つて前記エレクトロクロミツ
   ク表示部を駆動する駆動回路と、 外部操作により時刻修正パルスを発生する修正
   スイツチと、 前記時刻修正パルスの発生に応答して一定時間
   を計時した時に一定時間信号を出力するカウンタ
   を含み、時刻修正パルスの発生に応答して前記エ
   レクトロクロミツク表示部の表示を消去するため
   の消去パルスを前記駆動回路へ供給する消去パル
   ス発生回路と、 前記消去パルスが供給された後に前記エレクト
   ロクロミツク表示部に修正後の時刻信号に対応す
   る時刻を書き込むための書き込みパルスを前記駆
   動回路へ供給する書き込みパルス発生回路と、 を有するエレクトロクロミツク表示時計におい
   て、 前記修正パルスの発生停止後次の修正パルスが
   発生するまでの間前記時刻計時回路からの基準信
   号がカウント可能となるとともに、そのカウント
   値が修正パルスの発生に応答してクリアされるよ
   うに構成され、かつ前記修正パルスの発生が停止
   してからのカウント値が前記エレクトロクロミツ
   ク表示部の書き込み動作可能な時間に対応する値
   になるとカウントを終了して検出信号を出力する
   カウンタ回路と、 前記一定時間信号と検出信号とを入力し、両信
   号の出力に応答して前記書き込みパルス発生回路
   へ書き込み指示信号を供給する書き込みパルス遅
   延回路と、 を設けたことを特徴とするエレクトロクロミツク
   表示時計の時刻修正装置。