JPS6239713A - 半導体位置検出装置 - Google Patents
半導体位置検出装置Info
- Publication number
- JPS6239713A JPS6239713A JP60179799A JP17979985A JPS6239713A JP S6239713 A JPS6239713 A JP S6239713A JP 60179799 A JP60179799 A JP 60179799A JP 17979985 A JP17979985 A JP 17979985A JP S6239713 A JPS6239713 A JP S6239713A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- conductivity type
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Transform (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、帯状の受光部に入射した光の位置を検出する
ことができる半導体装置検出装置に関する。
ことができる半導体装置検出装置に関する。
（従来の技術）
この種の半導体装置検出装置についてカメラやビデオ用
自動焦点検出装置等の利用を目的とした検討が行われて
いる。
自動焦点検出装置等の利用を目的とした検討が行われて
いる。
以下、まず前記半導体検出器の基本的構成と被写体距離
検出の基本的利用例を簡単に説明する。
検出の基本的利用例を簡単に説明する。
従来の半導体装置検出装置１００は第１１図に示すよう
に半導体基板の表面にＰ形接合層の受光部を形成したも
のである。
に半導体基板の表面にＰ形接合層の受光部を形成したも
のである。
この半導体装置検出装置１００の受光部に入射した光点
の位置により、左右の電極１０１．１０２から流出する
電流の比が変わることを利用して入射位置を検出するこ
とができる。
の位置により、左右の電極１０１．１０２から流出する
電流の比が変わることを利用して入射位置を検出するこ
とができる。
第１２図は半導体装置検出装置を用いた距離計の原理を
示す略図である。
示す略図である。
ＬＥＤ等の発光素子１０３と半導体装置検出装置ｌＯＯ
は一定基線長（Ｄ）Ｍれて配置され、発光素子１０３の
光はレンズ１０４を介して前方の物体１０６に投射され
る。
は一定基線長（Ｄ）Ｍれて配置され、発光素子１０３の
光はレンズ１０４を介して前方の物体１０６に投射され
る。
前方の物体１０６からの反射光はレンズ１０５により集
束されて半導体装置検出装置１００に入射させられる。
束されて半導体装置検出装置１００に入射させられる。
前方の物体１０６までの距離２により、半導体装置検出
装置１００に入射する光の位置が変わるから左右の電極
から流出する電流の比を求めることにより、被写体まで
の距離を知ることができる。
装置１００に入射する光の位置が変わるから左右の電極
から流出する電流の比を求めることにより、被写体まで
の距離を知ることができる。
当然のことではあるが自然光照明による他の物体からの
入射光等が存在するために、前記目的とする物体１０６
からの反射光とその他の入射光の量を区別する必要があ
る。
入射光等が存在するために、前記目的とする物体１０６
からの反射光とその他の入射光の量を区別する必要があ
る。
以下前記ＬＥＤ等の発光素子１０３の目的とする物体か
らの反射光（信号光）以外の入射光を背景光ということ
にする。信号光の量は前方の物体１０６までの距ｍｅの
２乗に重比例して減衰する。
らの反射光（信号光）以外の入射光を背景光ということ
にする。信号光の量は前方の物体１０６までの距ｍｅの
２乗に重比例して減衰する。
したがって、信号光に対して背景光の方が数１００倍に
なることも予想できる。
なることも予想できる。
この背景光から信号光を抽出するために、第１３図に示
すような信号光抽出回路が考えられる。
すような信号光抽出回路が考えられる。
半導体装置検出装置１００の前記左右の電極１０１．１
０２にはそれぞれ定電流源１１０ａ、１１Ｑｂが接続さ
れており、前記定電流源１１０ａ。
０２にはそれぞれ定電流源１１０ａ、１１Ｑｂが接続さ
れており、前記定電流源１１０ａ。
１１０ｂに背景光記憶用のバイポーラトランジスタ１１
３ａ、１１３ｂが直列に接続されている。
３ａ、１１３ｂが直列に接続されている。
また前記左右の電極１０１，１０２には出力取り出し用
のトランジスタ１１２ａ、１１２ｂのベース電極と、演
算増幅器１１６ａ、１１６ｂの非反転入力端子が接続さ
れている。
のトランジスタ１１２ａ、１１２ｂのベース電極と、演
算増幅器１１６ａ、１１６ｂの非反転入力端子が接続さ
れている。
出力取り出し用のトランジスタ１１２ａ、１１２ｂのコ
レクタはそれぞれダイオード１１１３．１１１ｂを介し
て電源に接続されている。
レクタはそれぞれダイオード１１１３．１１１ｂを介し
て電源に接続されている。
各演算増幅器１１４ａ、１１４ｂの反転入力端子には基
準電圧ＶＴが接続されている。
準電圧ＶＴが接続されている。
各演算増幅器１１４ａ、１１４ｂの出力端子はそれぞれ
スイッチ１１６ａ、１１６ｂを介して前記背景光記憶用
のコンデンサ１１５ａ、１１５ｂに接続されている。
スイッチ１１６ａ、１１６ｂを介して前記背景光記憶用
のコンデンサ１１５ａ、１１５ｂに接続されている。
前記回路において、信号光が入射していない時に前記ス
イッチ１１６ａ、１Ｉ６ｂを閉成して背景光のレベルを
背景光記憶用のコンデンサ１１５ａ。
イッチ１１６ａ、１Ｉ６ｂを閉成して背景光のレベルを
背景光記憶用のコンデンサ１１５ａ。
１１５ｂに記憶させる。
これにより背景光記憶用のバイポーラトランジスタ１１
３ａ、１１３ｂのコレクタ電流を固定し、前記スイッチ
１１６ａ、１１６ｂを開き、第１２図に示す発光素子１
０３を駆動する。
３ａ、１１３ｂのコレクタ電流を固定し、前記スイッチ
１１６ａ、１１６ｂを開き、第１２図に示す発光素子１
０３を駆動する。
被測定物体１０６からの反射光が半導体装置検出装置１
００の任意の点に入射すると、背景光成分はトランジス
タ１１３ａ、１１３ｂにより抜き取られ信号光に対応す
る電流１．、Ｉ２に対応する電圧Ｖ、、Ｖ２が出力取り
出し用のトランジスタ１１２ａ、１１２ｂのコレクタに
現れる。
００の任意の点に入射すると、背景光成分はトランジス
タ１１３ａ、１１３ｂにより抜き取られ信号光に対応す
る電流１．、Ｉ２に対応する電圧Ｖ、、Ｖ２が出力取り
出し用のトランジスタ１１２ａ、１１２ｂのコレクタに
現れる。
前詰のような構成により、背景光成分を除去することが
できるが、前記背景光記憶用のトランジスタがバイポー
ラトランジスタであることから、前記背景光記憶用のコ
ンデンサ１１５ａ、１１５ｂに記憶された電圧の時間的
変化が誤差となり、この誤差が無視できない。
できるが、前記背景光記憶用のトランジスタがバイポー
ラトランジスタであることから、前記背景光記憶用のコ
ンデンサ１１５ａ、１１５ｂに記憶された電圧の時間的
変化が誤差となり、この誤差が無視できない。
また前記回路では前記定電流源１１０ａ、１１０ｂの特
性が正しく一致することが前提となっており、特性の差
が誤差の直接の原因となる。
性が正しく一致することが前提となっており、特性の差
が誤差の直接の原因となる。
このような複雑なインターフェースを入射位置検出装置
の外側に設けることは装置の特性維持の観点から好まし
いものではない。
の外側に設けることは装置の特性維持の観点から好まし
いものではない。
（発明の目的）
本発明の目的は、前述した背景光除去用のインターフェ
ースを半導体装置検出装置側に内蔵させることにより、
より高い精度で安定した動作をする半導体装置検出装置
を提供することにある。
ースを半導体装置検出装置側に内蔵させることにより、
より高い精度で安定した動作をする半導体装置検出装置
を提供することにある。
（発明の構成および作用）
前記目的を達成するために本発明による第１の半導体装
置検出装置は、第１の導電形の半導体基板表面に形成さ
れた帯状の第２の導電形の層と前記基板間に形成される
帯状のホトダイオニド領域と、前記帯状のホトダイオー
ド領域の一方端に連続する前記帯状の拡散層と同じ第２
の導電形のベース領域と、前記ベース領域内に形成され
た第１の導電形の領域からなる一方のトランジスタと、
前記半導体基板表面に前記一方のトランジスタのベース
領域と前記ベース領域に隣接して設けられた第２の導電
形の領域およびその間のチャネル領域に絶縁層を介して
形成されたゲート電極からなる一方の電界効果トランジ
スタと、前記ホトダイオード領域に対して前記一方のト
ランジスタに対称な位置と形状を持つ他方のトランジス
タと、前記ホトダイオード領域に対して前記一方の電界
効果トランジスタと対称な位置と形状を持つ他方の電界
効果トランジスタと、前記帯状のホトダイオード領域の
中心部と前記中心部に隣接して形成された第２の導電形
の領域および前記各領域間のチャネル領域に絶縁層を介
して形成されたゲート電極からなる第３の電界効果トラ
ンジスタから構成されている。
置検出装置は、第１の導電形の半導体基板表面に形成さ
れた帯状の第２の導電形の層と前記基板間に形成される
帯状のホトダイオニド領域と、前記帯状のホトダイオー
ド領域の一方端に連続する前記帯状の拡散層と同じ第２
の導電形のベース領域と、前記ベース領域内に形成され
た第１の導電形の領域からなる一方のトランジスタと、
前記半導体基板表面に前記一方のトランジスタのベース
領域と前記ベース領域に隣接して設けられた第２の導電
形の領域およびその間のチャネル領域に絶縁層を介して
形成されたゲート電極からなる一方の電界効果トランジ
スタと、前記ホトダイオード領域に対して前記一方のト
ランジスタに対称な位置と形状を持つ他方のトランジス
タと、前記ホトダイオード領域に対して前記一方の電界
効果トランジスタと対称な位置と形状を持つ他方の電界
効果トランジスタと、前記帯状のホトダイオード領域の
中心部と前記中心部に隣接して形成された第２の導電形
の領域および前記各領域間のチャネル領域に絶縁層を介
して形成されたゲート電極からなる第３の電界効果トラ
ンジスタから構成されている。
また本発明による第２の半導体装置検出装置は、前記第
３の電界効果トランジスタを一方および他方の電界効果
トランジスタに対応するように対称な位置に分割して設
けである。
３の電界効果トランジスタを一方および他方の電界効果
トランジスタに対応するように対称な位置に分割して設
けである。
本発明は、半導体装置検出装置を前述した距離計に利用
する場合に、背景光除去用の電界効果トランジスタの飽
和特性を利用するという原理に基づいている。
する場合に、背景光除去用の電界効果トランジスタの飽
和特性を利用するという原理に基づいている。
前記一方および他方の電界効果トランジスタがこの背景
光除去用の電界効果トランジスタとして使用される。
光除去用の電界効果トランジスタとして使用される。
この一方および他方の電界効果トランジスタの飽和特性
を実現するために、定電流を供給する必要がある。
を実現するために、定電流を供給する必要がある。
そのために前記第３の電界効果トランジスタをゲートと
ソースが接続されたディプレッションＭＯＳトランジス
タにして定電流源とする。
ソースが接続されたディプレッションＭＯＳトランジス
タにして定電流源とする。
この第３の電界効果トランジスタは、前記半導体装置検
出器の帯状のホトダイオード中央に関連して設けである
ので、帯状のホトダイオードの両側に全く等しい電流を
供給することができる。
出器の帯状のホトダイオード中央に関連して設けである
ので、帯状のホトダイオードの両側に全く等しい電流を
供給することができる。
信号電流は前記一方および他方のトランジスタにより増
幅されて取り出される。
幅されて取り出される。
このように増幅用の前記一方および他方のトランジスタ
を半導体装置検出器側に内蔵することにより、背景光成
分を消去した後、信号を内部で増幅することができる。
を半導体装置検出器側に内蔵することにより、背景光成
分を消去した後、信号を内部で増幅することができる。
そのため半導体位置検出装置の出力を処理するその後の
信号処理が簡単となる。また、後段の回路にＭＯ５Ｉ−
ランジスタを使用することができる。
信号処理が簡単となる。また、後段の回路にＭＯ５Ｉ−
ランジスタを使用することができる。
（実施例）
以下、図面等を参照して本発明をさらに詳しく説明する
。
。
第１図は本発明による半導体装置検出装置の第１の実施
例装置の表面の酸化膜絶縁層を除去して示した平面図、
第２図は電極等の配線を終了した状態での平面図である
。
例装置の表面の酸化膜絶縁層を除去して示した平面図、
第２図は電極等の配線を終了した状態での平面図である
。
第３図は本発明による前記実施例装置の前記第２図の■
−■切断端面図、第４図は本発明による前記実施例装置
の前記第２図のＩＶ−ＩＶ切断端面図である。
−■切断端面図、第４図は本発明による前記実施例装置
の前記第２図のＩＶ−ＩＶ切断端面図である。
第５図は本発明による前記実施例装置の前記第２図のＶ
−Ｖ切断端面図である。
−Ｖ切断端面図である。
Ｎ−の基板を用意して、Ｐ＋拡散用のマスクを用いてＰ
＋拡散領域２．５ａ、６ａ、５ｂ、６ｂ領域を形成する
。
＋拡散領域２．５ａ、６ａ、５ｂ、６ｂ領域を形成する
。
続いてＮ＋拡散用のマスクを用いてＮ＋拡散領域８．３
ａ、７ａ、３ｂ、７ｂ領域を形成する。
ａ、７ａ、３ｂ、７ｂ領域を形成する。
続いてゲートの酸化を行う。
帯状のホトダイオード領域４（第１図および第５図参照
）をＰ一層をイオン注入により形成する。
）をＰ一層をイオン注入により形成する。
表面に形成されている絶縁層にコンタクト領域の孔を設
けたのちにゲートと配線のためのアルミニュウム電極１
０、ｌｌａ、１２ａ、ｌｌｂ、１２ｂ、１３を形成する
。第２図では電極配線を斜線で示し、前記コンタクト領
域は２重の斜線で示しである。
けたのちにゲートと配線のためのアルミニュウム電極１
０、ｌｌａ、１２ａ、ｌｌｂ、１２ｂ、１３を形成する
。第２図では電極配線を斜線で示し、前記コンタクト領
域は２重の斜線で示しである。
第１図に示すＮ＋領域８は基板の電位を取り出すための
もので電極１４が接続されている。
もので電極１４が接続されている。
第６図は本発明による前記実施例装置の等価回路図であ
る。
る。
帯状のホトダイオード領域４を無数のコンデンサ、ダイ
オード、抵抗、電流源で代表させている。
オード、抵抗、電流源で代表させている。
定電流源を形成するゲートとソースを接続したディプレ
ッションＭＯ３）ランジスタＱ１の構造は主として第３
図および第４図に示されている。
ッションＭＯ３）ランジスタＱ１の構造は主として第３
図および第４図に示されている。
定電流源は第２図の平面図から理解できるように半導体
装置検出器の中央に配置されている。このトランジスタ
Ｑ１のドレイン電流Ｉｄは、次の式％式％ β：形状で決まる相互コンダクタンス ＶＴＨ：閾値 この電流Ｉｄは帯状のホトダイオード領域４に左右均等
にバイアス電流として分流される。この定電流源は前述
した第１３図の回路の定電流源１１０ａ、１１０ｂに相
当するものである。
装置検出器の中央に配置されている。このトランジスタ
Ｑ１のドレイン電流Ｉｄは、次の式％式％ β：形状で決まる相互コンダクタンス ＶＴＨ：閾値 この電流Ｉｄは帯状のホトダイオード領域４に左右均等
にバイアス電流として分流される。この定電流源は前述
した第１３図の回路の定電流源１１０ａ、１１０ｂに相
当するものである。
トランジスタＱ３ａおよびトランジスタＱ３ｂは増幅用
のトランジスタである。
のトランジスタである。
トランジスタＱ３ａは電極１１ａ、Ｎ＋エミッタ領域７
ａ、Ｐ＋ベース領域５ａ、Ｎ−コレクタ領域から形成さ
れているＮＰＮ）ランジスタである。
ａ、Ｐ＋ベース領域５ａ、Ｎ−コレクタ領域から形成さ
れているＮＰＮ）ランジスタである。
トランジスタＱ３ｂも前記ｌ・ランジスタＱ３ａと同様
に、電極１１ｂ、Ｎ＋エミッタ領域７ｂ、Ｐ＋ベース領
域５ｂ、Ｎ−コレクタ領域から形成されているＮＰＮ
）ランジスタである。
に、電極１１ｂ、Ｎ＋エミッタ領域７ｂ、Ｐ＋ベース領
域５ｂ、Ｎ−コレクタ領域から形成されているＮＰＮ
）ランジスタである。
ＭＯＳ）ランジスタＱ ２ａ、 Ｑ ２ｂは記憶用ま
たは背栄光除去用のトランジスタである。
たは背栄光除去用のトランジスタである。
ＭＯＳトランジスタＱ２ａは前記トランジスタＱ３ａの
Ｐ＋ベース領域５ａとＰ＋領域６ａおよびゲート電極１
２ａから形成されている。
Ｐ＋ベース領域５ａとＰ＋領域６ａおよびゲート電極１
２ａから形成されている。
Ｍｏ３）ランジスタＱ２ｂも同様に前記トランジスタＱ
３ｂのＰ＋ベース領域５ｂとＰ＋領域６ｂおよびゲート
電極１２ｂから形成されている。
３ｂのＰ＋ベース領域５ｂとＰ＋領域６ｂおよびゲート
電極１２ｂから形成されている。
Ｍｏ３）ランジスタＱ２ａとＭｏ３Ｉ−ランジスタＱ２
ｂのソースは配線１３（第２図参照）で接続されている
。
ｂのソースは配線１３（第２図参照）で接続されている
。
次に前記半導体装置検出装置の利用例を説明する。第７
図は前記実施例装置から入射位置に関する信号を取り出
す回路の実施例を示す回路図である。前述した半導体装
置検出装置をＰＳＤの示す破線で囲み省略して示しであ
る。
図は前記実施例装置から入射位置に関する信号を取り出
す回路の実施例を示す回路図である。前述した半導体装
置検出装置をＰＳＤの示す破線で囲み省略して示しであ
る。
ＭＯＳトランジスタＱ１からの定電流が帯状のホトダイ
オード領域４を流れる。
オード領域４を流れる。
この電流はＭｏ３Ｉ−ランジスタＱ２ａおよびＭＯＳト
ランジスタＱ２ｂの飽和領域での動作を促すもので、実
際にＭｏＳトランジスタＱ２ａおよびＭＯＳトランジス
タＱ２ｂに流れる電流Ｉば次の式で与えられる。
ランジスタＱ２ｂの飽和領域での動作を促すもので、実
際にＭｏＳトランジスタＱ２ａおよびＭＯＳトランジス
タＱ２ｂに流れる電流Ｉば次の式で与えられる。
１＝（バイアス電流）＋（外光電流）
この回路の動作は、発光ダイオードが発光する前に対数
変換ダイオード２１ａ、２１ｂと、あらかじめ設定した
基準電圧と演算増幅器２３ａ、２３ｂへの入力電圧の比
較をトランジスタ２２ａ、２２ｂに帰還することにより
、トランジスタＱ ３ａ。
変換ダイオード２１ａ、２１ｂと、あらかじめ設定した
基準電圧と演算増幅器２３ａ、２３ｂへの入力電圧の比
較をトランジスタ２２ａ、２２ｂに帰還することにより
、トランジスタＱ ３ａ。
Ｑ３ｂにはほぼ電流が流れない状態にする。
次にトランジスタ２２ａ、２２ｂをオフにする、と、記
憶コンデンサ２０ａ、２０ｂには背景光電流（Ｉ）を流
すだけの電位が与えられる。
憶コンデンサ２０ａ、２０ｂには背景光電流（Ｉ）を流
すだけの電位が与えられる。
第１３図に示した回路と比較し、この回路はＭＯＳトラ
ンジスタＱ２ａおよびＱ２ｂのゲートへ電圧を印加して
いるため記憶コンデンサ２０ａ、２０ｂの電荷が減少せ
ずバンクグランドの抜取が正確に行なえることである。
ンジスタＱ２ａおよびＱ２ｂのゲートへ電圧を印加して
いるため記憶コンデンサ２０ａ、２０ｂの電荷が減少せ
ずバンクグランドの抜取が正確に行なえることである。
次に発光ダイオードを発光させると、帯状のホトダイオ
ード４からトランジスタＱ３ａ、 ）ランジスタＱ３
ｂのベースへ信号電流が流れ、トランジスタＱ３ａ、
）ランジスタＱ３ｂにより増幅された電流がダイオー
ド２１ａ、２１ｂで対数変換され、演算増幅器２４ａ、
２４ｂよってインピーダンス変換され、演算増幅器２５
の入力端子にそれぞれ接続されて入射位置に関する信号
が取り出される。
ード４からトランジスタＱ３ａ、 ）ランジスタＱ３
ｂのベースへ信号電流が流れ、トランジスタＱ３ａ、
）ランジスタＱ３ｂにより増幅された電流がダイオー
ド２１ａ、２１ｂで対数変換され、演算増幅器２４ａ、
２４ｂよってインピーダンス変換され、演算増幅器２５
の入力端子にそれぞれ接続されて入射位置に関する信号
が取り出される。
第８図は本発明による半導体装置検出装置の第２の実施
例装置の表面の酸化膜絶縁層を除去して示した平面図で
ある。
例装置の表面の酸化膜絶縁層を除去して示した平面図で
ある。
第９図は本発明による前記第２の実施例装置の電極等の
配線を終了した状態での平面図である。
配線を終了した状態での平面図である。
第１０図は本発明による前記第２の実施例装置の等価回
路図である。゛ この実施例は、前記第３の電界効果トランジスタＱ１を
ＱｌａとＱｌｂに分け、前記トランジスタＱ３ａとＱ３
ｂにそれぞれ対応させて設けた点を除き、さきに説明し
た実施例と異ならない。
路図である。゛ この実施例は、前記第３の電界効果トランジスタＱ１を
ＱｌａとＱｌｂに分け、前記トランジスタＱ３ａとＱ３
ｂにそれぞれ対応させて設けた点を除き、さきに説明し
た実施例と異ならない。
（発明の効果）
以上詳しく説明したように本発明による半導体装置検出
装置は、トランジスタＱｌ ＋ ＱｌａとＱｌｂをディ
プレッショントランジスタとし、パターン的に対称性を
保たせであるため、電流源のバランスを良くすることが
できる。
装置は、トランジスタＱｌ ＋ ＱｌａとＱｌｂをディ
プレッショントランジスタとし、パターン的に対称性を
保たせであるため、電流源のバランスを良くすることが
できる。
増幅用のトランジスタを内蔵させ、ｎＡ〜μＡオーダの
電流を対のトランジスタで増幅させているため、増幅率
のバラツキを少なくすることができる。
電流を対のトランジスタで増幅させているため、増幅率
のバラツキを少なくすることができる。
また背景光の抜取をＭＯＳトランジスタで行っているの
で、抜取電流の誤差を少なくすることができる。
で、抜取電流の誤差を少なくすることができる。
これらにより、外部回路を簡略にすることができ、精度
の高い位置検出が可能となった。
の高い位置検出が可能となった。
第１図は本発明による半導体装置検出装置の実施例装置
の表面の絶縁層を除去して示した平面図である。 第２図は前記実施例装置の平面図である。 第３図は本発明による前記実施例装置の前記第２図のＩ
−ＩＩＩ切断端面図である。 第４図は本発明による前記実施例装置の前記第２図のＩ
Ｖ−ＩＶ切断端面図である。 第５図は本発明による前記実施例装置の前記第２図のＶ
−Ｖ切断端面図である。 第６図は本発明による前記実施例装置の等価回路図であ
る。 第７図は前記実施例装置から入射位置に関する信号を取
り出す回路の実施例を示す回路図である。 第８図は本発明による半導体装置検出装置の第２の実施
例装置の表面の酸化膜絶縁層を除去して示した平面図で
ある。 第９図は本発明による前記第２の実施例装置の電極等の
配線を終了した状態での平面図である。 第１０図は本発明による前記第２の実施例装置の等価回
路図である。 第１１図は従来の半導体装置検出装置の構成例を示す断
面図である。 第１２図は従来の半導体装置検出装置を距離計として使
用するときの原理を説明する略図である。 第１３図は従来の半導体装置検出装置を距離計として使
用するとき信号光成分を取り出す回路の構成例を示す回
路図である。 Ｑ、 、 Ｑｌａ、 Ｑｌｂ・・・電界効果トラン
ジスタ（定電流源） Ｑ ２ａ、 Ｑ ２ｂ・−Ｍ ＯＳ ）ランジスタＱ
３ａ、 Ｑ ３ｂ・・・増幅用のトランジスタ２．
５ａ、６ａ、５ｂ、６ｂ・−Ｐ＋拡散領域８．３ａ、７
ａ、３ｂ、７ｂ・＝Ｎ＋拡散領域４・・・帯状のホトダ
イオ−１・゛領域１０、ｌｌａ、１２ａ、Ｉｌｂ、１２
ｂ、１３−ゲートと配線のためのアルミニュウム電極２
０ａ、２０ｂ・・・記↑５ａコンデンサ２１ａ、２１ｂ
・・・対数圧縮ダイオード２２ａ、２２ｂ・・・電界効
果トランジスタ２３ａ、２４ａ、２３ｂ、２４ｂ、２５
−演算増幅器 特許出願人 浜松ホトニクス株式会社 代理人 弁理士 井 ノ ロ 壽 第７図 Ｍ２Ｏ図 ｉｌ１図 第１２図
の表面の絶縁層を除去して示した平面図である。 第２図は前記実施例装置の平面図である。 第３図は本発明による前記実施例装置の前記第２図のＩ
−ＩＩＩ切断端面図である。 第４図は本発明による前記実施例装置の前記第２図のＩ
Ｖ−ＩＶ切断端面図である。 第５図は本発明による前記実施例装置の前記第２図のＶ
−Ｖ切断端面図である。 第６図は本発明による前記実施例装置の等価回路図であ
る。 第７図は前記実施例装置から入射位置に関する信号を取
り出す回路の実施例を示す回路図である。 第８図は本発明による半導体装置検出装置の第２の実施
例装置の表面の酸化膜絶縁層を除去して示した平面図で
ある。 第９図は本発明による前記第２の実施例装置の電極等の
配線を終了した状態での平面図である。 第１０図は本発明による前記第２の実施例装置の等価回
路図である。 第１１図は従来の半導体装置検出装置の構成例を示す断
面図である。 第１２図は従来の半導体装置検出装置を距離計として使
用するときの原理を説明する略図である。 第１３図は従来の半導体装置検出装置を距離計として使
用するとき信号光成分を取り出す回路の構成例を示す回
路図である。 Ｑ、 、 Ｑｌａ、 Ｑｌｂ・・・電界効果トラン
ジスタ（定電流源） Ｑ ２ａ、 Ｑ ２ｂ・−Ｍ ＯＳ ）ランジスタＱ
３ａ、 Ｑ ３ｂ・・・増幅用のトランジスタ２．
５ａ、６ａ、５ｂ、６ｂ・−Ｐ＋拡散領域８．３ａ、７
ａ、３ｂ、７ｂ・＝Ｎ＋拡散領域４・・・帯状のホトダ
イオ−１・゛領域１０、ｌｌａ、１２ａ、Ｉｌｂ、１２
ｂ、１３−ゲートと配線のためのアルミニュウム電極２
０ａ、２０ｂ・・・記↑５ａコンデンサ２１ａ、２１ｂ
・・・対数圧縮ダイオード２２ａ、２２ｂ・・・電界効
果トランジスタ２３ａ、２４ａ、２３ｂ、２４ｂ、２５
−演算増幅器 特許出願人 浜松ホトニクス株式会社 代理人 弁理士 井 ノ ロ 壽 第７図 Ｍ２Ｏ図 ｉｌ１図 第１２図
Claims (1)
- 【特許請求の範囲】 （１）第１の導電形の半導体基板表面に形成された帯状
の第２の導電形の層と前記基板間に形成される帯状のホ
トダイオード領域と、前記帯状のホトダイオード領域の
一方端に連続する前記帯状の拡散層と同じ第２の導電形
のベース領域、前記ベース領域内に形成された第１の導
電形の領域および半導体基板からなる一方のトランジス
タと、前記半導体基板表面に前記一方のトランジスタの
ベース領域と前記ベース領域に隣接して設けられた第２
の導電形の領域およびその間のチャネル領域に絶縁層を
介して形成されたゲート電極からなる一方の電界効果ト
ランジスタと、前記ホトダイオード領域に対して前記一
方のトランジスタに対称な位置と形状を持つ他方のトラ
ンジスタと、前記ホトダイオード領域に対して前記一方
の電界効果トランジスタと対称な位置と形状を持つ他方
の電界効果トランジスタと、前記帯状のホトダイオード
領域の中心部と前記中心部に隣接して形成された第２の
導電形の領域および前記各領域間のチャネル領域に絶縁
層を介して形成されたゲート電極からなる第３の電界効
果トランジスタから構成した半導体装置検出装置。 （２）前記第１の導電形はＮ形で前記第２の導電形はＰ
形である特許請求の範囲第１項記載の半導体位置検出装
置。 （３）前記一方および他方のトランジスタは前記半導体
基板をコレクタとし前記帯状の層の一方端および他方端
に連続する前記帯状の拡散層と同じ第２の導電形のベー
ス領域と前記ベース領域内に形成された第１の導電形の
エミッタからなるトランジスタである特許請求の範囲第
１項記載の半導体装置検出装置。 （４）前記一方および他方の電界効果トランジスタは、
前記半導体基板表面に前記一方および他方のトランジス
タのベース領域をドレインとし前記ドレインに隣接して
設けられた第２の導電形のソース領域と前記ドレインと
ソース領域間のチャネル領域に絶縁層を介して形成され
たゲート電極からなる電界効果トランジスタである特許
請求の範囲第１項記載の半導体装置検出装置。 （６）前記第３の電界効果トランジスタは前記帯状のホ
トダイオード領域の中心部をドレインとし前記ドレイン
に隣接して形成された第２の導電形のソースと、前記ド
レインとソース領域間のチャネル領域に絶縁層を介して
形成されたゲート電極からなる電界効果トランジスタで
ある特許請求の範囲第１項記載の半導体装置検出装置。 （６）第１の導電形の半導体基板表面に形成された帯状
の第２の導電形の層と前記基板間に形成される帯状のホ
トダイオード領域と、前記帯状のホトダイオード領域の
一方端に連続する前記帯状の拡散層と同じ第２の導電形
のベース領域、前記ベース領域内に形成された第１の導
電形の領域および半導体基板からなる一方のトランジス
タと、前記半導体基板表面に前記一方のトランジスタの
ベース領域と前記ベース領域に隣接して設けられた第２
の導電形の領域およびその間のチャネル領域に絶縁層を
介して形成されたゲート電極からなる一方の電界効果ト
ランジスタと、前記ホトダイオード領域に対して前記一
方のトランジスタに対称な位置と形状を持つ他方のトラ
ンジスタと、前記ホトダイオード領域に対して前記一方
の電界効果トランジスタと対称な位置と形状を持つ他方
の電界効果トランジスタと、前記一方のトランジスタの
第２の導電形の領域に隣接して形成された第２の導電形
の領域および前記各領域間のチャネル領域に絶縁層を介
して形成されたゲート電極からなる一方の第３の電界効
果トランジスタと、前記他方のトランジスタの第２の導
電形の領域に隣接して形成された第２の導電形の領域お
よび前記各領域間のチャネル領域に絶縁層を介して形成
されたゲート電極からなる他方の第３の電界効果トラン
ジスタとから構成した半導体装置検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179799A JPS6239713A (ja) | 1985-08-15 | 1985-08-15 | 半導体位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60179799A JPS6239713A (ja) | 1985-08-15 | 1985-08-15 | 半導体位置検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239713A true JPS6239713A (ja) | 1987-02-20 |
| JPH0518472B2 JPH0518472B2 (ja) | 1993-03-12 |
Family
ID=16072095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60179799A Granted JPS6239713A (ja) | 1985-08-15 | 1985-08-15 | 半導体位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11140950B2 (en) | 2017-07-12 | 2021-10-12 | Ykk Corporation | Fastener tape, slide fastener and fastener tape manufacturing device |
-
1985
- 1985-08-15 JP JP60179799A patent/JPS6239713A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11140950B2 (en) | 2017-07-12 | 2021-10-12 | Ykk Corporation | Fastener tape, slide fastener and fastener tape manufacturing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0518472B2 (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149822B2 (ja) | ||
| US4527892A (en) | Distance measuring apparatus | |
| JPS6239713A (ja) | 半導体位置検出装置 | |
| JPH04339209A (ja) | 距離検出装置 | |
| JP3123788B2 (ja) | 測定装置 | |
| JPS6239702A (ja) | 半導体位置検出装置の信号電流抜取回路 | |
| JPS57158508A (en) | Distance detecting device | |
| JPH03242503A (ja) | 半導体光位置検出装置 | |
| JPS5845523A (ja) | 測光回路 | |
| Andersson et al. | Processing and characterization of a MOS-type tetra lateral position sensitive detector with indium tin oxide gate contact | |
| JPS62212512A (ja) | 被写体距離情報検出装置 | |
| JPS60806B2 (ja) | 集積された負帰還増幅器 | |
| JP3181785B2 (ja) | 測光回路及び電流電圧変換回路 | |
| JPH09203609A (ja) | Ｃｍｏｓ構造を用いた測距回路 | |
| JPS62202571A (ja) | 半導体装置 | |
| JPH0533846B2 (ja) | ||
| Nemecek et al. | Correlating PIN-photodetector with novel difference-integrator concept for range-finding applications | |
| JPH01240812A (ja) | 距離測定装置 | |
| JP3130559B2 (ja) | アクティブ式測距装置 | |
| JPH0457962B2 (ja) | ||
| JP2001194110A (ja) | Ｃｍｏｓ構造を用いた測距回路 | |
| JPS626170B2 (ja) | ||
| JPH0334005B2 (ja) | ||
| JPH04339208A (ja) | 距離検出装置 | |
| SU1200813A1 (ru) | Фотоприемное устройство |