JP3181785B2 - 測光回路及び電流電圧変換回路 - Google Patents

測光回路及び電流電圧変換回路

Info

Publication number
JP3181785B2
JP3181785B2 JP01088394A JP1088394A JP3181785B2 JP 3181785 B2 JP3181785 B2 JP 3181785B2 JP 01088394 A JP01088394 A JP 01088394A JP 1088394 A JP1088394 A JP 1088394A JP 3181785 B2 JP3181785 B2 JP 3181785B2
Authority
JP
Japan
Prior art keywords
current
junction
input
operational amplifier
photocurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01088394A
Other languages
English (en)
Other versions
JPH07218340A (ja
Inventor
右二 今井
淳 丸山
勝敏 西内
浩美 佐々木
裕一 目見田
俊一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Sharp Corp
Original Assignee
Sharp Corp
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Olympus Optic Co Ltd filed Critical Sharp Corp
Priority to JP01088394A priority Critical patent/JP3181785B2/ja
Publication of JPH07218340A publication Critical patent/JPH07218340A/ja
Application granted granted Critical
Publication of JP3181785B2 publication Critical patent/JP3181785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路内に使用され
高入力インピーダンスであり極めて微小なゲートリーク
電流の要求される接合型電界効果トランジスタを用いた
測光回路及び電流電圧変換回路に関する。
【0002】
【従来の技術】一般に、接合型電界効果トランジスタ
(JFET)は、バイポーラ型半導体集積回路上に特に
新規なマスクや、不純物注入、拡散等の工程なくして構
成することができ、他のバイポーラ型半導体と共存でき
る素子である。従って、当該JFETには、MOS型電
界効果トランジスタ(MOSFET)に比べて低コスト
で製造できるといった利点があると言える。かかる点に
着目され、従来より高入力インピーダンスを必要とされ
る回路においては頻繁に採用されている。
【0003】ここで、図10にはJFETを使用した従
来の測光回路の回路例を示し説明する。同示される如
く、従来の測光回路はモノリシックIC204の内部に
形成されている。そして、当該測光回路は、負帰還型の
オペアンプ202と、該オペアンプ202の反転入力端
子及び非反転入力端子にアノード及びカソードが接続さ
れたフォトダイオード200を備えている。
【0004】さらに、該オペアンプ202は該反転入力
端子及び非反転入力端子が各々ゲートに接続されている
JFET210,211(図11参照)を有している。
そして、該オペアンプ202の負帰還路にはダイオード
203が接続され、ダイオード203のアノードはオペ
アンプ202の反転入力端子に接続されている。さら
に、上記フォトダイオード200のカソードには基準電
圧源201による電源電圧V0 の正極が接続されてい
る。
【0005】このように構成された測光回路は、フォト
ダイオード200で光電変換されて出力された出力電流
P を集積回路内で処理し易いように対数圧縮する回路
である。このような測光回路は、例えば自動露出機能を
有するカメラに用いられ、露出値を演算出力するような
集積回路に使用される。
【0006】当該測光回路において、フォトダイオード
200に入射した光は光電変換され、フォトダイオード
200から出力電流IP が出力される。前記出力電流I
P はフォトダイオード200に入射する光の強さに従っ
て、数pA乃至数μA程度まで変化する。この出力電流
P はオペアンプ202によって対数圧縮され、オペア
ンプ202から次式(1)で定義される測光出力電圧V
OUT が出力される。
【0007】但し、次式(1)において、kはボルツマ
ン定数、Tは絶対温度、qは電子の電荷、IS はダイオ
ード203の逆方向飽和電流、IP'はダイオード203
の順方向電流、IG はJFETのゲートリーク電流をそ
れぞれ示している。
【0008】 VOUT =VO −(kT/q)×ln(IP'/IS ) =V0 −(kT/q)×ln((IP −IG )/IS )…(1) 上記(1)式において、最小値である場合の出力電流I
P よりもゲートリーク電流IG が十分に小さい条件、即
ちIP >>IG が成立するとき、前記測光出力電圧V
OUT は次式により近似することができる。
【0009】 VOUT =V0 −(kT/q)×ln(IP /IS ) …(2) ところが、数pAの最小値である出力電流IP とほぼ等
しい値を前記ゲートリーク電流IG が有し、しかも該ゲ
ートリーク電流IG が前記JFETのゲート付近の構造
に依存して発生するとき、上記(2)式は、このような
微小電流領域で成立しなくなる。即ち、前記入射光の光
量が小さくなると、前記測光回路の正確な測光が困難に
なる。
【0010】かかるJFETにおけるゲートリーク電流
G が発生する原因としては後述する2点がある。即
ち、第1の原因はJFETの構造上存在するPN接合に
おける逆方向リーク電流IGAであり、第2の原因は集積
回路におけるJFETの周囲の回路のPN接合部から発
生する数100nm〜数1000nmの波長帯域の極微
弱な発光によるゲートリーク電流IGBである。
【0011】この第1の原因であるPN接合における逆
方向リーク電流IGAはJFETのサイズや製造プロセス
などによって変化する。例えば、JFETにおけるPN
接合面積が大きいほど逆方向リーク電流IGAは増大す
る。尚、逆方向リーク電流IGAは常温(約25°C)に
おいて1pA以下である。
【0012】一方、第2の原因である集積回路の微弱発
光の影響によるリーク電流IGBは、集積回路の規模や各
構成要素の配置や製造プロセスなどによって、その発生
の有無、電流レベルは種々であり、定量的には言及し難
いが、最大で数pAになる場合がある。以下、この第2
の原因である集積回路の微弱発光の影響によるリーク電
流IGBの発生する原理について説明する。
【0013】即ち、図12に示されるように、P型のサ
ブストレート(基板)220の上にはチャネルとなるN
- のエピタキシャル層221がエピタキシャル法により
成長され、その上にはゲート部の為のN+ のゲート領域
225と、ソース部及びドレイン部のためのP+ のソー
ス領域223、ドレインン領域224がそれぞれ拡散法
によって形成されている。
【0014】そして、上記ソース領域223、ドレイン
領域224、ゲート領域225の上部には、電極22
7,228,229が配設されている。さらに、サブス
トレート220及びエピタキシャル層221の間にはN
+ の埋め込み層222が配設されている。
【0015】また、上記エピタキシャル層221は上記
ゲート領域225と電気的に接触しており、ゲート領域
225と同電位になっている。この他、ゲート領域22
5とエピタキシャル層221(バックゲート領域)との
間にはチャンネル領域226が挟まれており、上記N-
のエピタキシャル層221の周面にはP+ によるアイソ
レーション(分離領域)230が配設されている。
【0016】上記エピタキシャル層221(バックゲー
ト領域)とサブストレート220の間には構造的に寄生
のダイオード231が発生する。同様に、ゲート領域2
25及びバックゲート領域とチャンネルの間にも不図示
の寄生のダイオードが発生する。
【0017】
【発明が解決しようとする課題】図10に示したよう
に、上記オペアンプ202の反転入力端子には、前述の
寄生ダイオードを一体と考えた寄生ダイオード205が
接続されることになる。一方、モノリシックIC204
の内部には、例えば基準の電流源などの測光回路以外の
回路206がある。
【0018】これらの回路の中には、必然的にPN接合
部ができるが、これらのPN接合部に電流が流れると等
価的に発光ダイオードになり、微弱な光が発生する。そ
して、この微弱な光は先に述べた寄生ダイオード205
に吸収され、この寄生ダイオード205で発生した光電
流が上記(1)式で示すところのゲートリーク電流IG
を形成することになる。
【0019】このため、対数圧縮出力VOUT の直線性は
微小な光電流領域において損なわれる。従って、測光回
路以外の回路16は本来ならば測光に関係する回路につ
いても含めて考えるべきであり、これらの回路において
PN接合部に電流が流れることを避けることは不可能で
ある。
【0020】本発明は上記問題に鑑みてなされたもの
で、その目的とするところは、測光精度を向上させるた
めに、集積回路に発生するJFETのゲートリーク電流
の影響を大幅に低減させる手段を、特に新規なマスク
や、不純物注入、拡散等の工程を必要とせず、コストア
ップを伴わずに提供することにある。
【0021】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の態様では、入射光を電流に変換する
ための光電変換手段と、半導体プロセスで作成されるモ
ノリシックICと、このモノリシックIC内に設けら
れ、上記光電変換手段の出力に接続されると共にジャン
クションFETで構成された入力部を有し、入力電流を
この入力電流値の関数である電圧値に変換するオペアン
プと、上記モノリシックIC内部の寄生ダイオードに電
流が流れることによって発生する光を受光して光電流に
変換するPN接合部と、この光電流を用いて上記オペア
ンプの入力部に接続された、他の寄生ダイオードが出力
する光電流を相殺する補償回路と、を有し、上記補償回
路の出力が上記オペアンプの上記入力部に接続されてい
ことを特徴とする測光回路が提供される。第2の態様
では、上記第1の態様において、上記PN接合部は、N
型エピタキシャル層の内部に設けられたP型拡散領域に
よって形成され、上記N型エピタキシャル層は上記P型
拡散領域よりも高い電位にバイアスされており、さらに
P型拡散領域は上記オペアンプの上記入力部に接続され
ていることを特徴とする測光回路が提供される。第3の
態様では、上記第1の態様において、上記PN接合部は
P型サブストレートの上部に設けられたN型エピタキシ
ャル層によって形成され、このN型エピタキシャル層は
PNPカレントミラー回路を介して上記オペアンプの上
記入力部に接続されていることを特徴とする測光回路が
提供される。第4の態様では、上記第1の態様におい
て、上記補償回路は、上記光を受光して上記ゲートリー
ク電流に等しい光電流を出力するジャンクションFET
を含んでいることを特徴とする測光回路が提供される。
第5の態様では、上記第1の態様において、上記補償回
路は、上記光を受光して上記ゲートリーク電流に等しい
光電流を出力するフォトダイオードを含んでいることを
特徴とする測光回路が提供される。第6の態様では、上
記第1の態様において、上記補償回路はPN接合部を含
み、該PN接合部と上記ジャンクションFETを囲うよ
うに、上層配線層と下層配線層を接続する領域で形成さ
れた配線接続領域、及びこの配線接続領域に囲まれた領
域に設けられた上層配線層により構成される遮光領域を
具備したことを特徴とする測光回路が提供される。第7
の態様では、半導体プロセスで作成されるモノリシック
ICと、このモノリシックIC内に設けられ、ジャンク
ションFETで構成されて電流が入力される入力部を有
し、入力電流をこの入力電流値の関数である電圧値に変
換するオペアンプと、上記モノリシックIC内部の寄生
ダイオードに電流が流れることによって発生する光を受
光して光電流に変換するPN接合部と、この光電流を用
いて上記オペアンプの入力部に接続された、他の寄生ダ
イオードが出力する光電流を相殺する補償回路と、を有
し、上記補償回路の出力が上記オペアンプの上記入力部
に接続されていることを特徴とする電流電圧変換回路が
提供される。第8の態様では、入射光を電流に変換する
ための光電変換手段と、半導体プロセスで作成されるモ
ノリシックICと、このモノリシックIC内に設けら
れ、上記光電変換手段の出力に接続されると共にジャン
クションFETで構成された入力部を有し、入力電流を
この入力電流値の関数である電圧値に変換するオペアン
プと、上記オペアンプの入力部に接続され、モノリシッ
クIC内部の寄生ダイオードによって発生した光を受光
して光電流に変換するものであって、上記寄生ダイオー
ドとは異なる寄生ダイオードによって出力される光電流
を打ち消す電流を発生するように大きさが決定されたP
N接部と、を具備したことを特徴とする測光回路が提
供される。第9の態様では、上記第8の態様において、
上記PN接合部は、N型エピタキシャル層の内部に設け
られたP型拡散領域によって形成され、上記N型エピタ
キシャル層は上記P型拡散領域よりも高い電位にバイア
スされており、さらにP型拡散領域は上記オペアンプの
上記入力部に接続されていることを特徴とする測光回路
が提供される。第10の態様では、上記第8の態様にお
いて、上記PN接合部はP型サブスレートの上部に設け
られたN型エピタキシャル層によって形成され、このN
型エピタキシャル層はPNPカレントミラー回路を介し
て上記オペアンプの上記入力部に接続されていることを
特徴とする測光回路が提供される。
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】
【作用】即ち、本発明の第1の態様では、光電変換手段
は入射光を電流に変換し、モノリシックICは半導体プ
ロセスで作成され、このモノリシックIC内に設けられ
たオペアンプは、上記光電変換手段の出力に接続される
と共にジャンクションFETで構成された入力部を有
し、入力電流をこの入力電流値の関数である電圧値に変
換し、PN接合部は上記モノリシックIC内部の寄生ダ
イオードに電流が流れることによって発生する光を受光
して光電流に変換し、補償回路は、その出力が上記オペ
アンプの上記入力部に接続され、この光電流を用いて上
記オペアンプの入力部に接続された他の寄生ダイオード
が出力する光電流を相殺する。第2の態様では、上記第
1の態様において、上記PN接合部は、N型エピタキシ
ャル層の内部に設けられたP型拡散領域によって形成さ
れ、上記N型エピタキシャル層は上記P型拡散領域より
も高い電位にバイアスされており、さらにP型拡散領域
は上記オペアンプの上記入力部に接続される。第3の態
様では、上記第1の態様において、上記PN接合部はP
型サブストレートの上部に設けられたN型エピタキシャ
ル層によって形成され、このN型エピタキシャル層はP
NPカレントミラー回路を介して上記オペアンプの上記
入力部に接続される。第4の態様では、上記第1の態様
において、上記補償回路には、上記光を受光して上記ゲ
ートリーク電流に等しい光電流を出力するジャンクショ
ンFETが含まれる。第5の態様では、上記第1の態様
において、上記補償回路には、上記光を受光して上記ゲ
ートリーク電流に等しい光電流を出力するフォトダイオ
ードが含まれる。第6の態様では、上記第1の態様にお
いて、PN接合部と上記ジャンクションFETを囲うよ
うに、上層配線層と下層配線層を接続する領域で形成さ
れた配線接続領域、及びこの配線接続領域に囲まれた領
域に設けられた上層配線層により構成される遮光領域が
設けられる。第7の態様では、モノリシックICは半導
体プロセスで作成され、このモノリシックIC内に設け
られたオペアンプは、ジャンクションFETで構成され
て電流が入力される入力部を有し、入力電流をこの入力
電流値の関数である電圧値に変換し、PN接合部は、上
記モノリシックIC内に設けられた寄生ダイオードに電
流が流れることによって発生する光を受光して光電流に
変換し、補償回路は、その出力が上記オペアンプの上記
入力部に接続されており、この光電流を用いて上記オペ
アンプの入力部に接続された他の寄生ダイオードが出力
する光電流を相殺する。第8の態様では、光電変換手段
は入射光を電流に変換し、モノリシックICは半導体プ
ロセスで作成され、このモノリシックIC内に設けられ
たオペアンプは、上記光電変換手段の出力に接続される
と共にジャンクションFETで構成された入力部を有
し、入力電流をこの入力電流値の関数である電圧値に変
換し、PN接合部は、上記オペアンプの入力部に接続さ
れ、モノリシックIC内部の寄生ダイオードによって発
生した光を受光して光電流に変換するものであって、上
記寄生ダイオードとは異なる寄生ダイオードによって出
力される光電流を打ち消す電流を発生するように大きさ
が決定される。第9の態様では、上記第8の態様におい
て、上記PN接合部は、N型エピタキシャル層の内部に
設けられたP型拡散領域によって形成され、上記N型エ
ピタキシャル層は上記P型拡散領域よりも高い電位にバ
イアスされており、さらにP型拡散領域は上記オペアン
プの上記入力部に接続されている。第10の態様では、
上記第8の態様において、上記PN接合部はP型サブス
レートの上部に設けられたN型エピタキシャル層によっ
て形成され、このN型エピタキシャル層はPNPカレン
トミラー回路を介して上記オペアンプの上記入力部に接
続されている。
【0031】
【0032】
【0033】
【0034】
【0035】
【0036】
【0037】
【0038】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1には本発明の測光回路の概念図を示し
説明する。この図1に示されるように、半導体プロセス
で作成されたモノリシック集積回路(IC)1の内部に
は、測光のためのオペアンプ2が配設されている。該オ
ペアンプ2は入力部がジャンクションFET(以下、J
FETと称す)5で構成されており、入力された電流を
該電流値に関連した電圧値に変換にする。そして、入射
光を電流に変換するための光電変換部3の出力部はJF
ET5を介して上記オペアンプ2の入力部に接続されて
いる。さらに、PN接合部4は上記モノリシックIC1
の内部の他のPN接合部(不図示)に電流が流れること
により発生する光を受光し、光電流に変換し出力する。
このPN接合部4の出力部はJFET5を介して上記オ
ペアンプ2の入力部に接続されている。該PN接合部4
は先に図10に示した寄生ダイオード205で発生した
光電流ICを相殺するものである。
【0039】次に図2には第1の実施例に係る測光回路
の構成を示し説明する。この図2に示すように、測光を
行うモノリシックIC10の内部において、基準の電流
源11はダイオード12のアノードに接続されており、
該ダイオード12のカソードはGNDに接続されてい
る。そして、この電流源11とダイオード12の接続端
はバッファアンプ13の非反転入力に接続されている。
さらに、該バッファアンプ13の出力は、その入力部が
JFETで構成されたヘッドアンプ15の非反転入力に
接続されている。
【0040】このヘッドアンプ15の反転入力は対数圧
縮のためのダイオード16を介して該ヘッドアンプ15
の出力に接続されている。そして、このヘッドアンプ1
5の出力はオペアンプ17の非反転入力に接続されてお
り、該オペアンプの出力はカメラのシーケンス制御のた
めのCPU21のA/D変換入力端子に接続されると共
に、抵抗18,19を介してGNDにも接続されてい
る。さらに、この抵抗18,19の接続端はオペアンプ
17の反転入力に接続されている。尚、このオペアンプ
17,抵抗18,19は非反転増幅器を構成している。
【0041】上記JFETのゲート部に発生する寄生ダ
イオードで発生した光電流IGを相殺するための補償回
路20は、上記ヘッドアンプ15の反転入力に接続され
ると共にSPD14のアノードにも接続されている。そ
して、このSPD14のカソードは、ヘッドアンプ15
の非反転入力に接続されている。当該SPD14は、モ
ノリシックIC10の外部で、特にカメラの前面パネル
の付近に配置され、被写体からの光を受光するものであ
る。
【0042】以下、第1の実施例に係る測光回路の動作
について説明する。先ず基準の電流源11の電流値をI
ref とすると、ダイオード12のアノードの電位V1
は、 V1 =VT ・ln(Iref /IS ) となる。ここで、 VT =kT/q である。但し、k;ボルツマン定数、T;絶対温度、
q;単位電荷量、IS ;トランジスタ(ダイオード)の
逆方向飽和電流である。
【0043】次いで、バッファアンプ13の出力電圧を
2 とすると、 V2 =V1 となる。
【0044】圧縮ダイオード16にはSPD14から出
力される光電流IP が流れる為、圧縮ダイオード16の
両側に発生する電圧は、 VT ・In(IP /IS ) となる。
【0045】従って、ヘッドアンプ15の出力電圧V3
は、 V3 =V2 −VT ・ln(IP /IS )=VT ・ln(Iref /IP ) となる。さらに、非反転増幅器17の出力電圧VOUT
は、 VOUT =n・VT ・ln(Iref /IP ) =n・VT ・ln2・log2 (Iref /IP ) となる、ここで、nは非判定増幅器17の増幅率であ
り、抵抗18,19の抵抗値によって決定される。即
ち、光電流IP がIref と等しい明るさの時に出力電圧
OUT は0Vとなり、この時の被写体の明るさに対して
1EVだけ暗くなるにつれて、即ち、光電流IP が半分
になるにつれて、出力電圧VOUT はn・VT ×ln2だ
け増加する。即ち、出力電圧VOUT は対数圧縮された出
力となる。
【0046】次に図3を参照して、第1実施例における
補償回路20及びその周辺回路について説明する。この
図3において、符号30はヘッドアンプ15の反転入力
端子のJFETである。このJFET30のゲート部に
は、寄生のフォトダイオード31が存在している。符号
32,33はPNPトランジスタによるカレントミラー
回路である。このカレントミラー回路の入力側には、補
償のためのJFET34のゲート端子が接続されてい
る。
【0047】そして、このJFET34のゲート部にも
JFET30と同様に寄生のフォトダイオード35が接
続されている。PNPトランジスタ32,33のベース
(N型エピタキシャル層)とP型サブストレート(基
板)との間にも寄生のフォトダイオード36が存在す
る。また、圧縮ダイオード36のアノード側(N型エピ
タキシャル層)にもP型サブストレートとの間に寄生の
フォトダイオード37が存在する。
【0048】第1の実施例に係る測光回路では、上記寄
生ダイオード31,35乃至37に発生する光電流(I
C内部に発生する微弱光による)を、それぞれIG1,I
G2,IB ,ID とした場合に、 IG1+ID =IG2+IB となるように、JFET34(寄生のフォトダイオード
35)の大きさが決定される。これにより、上記ゲート
リーク電流を相殺する。尚、この図3では、JFET3
4のドレイン側がオープン状態となっているが、定電流
源39と同電位の定電流源に接続すれば更に良い。
【0049】次に図4は第2の実施例に係る測光回路の
構成を示す図である。第2実施例は第1実施例と比べて
補償回路40の構成が異なるものである。以下、図4及
び図5を参照して第2の実施例における補償回路40の
構成を説明する。各図に示されるように、該補償回路4
0はP型拡散領域により構成されている。即ち、P型サ
ブストレート50の上部には、N型エピタキシャル層5
1がエピタキシャル法により形成されており、さらに、
このN型エピタキシャル層51の上方にはP型拡散領域
52が形成されている。そして、このP型拡散領域52
は電極55に接続されており、該電極55はJFET3
0のゲートに接続されている。また、N型エピタキシャ
ル層51は、N+ 型の拡散領域53を介して電極54に
も接続されており、該電極54はモノリシックIC10
の電源電位VCCに接続されている。尚、この構造は通常
のバイポーラプロセスのベース拡散抵抗と同じ構造であ
る。
【0050】このような第2の実施例では、N型エピタ
キシャル層51及びP型拡散領域52の間に発生するダ
イオード31はフォトダイオードとして機能し、集積回
路内部で発生する微弱光により光電流IPPを発生する。
この光電流IPPはJFET30のゲートに流れ込み寄生
ダイオード31,37でそれぞれ発生する光電流IG1
びID を相殺する。即ち、 IG1+ID =IPP となるように、P型拡散領域52の大きさが決定され
る。尚、上記電極54は電源電位VCCに接続されている
が、電極55の電位よりも高い電位であれば、いかなる
中間電位に接続しても構わないことは勿論である。
【0051】次に図6は本発明の第3の実施例に係る測
光回路の構成を示す図である。この第3実施例も第1の
実施例と比べて補償回路の構成が異なるものである。こ
の図6において、符号60は補償回路である。当該補償
回路60の中で61はN型エピタキシャル層と、P型サ
ブストレートの間に構成されたダイオードであり、その
詳細については図7を参照して説明する。尚、符号3
2,33,36で示される構成要素は第1実施例と同じ
であるので、ここでは説明を省略する。
【0052】かかる図7において、P型サブストレート
70の上部には、N型エピタキシャル層71がエピタキ
シャル法等により形成されており、その上部にはN+
拡散領域72が設けられている、そして、このN+ 型拡
散領域72の上部には、電極73が配設されている。さ
らに、上記P型サブストレート70は回路上の最低電位
(GND)にバイアスされており、上記電極73はトラ
ンジスタ32のベースに接続されている。
【0053】このような第3の実施例では、P型サブス
トレート70とN型エピタキシャル層71の間に発生す
るダイオード61はフォトダイオードとして機能し、集
積回路内部で発生する微弱光により光電流IESを発生す
る。この光電流IESはトランジスタ32、33で構成さ
れるカレントミラー回路を経てJFET30のゲートに
流れ込み、寄生ダイオード31,37でそれぞれが発生
する光電流IG1及びID を相殺する。即ち、 IG1+ID =IES が成立するように、N型エピタキシャル層71の大きさ
が決定される。
【0054】次に図8は第4実施例に係る測光回路の構
成を示す図である。第4実施例は第1実施例で示すとこ
ろのJFET30,38及び補償用のJFET34(図
2参照)の上部にアルミ配線による遮光膜を設けたもの
である。
【0055】上記集積回路内部で発生した微弱光は、一
部はバルクの内部を伝播して寄生ダイオード31,37
等に吸収されるが、二層アルミ配線を使用した場合、微
弱光の一部は上層アルミと下層アルミの間のガラス層
(Si02 )の中を伝播して寄生ダイオード31,37
等に吸収される。従って、JFET30,38及び補償
用のJFET34の上方にアルミ配線による遮光膜を設
ければ、ガラス層(SiO2 )の中を伝播してくる光に
対しては遮光することができる。
【0056】図8(a)において、符号30,38及び
34は、第1実施例に示すJFETに相当する。ここ
で、符号80,83及び86はそれぞれのJFETのゲ
ート電極である。また、符号81,84及び87は、そ
れぞれのJFETのソース電極である。符号89は上層
アルミと下層アルミを接続するための配線接続領域であ
る。符号90は配線接続領域89に囲まれた領域の中か
ら引き出された各電極に対応したアルミ配線である。
【0057】この図8(a)中のA−A´の断面構造は
図8(b)に示す通りである。即ち、この図8(b)に
おいて、下層のアルミ配線91と上層のアルミ配線92
は配線接続領域89により接続されている。また、上層
アルミ配線92と下層アルミ配線91の間にはガラス層
93が配設されている。
【0058】このように、第4の実施例では、かかる構
成によって、ガラス層93の中を伝播してくる光を下層
のアルミ配線91、上層のアルミ配線92及び配線接続
領域89によって遮光することができる。
【0059】次に図9は第5実施例に係る測光回路の構
成を示す図である。この第5の実施例は本発明を積分型
の測光回路に適用したものである。図9に示すように、
モノリシックの積分型測光IC100において、外部か
らの光を受光して光電流に変換するためのフォトダイオ
ード102のカソードはオペアンプ101の反転入力に
接続されており、アノードは光電流を積分するための積
分コンデンサ107を介してGNDに接続されている。
上記フォトダイオード102は、例えばカメラ内のミラ
ーボックス付近に配置され、フィルム面やシャッタ幕面
からの反射光を受光する。
【0060】一方、端子RESETはベース抵抗103
を介して、上記積分コンデンサ107の電荷をリセット
する為のリセット・トランジスタ104のベースに接続
されており、該リセット・トランジスタ104のコレク
タは上記フォトダイオード102のアノードに接続され
ている。そして、このリセット・トランジスタ104の
エミッタは接地されている。
【0061】さらに、上記フォトダイオード102のア
ノードはオペアンプ101の非反転入力にも接続されて
おり、該オペアンプ101の出力はコンパレータ106
の非反転入力に接続されると共に、オペアンプ101の
反転入力端子にフィードバックされている。さらに、上
記コンパレータ106の反転入力には判定電圧が印加さ
れている。この他、上記フォトダイオード102のアノ
ードには補償回路108も接続されている。
【0062】かかる構成の第5の実施例は、主として1
眼レフレックスカメラに於けるフォーカルプレーン・シ
ャッタの後幕の走行のタイミング制御や、ストロボの発
光制御に使用される。以下、その動作について詳細に説
明する。
【0063】通常、端子RESETからの信号は“H”
レベルになっており、積分コンデンサ107はリセット
状態にある。シャッタ先膜の走行タイミング又はストロ
ボの発光タイミングにおいて端子RESETからの信号
を“L”レベルにすると、フォトダイオード102から
の、光電流による積分コンデンサ107への積分が開始
される。
【0064】オペアンプ101の出力電圧は光電流によ
る積分コンデンサ107の積分電圧と等しいが、この出
力電圧が判定電圧レベルに達するとコンパレータ106
の出力が反転し端子OUTへの信号が“L”レベルから
“H”レベルに反転する。
【0065】この結果、集積回路外部の制御回路(不図
示)により、シャッタ後幕の走行或いはストロボの発光
の停止が行われる。ここで、オペアンプ101の入力部
はJFETで構成されており、非反転入力端子には、寄
生フォトダイオード105が発生しているが、この寄生
フォトダイオード105で発生する誤差電流は、補償回
路108からの補償電流により相殺されるようになって
いる。尚、補償回路108は第1乃至第3実施例で述べ
たPN接合部で構成されている。このように、本発明は
積分型の測光回路においても効果的に適用することがで
きる。
【0066】以上、本発明の実施例について説明した
が、本発明はこれに限定されることなく種々の改良・変
更が可能であることは勿論である。例えば上記各実施例
では、本発明を測光回路に適用した場合について述べて
きたが、測光回路に限られることなく、微小な電流を入
力してその電流値に関連した電圧値に変換する為の電流
電圧変換回路であり、入力部にはJFETを有する回路
には本発明を適用することができる。
【0067】さらに、補償電流を発生するための、PN
接続部の例として、実施例中にJFETのゲート(バッ
クゲート)・チャンネル間に発生するもの、JFETの
バックゲート・サブストレート間に発生するもの、P型
拡散領域・N型エピタキシャル層の間に発生するもの、
N型エピタキシャル層・サブストレート間に発生するも
の等について述べてきたが、これらに限定されることな
く、他の構造によるPN接合部を使用しても問題はな
い。
【0068】また、先に示した第4実施例において、遮
光領域の中にオペアンプの入力部の2つのJFETと、
補償用のJFETを入れているが、補償用のJFETの
代わりに第2及び第3実施例で示したような、PN接合
領域を入れても構わない。そして、オペアンプの入力部
の2つのJFETは必ずしも両者が必要なわけではな
く、入力電流が入力される方のJFET(反転入力側)
だけあれば良い。
【0069】
【発明の効果】本発明によれば、特に新規なマスク、不
純物注入、拡散などの工程を必要とせず、コストのアッ
プを伴わずに、測光精度を向上させるために集積回路に
発生するJFETのゲートリーク電流の影響を大幅に低
減させる手段を有する測光回路及び電流電圧変換回路を
提供することができる。
【図面の簡単な説明】
【図1】本発明の測光回路の構成を示す概念図である。
【図2】第1の実施例に係る測光回路の構成を示す図で
ある。
【図3】第1実施例における補償回路20及び周辺回路
の詳細な構成を示す図である。
【図4】第2の実施例に係る測光回路の構成を示す図で
ある。
【図5】第2の実施例における補償回路40の詳細な構
成を示す図である。
【図6】第3の実施例に係る測光回路の構成を示す図で
ある。
【図7】第3の実施例における補償回路60の詳細な構
成を示す図である。
【図8】第4実施例に係る測光回路の構成を示す図であ
る。
【図9】第5実施例に係る測光回路の構成を示す図であ
る。
【図10】JFETを使用した従来の測光回路の回路例
を示す図である。
【図11】従来の測光回路を更に詳細に示す図である。
【図12】図11におけるJFET210,211の断
面構造を詳細に示す図である。
【符号の説明】
1…モノリシックIC、2…オペアンプ、3…光電変換
部、4…PN接合部、5…JFET。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西内 勝敏 東京都渋谷区幡ヶ谷2丁目43番2号 オ リンパス光学工業株式会社内 (72)発明者 佐々木 浩美 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 目見田 裕一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 加藤 俊一 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平5−36822(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01J 1/44 - 1/46 H01L 27/14 H01L 27/18 H01L 31/10

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 入射光を電流に変換するための光電変換
    手段と、 半導体プロセスで作成されるモノリシックICと、 このモノリシックIC内に設けられ、上記光電変換手段
    の出力に接続されると共にジャンクションFETで構成
    された入力部を有し、入力電流をこの入力電流値の関数
    である電圧値に変換するオペアンプと、上記モノリシックIC内部の寄生ダイオードに電流が流
    れることによって発生する光を受光して光電流に変換す
    るPN接合部と、 この光電流を用いて上記オペアンプの入力部に接続され
    た、他の寄生ダイオードが出力する光電流を相殺する補
    償回路と、を有し、 上記補償回路の出力が上記オペアンプの上記入力部に接
    続されている ことを特徴とする測光回路。
  2. 【請求項2】 上記PN接合部は、N型エピタキシャル
    層の内部に設けられたP型拡散領域によって形成され、
    上記N型エピタキシャル層は上記P型拡散領域よりも高
    い電位にバイアスされており、さらにP型拡散領域は上
    記オペアンプの上記入力部に接続されていることを特徴
    とする請求項1に記載の測光回路。
  3. 【請求項3】 上記PN接合部はP型サブストレートの
    上部に設けられたN型エピタキシャル層によって形成さ
    れ、このN型エピタキシャル層はPNPカレントミラー
    回路を介して上記オペアンプの上記入力部に接続されて
    いることを特徴とする請求項1に記載の測光回路。
  4. 【請求項4】 上記補償回路は、上記光を受光して上記
    ゲートリーク電流に等しい光電流を出力するジャンクシ
    ョンFETを含んでいることを特徴とする請求項1に記
    載の測光回路。
  5. 【請求項5】 上記補償回路は、上記光を受光して上記
    ゲートリーク電流に等しい光電流を出力するフォトダイ
    オードを含んでいることを特徴とする請求項1に記載の
    測光回路。
  6. 【請求項6】 上記補償回路はPN接合部を含み、該P
    N接合部と上記ジャンクションFETを囲うように、上
    層配線層と下層配線層を接続する領域で形成された配線
    接続領域、及びこの配線接続領域に囲まれた領域に設け
    られた上層配線層により構成される遮光領域を具備した
    ことを特徴とする、請求項1に記載の測光回路。
  7. 【請求項7】 半導体プロセスで作成されるモノリシッ
    クICと、 このモノリシックIC内に設けられ、ジャンクションF
    ETで構成されて電流が入力される入力部を有し、入力
    電流をこの入力電流値の関数である電圧値に変換するオ
    ペアンプと、上記モノリシックIC内部の寄生ダイオードに電流が流
    れることによって発生する光を受光して光電流に変換す
    るPN接合部と、 この光電流を用いて上記オペアンプの入力部に接続され
    た、他の寄生ダイオードが出力する光電流を相殺する補
    償回路と、を有し、 上記補償回路の出力が上記オペアンプの上記入力部に接
    続されている ことを特徴とする電流電圧変換回路。
  8. 【請求項8】 入射光を電流に変換するための光電変換
    手段と、 半導体プロセスで作成されるモノリシックICと、 このモノリシックIC内に設けられ、上記光電変換手段
    の出力に接続されると共にジャンクションFETで構成
    された入力部を有し、入力電流をこの入力電流値の関数
    である電圧値に変換するオペアンプと、 上記オペアンプの入力部に接続され、モノリシックIC
    内部の寄生ダイオードによって発生した光を受光して光
    電流に変換するものであって、上記寄生ダイオードとは
    異なる寄生ダイオードによって出力される光電流を打ち
    消す電流を発生するように大きさが決定されたPN接
    部と、 を具備したことを特徴とする測光回路。
  9. 【請求項9】 上記PN接合部は、N型エピタキシャル
    層の内部に設けられたP型拡散領域によって形成され、
    上記N型エピタキシャル層は上記P型拡散領域よりも高
    い電位にバイアスされており、さらにP型拡散領域は上
    記オペアンプの上記入力部に接続されていることを特徴
    とする請求項8に記載の測光回路。
  10. 【請求項10】 上記PN接合部はP型サブスレートの
    上部に設けられたN型エピタキシャル層によって形成さ
    れ、このN型エピタキシャル層はPNPカレントミラー
    回路を介して上記オペアンプの上記入力部に接続されて
    いることを特徴とする請求項8に記載の測光回路。
JP01088394A 1994-02-02 1994-02-02 測光回路及び電流電圧変換回路 Expired - Fee Related JP3181785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01088394A JP3181785B2 (ja) 1994-02-02 1994-02-02 測光回路及び電流電圧変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01088394A JP3181785B2 (ja) 1994-02-02 1994-02-02 測光回路及び電流電圧変換回路

Publications (2)

Publication Number Publication Date
JPH07218340A JPH07218340A (ja) 1995-08-18
JP3181785B2 true JP3181785B2 (ja) 2001-07-03

Family

ID=11762723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01088394A Expired - Fee Related JP3181785B2 (ja) 1994-02-02 1994-02-02 測光回路及び電流電圧変換回路

Country Status (1)

Country Link
JP (1) JP3181785B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY120638A (en) * 1999-10-27 2005-11-30 Denki Kagaku Kogyo Kk Resin composition, molded product thereof and electroconductive sheet
JP6539050B2 (ja) * 2014-09-04 2019-07-03 株式会社小糸製作所 車両用灯具およびその光源の異常検出器

Also Published As

Publication number Publication date
JPH07218340A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
US4085411A (en) Light detector system with photo diode and current-mirror amplifier
US8552357B2 (en) Photoelectric conversion apparatus
JP7271091B2 (ja) 裏面入射型半導体光検出装置
US5268309A (en) Method for manufacturing a photosensor
US3911268A (en) Photodiode biasing circuit
JP4429240B2 (ja) 光センサ回路、および受光モジュール
JP3181785B2 (ja) 測光回路及び電流電圧変換回路
JP2003243690A (ja) 光電変換装置及び撮像装置
US11521994B2 (en) Open circuit voltage photodetector
US5130529A (en) Semiconductor optical position sensing device
JP5199942B2 (ja) 電流電圧変換回路
JPS5952973B2 (ja) 半導体による光検知回路の温度補償回路
JP2002171142A (ja) 受光装置
JPH03216523A (ja) 測光回路
JPH0629567A (ja) 受光回路
JPS63198890A (ja) X線検出装置
JP2560203B2 (ja) 集積化受光素子
JP2590135B2 (ja) 電荷入力回路
JPS601980A (ja) 固体撮像素子
JPS6229932Y2 (ja)
JPH06326257A (ja) 半導体素子及びそれを用いた集積回路装置
JP2002296485A (ja) 光センサ集積回路
JPH01151273A (ja) 光入力ic
JPH075038A (ja) 対数圧縮光電変換回路
JPS60174582A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees