JPS623953B2 - - Google Patents
Info
- Publication number
- JPS623953B2 JPS623953B2 JP6621781A JP6621781A JPS623953B2 JP S623953 B2 JPS623953 B2 JP S623953B2 JP 6621781 A JP6621781 A JP 6621781A JP 6621781 A JP6621781 A JP 6621781A JP S623953 B2 JPS623953 B2 JP S623953B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- attribute
- screen
- field
- screen control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 11
- 230000004397 blinking Effects 0.000 description 2
Description
【発明の詳細な説明】
本発明は、陰極線管（CRT）を用いた文字表
示装置における画面の制御方式に関する。
示装置における画面の制御方式に関する。
CRTを用いた文字表示装置の表示用画面メモ
リにおける画面制御には、(1)、データコードとア
トリビユート文字と呼ばれる画面のフイールド属
性（性質）を規定するコードで制御する方式と、
(2)、データコードビツト以上のコードを用い、デ
ータコードビツト以外のビツトで画面制御をビツ
ト対応で制御する方式の２方式が提案されてい
る。上記(1)をアトリビユート方式、(2)をビツト方
式という。
リにおける画面制御には、(1)、データコードとア
トリビユート文字と呼ばれる画面のフイールド属
性（性質）を規定するコードで制御する方式と、
(2)、データコードビツト以上のコードを用い、デ
ータコードビツト以外のビツトで画面制御をビツ
ト対応で制御する方式の２方式が提案されてい
る。上記(1)をアトリビユート方式、(2)をビツト方
式という。
(1) アトリビユート方式
アトリビユート文字と呼ばれるコードで制御
され、アトリビユート文字から次のアトリビユ
ート文字の表われるまでのエリヤを１フイール
ドとし、そのフイールドの属性（性質）は、フ
イールドの先頭にあるアトリビユート文字によ
り定まる。本方式には、アトリビユート文字が
画面上のエリヤを１文字分占有する方式と占有
しない方法があるが、いずれもメモリ回路は、
データコードビツト以内のビツト数で実現でき
る。本発明はこの内１文字分占有しない方法の
ものである。
され、アトリビユート文字から次のアトリビユ
ート文字の表われるまでのエリヤを１フイール
ドとし、そのフイールドの属性（性質）は、フ
イールドの先頭にあるアトリビユート文字によ
り定まる。本方式には、アトリビユート文字が
画面上のエリヤを１文字分占有する方式と占有
しない方法があるが、いずれもメモリ回路は、
データコードビツト以内のビツト数で実現でき
る。本発明はこの内１文字分占有しない方法の
ものである。
(2) ビツト方式
データコードビツト以外に画面制御のための
ビツトを１個又は数個持つものであり、画面制
御は当該ビツトにより、１文字単位に行われ、
メモリ回路は、データコードビツト以上が必要
である。
ビツトを１個又は数個持つものであり、画面制
御は当該ビツトにより、１文字単位に行われ、
メモリ回路は、データコードビツト以上が必要
である。
従来、これらの両方式は、メモリのビツト構成
も異なり、又、非連続的にデータを書込んだ場合
に、エリヤ又はフイールドの範囲が以下の様に異
なるために、両方式を同時に実現することが困難
であつた。即ち、ビツト方式の場合には、データ
と一諸に１文字毎に画面制御ビツトを書込むので
データを書込んだ所のみエリヤが指定される。例
えば、第１図のａの様な復帰改行（復改）を含ん
だデータを書込む場合に、復改により画面への書
込み位置が非連続となり、第１図のｂのごとく、
改行したために、データが書込まれない斜線部分
は、エリヤ指定されない。これに比し、アトリビ
ユート方式の場合には、フイールドの指定はアト
リビユート文字から次のアトリビユート文字まで
であるので、第１図のｃの如き複改を含むデータ
で画面を非連続的に書込んでも第１図のｄの如く
フイールドは連続的となる。
も異なり、又、非連続的にデータを書込んだ場合
に、エリヤ又はフイールドの範囲が以下の様に異
なるために、両方式を同時に実現することが困難
であつた。即ち、ビツト方式の場合には、データ
と一諸に１文字毎に画面制御ビツトを書込むので
データを書込んだ所のみエリヤが指定される。例
えば、第１図のａの様な復帰改行（復改）を含ん
だデータを書込む場合に、復改により画面への書
込み位置が非連続となり、第１図のｂのごとく、
改行したために、データが書込まれない斜線部分
は、エリヤ指定されない。これに比し、アトリビ
ユート方式の場合には、フイールドの指定はアト
リビユート文字から次のアトリビユート文字まで
であるので、第１図のｃの如き複改を含むデータ
で画面を非連続的に書込んでも第１図のｄの如く
フイールドは連続的となる。
本発明は従来の上記事情に鑑みてなされたもの
であり、従つて本発明の目的は、アトリビユート
方式の画面メモリで、アトリビユート方式のフイ
ールドの範囲をビツト方式のエリヤと一致させ、
ビツト方式の画面制御を実現することにある。
であり、従つて本発明の目的は、アトリビユート
方式の画面メモリで、アトリビユート方式のフイ
ールドの範囲をビツト方式のエリヤと一致させ、
ビツト方式の画面制御を実現することにある。
本発明の上記目的は、CRTを用いた文字表示
装置において、表示データに対応する画面メモリ
と、画面制御を行うためのアトリビユート文字及
びアトリビユートの画面上の桁位置が書込まれて
いるアトリビユートメモリと、前記画面メモリに
１対１に対応するフイールドメモリと、該フイー
ルドメモリの内容を前記アトリビユートメモリに
書込むフイールドメモリアトリビユートメモリ変
換回路とを具備し、前記画面メモリには表示デー
タを書込み、前記フイールドメモリに画面制御ビ
ツトを書込み、前記フイールドメモリの内容を適
時に前記フイールドメモリアトリビユートメモリ
変換回路により前記アトリビユートメモリに書込
むことにより、前記フイールドメモリでのビツト
対応の画面制御を行うことを特徴とする文字表示
装置の画面制御方式、によつて達成される。
装置において、表示データに対応する画面メモリ
と、画面制御を行うためのアトリビユート文字及
びアトリビユートの画面上の桁位置が書込まれて
いるアトリビユートメモリと、前記画面メモリに
１対１に対応するフイールドメモリと、該フイー
ルドメモリの内容を前記アトリビユートメモリに
書込むフイールドメモリアトリビユートメモリ変
換回路とを具備し、前記画面メモリには表示デー
タを書込み、前記フイールドメモリに画面制御ビ
ツトを書込み、前記フイールドメモリの内容を適
時に前記フイールドメモリアトリビユートメモリ
変換回路により前記アトリビユートメモリに書込
むことにより、前記フイールドメモリでのビツト
対応の画面制御を行うことを特徴とする文字表示
装置の画面制御方式、によつて達成される。
以下図面を用いて詳細に説明する。
第２図はビツト方式の画面制御回路例であり、
画面メモリ２０１は、表示文字数（x1桁）×yv
（行）の表示画面用メモリであり、１表示文字に
対応するビツト数は（データビツト＋画面制御ビ
ツト）である。又、データビツトと画面制御ビツ
トは同時に読み出され、画面制御ビツトは、画面
制御回路２０２に入力され、回路２０２で反転表
示、ブリンキング等の画面制御が行われ、２０３
のモニタ部へ加えられる。
画面メモリ２０１は、表示文字数（x1桁）×yv
（行）の表示画面用メモリであり、１表示文字に
対応するビツト数は（データビツト＋画面制御ビ
ツト）である。又、データビツトと画面制御ビツ
トは同時に読み出され、画面制御ビツトは、画面
制御回路２０２に入力され、回路２０２で反転表
示、ブリンキング等の画面制御が行われ、２０３
のモニタ部へ加えられる。
第３図はアトリビユート方式の画面制御回路例
であり、画面メモリ３０１はビツト方式と同一容
量を持ち、アトリビユートメモリ３０２は第６図
のｃに示す如く、アトリビユートの位置を表わす
桁数cnとアトリビユート文字Anで構成され、画
面メモリ３０１の１行分とアトリビユートメモリ
３０２の１行分がCRT画面のリフレツシユ動作
に従い、画面データは１行バツフア３０３に転送
され、モニタ３０６に表示される。又、アトリビ
ユートメモリ３０２のデータは、アトリビユート
バツフア３０４に転送され、画面制御回路３０５
に入力されて回路３０５で反転表示、ブリンキン
グ表示等の画面制御が行われ、モニタ部３０６へ
加えられる。
であり、画面メモリ３０１はビツト方式と同一容
量を持ち、アトリビユートメモリ３０２は第６図
のｃに示す如く、アトリビユートの位置を表わす
桁数cnとアトリビユート文字Anで構成され、画
面メモリ３０１の１行分とアトリビユートメモリ
３０２の１行分がCRT画面のリフレツシユ動作
に従い、画面データは１行バツフア３０３に転送
され、モニタ３０６に表示される。又、アトリビ
ユートメモリ３０２のデータは、アトリビユート
バツフア３０４に転送され、画面制御回路３０５
に入力されて回路３０５で反転表示、ブリンキン
グ表示等の画面制御が行われ、モニタ部３０６へ
加えられる。
ビツト方式とアトリビユート方式の画面制御の
相違は、ビツト方式では、第２図の画面メモリ２
０１の１文字毎に画面制御ビツトにより制御され
るのに対し、アトリビユート方式では、第３図の
アトリビユートメモリ３０２内の桁数から次の桁
数まで、即ち、１つのフイールド単位で画面制御
が行われることである。
相違は、ビツト方式では、第２図の画面メモリ２
０１の１文字毎に画面制御ビツトにより制御され
るのに対し、アトリビユート方式では、第３図の
アトリビユートメモリ３０２内の桁数から次の桁
数まで、即ち、１つのフイールド単位で画面制御
が行われることである。
次に本発明をその良好な一実施例について具体
的に説明しよう。
的に説明しよう。
本発明は、ビツト方式における画面制御ビツト
に対応する部分をフイールドメモリに書込み、フ
イールドメモリの内容をフイールドメモリアトリ
ビユート変換回路により、アトリビユート方式の
アトリビユートメモリにフイールドメモリの内容
が書換えられる毎にアトリビユートメモリのフオ
ーマツトで書込む。これにより、画面制御の書込
みはビツト方式で画面制御はアトリビユート方式
で実現することができる。即ち、第４図は本発明
の一実施例を示すブロツク構成図であり、図にお
いて、表示データの書込みは、第６図ａの如く、
画面データと画面制御ビツトを画面メモリ４０１
とこれと１対１に対応したフイールドメモリ４０
７に同時に書込む。この時、フイールドメモリ４
０７をビツト方式の画面制御ビツトに対応させれ
ば、ビツト方式の画面制御ができる。又、データ
を書込む場合にも復改等の画面上非連続な書込み
も、フイールドメモリ上ではビツト方式と同じ連
続したエリヤとなる。又、フイールドメモリ４０
７の内容をフイールドメモリアトリビユートメモ
リ変換回路４０８によりアトリビユートメモリ４
０２に書込むので、フイールドメモリ４０７内の
エリヤとアトリビユートメモリ４０２内のフイー
ルドとは完全に一致する。
に対応する部分をフイールドメモリに書込み、フ
イールドメモリの内容をフイールドメモリアトリ
ビユート変換回路により、アトリビユート方式の
アトリビユートメモリにフイールドメモリの内容
が書換えられる毎にアトリビユートメモリのフオ
ーマツトで書込む。これにより、画面制御の書込
みはビツト方式で画面制御はアトリビユート方式
で実現することができる。即ち、第４図は本発明
の一実施例を示すブロツク構成図であり、図にお
いて、表示データの書込みは、第６図ａの如く、
画面データと画面制御ビツトを画面メモリ４０１
とこれと１対１に対応したフイールドメモリ４０
７に同時に書込む。この時、フイールドメモリ４
０７をビツト方式の画面制御ビツトに対応させれ
ば、ビツト方式の画面制御ができる。又、データ
を書込む場合にも復改等の画面上非連続な書込み
も、フイールドメモリ上ではビツト方式と同じ連
続したエリヤとなる。又、フイールドメモリ４０
７の内容をフイールドメモリアトリビユートメモ
リ変換回路４０８によりアトリビユートメモリ４
０２に書込むので、フイールドメモリ４０７内の
エリヤとアトリビユートメモリ４０２内のフイー
ルドとは完全に一致する。
第５図はフイールドメモリアトリビユートメモ
リ変換回路４０８の具体例を示すブロツク構成図
である。第５図において、フイールドメモリ４０
７の内容を格納する一行分のレジスタ５０２に
は、第７図ａのフイールドテーブルの内容が順次
入力され、フイールドメモリ４０７の内容を格納
する一行分のレジスタ５０３には、レジスタ５０
２の内容が１字毎に遅延して入力される。レジス
タ５０２とレジスタ５０３の内容（即ち、現在の
フイールドメモリ内容Anと１字前のフイールド
メモリの内容An-1）を５０４の一致回路で比較
し、フイールドメモリ４０７の内容の変化する第
７図ａの丸印位置を検出し、この時の80進カウン
タ５０１を桁数、レジスタ５０２の内容Anでア
トリビユートメモリ４０７に第７図ｂの様に書換
る。これでフイールドメモリ４０７の内容がアト
リビユートメモリ４０２に書換されて書換えられ
たことになる。
リ変換回路４０８の具体例を示すブロツク構成図
である。第５図において、フイールドメモリ４０
７の内容を格納する一行分のレジスタ５０２に
は、第７図ａのフイールドテーブルの内容が順次
入力され、フイールドメモリ４０７の内容を格納
する一行分のレジスタ５０３には、レジスタ５０
２の内容が１字毎に遅延して入力される。レジス
タ５０２とレジスタ５０３の内容（即ち、現在の
フイールドメモリ内容Anと１字前のフイールド
メモリの内容An-1）を５０４の一致回路で比較
し、フイールドメモリ４０７の内容の変化する第
７図ａの丸印位置を検出し、この時の80進カウン
タ５０１を桁数、レジスタ５０２の内容Anでア
トリビユートメモリ４０７に第７図ｂの様に書換
る。これでフイールドメモリ４０７の内容がアト
リビユートメモリ４０２に書換されて書換えられ
たことになる。
本発明によれば、以上述べた様に、アトリビユ
ート方式の画面メモリ回路でビツト方式の画面制
御を実現することができ、アトリビユート方式と
ビツト方式の画面制御を同一画面メモリ回路で実
現することができる。
ート方式の画面メモリ回路でビツト方式の画面制
御を実現することができ、アトリビユート方式と
ビツト方式の画面制御を同一画面メモリ回路で実
現することができる。
以上本発明をその良好な一実施例について説明
したがそれは単なる例示的なものであり、ここで
説明された実施例によつてのみ本願発明が限定さ
れるものではないことは勿論である。
したがそれは単なる例示的なものであり、ここで
説明された実施例によつてのみ本願発明が限定さ
れるものではないことは勿論である。
第１図ａ，ｂはビツト方式で復改を含むデータ
を画面メモリに書込んだ場合に、書込んだ所のみ
エリヤが設定されることを示す図、第１図ｃ，ｄ
はアトリビユート方式において、書込みデータ中
に復改が含まれていてもアトリビユート文字AT
１からAT２の間が１つのフイールドであること
を示す図、第２図はビツト方式の回路構成例を示
す図、第３図はアトリビユート方式の回路構成例
を示す図、第４図は本発明によるアトリビユート
方式の一実施例を示すブロツク構成図、第５図は
フイールドメモリアトリビユートメモリ変換回路
の一例を示すブロツク構成図、第６図ａはアトリ
ビユート方式の画面メモリとフイールドメモリの
１字分のビツト構成図、第６図ｂはビツト方式の
画面メモリの１字分のビツト構成図、第６図ｃは
アトリビユートメモリの構成を表わす図、第７図
ａはアトリビユートメモリの内容例であり、Ａ１
１，Ａ２１，Am，Ａ１３，Ａ４３がエリヤの最
初で、これを第４図のフイールドメモリアトリビ
ユートメモリ変換回路を通してアトリビユートメ
モリに書込んだ図が第７図ｂである。 ２０１……画面メモリ、２０２……画面制御回
路、２０３……モニタ部、３０１，４０１……画
面メモリ、３０２，４０２……アトリビユートメ
モリ、３０３，４０３……１行分バツフア、３０
４，４０４……アトリビユートバツフア、３０
５，４０５……画面制御回路、３０６，４０６…
…モニタ部、４０７……画面メモリに１対１に対
応するフイールドメモリ、４０８……フイールド
メモリの内容をアトリビユートメモリの内容に変
換するフイールドメモリアトリビユートメモリ変
換回路、５０１……80進カウンタ、５０２，５０
３……フイールドメモリの内容を格納する１字分
のレジスタ、５０４……比較回路。
を画面メモリに書込んだ場合に、書込んだ所のみ
エリヤが設定されることを示す図、第１図ｃ，ｄ
はアトリビユート方式において、書込みデータ中
に復改が含まれていてもアトリビユート文字AT
１からAT２の間が１つのフイールドであること
を示す図、第２図はビツト方式の回路構成例を示
す図、第３図はアトリビユート方式の回路構成例
を示す図、第４図は本発明によるアトリビユート
方式の一実施例を示すブロツク構成図、第５図は
フイールドメモリアトリビユートメモリ変換回路
の一例を示すブロツク構成図、第６図ａはアトリ
ビユート方式の画面メモリとフイールドメモリの
１字分のビツト構成図、第６図ｂはビツト方式の
画面メモリの１字分のビツト構成図、第６図ｃは
アトリビユートメモリの構成を表わす図、第７図
ａはアトリビユートメモリの内容例であり、Ａ１
１，Ａ２１，Am，Ａ１３，Ａ４３がエリヤの最
初で、これを第４図のフイールドメモリアトリビ
ユートメモリ変換回路を通してアトリビユートメ
モリに書込んだ図が第７図ｂである。 ２０１……画面メモリ、２０２……画面制御回
路、２０３……モニタ部、３０１，４０１……画
面メモリ、３０２，４０２……アトリビユートメ
モリ、３０３，４０３……１行分バツフア、３０
４，４０４……アトリビユートバツフア、３０
５，４０５……画面制御回路、３０６，４０６…
…モニタ部、４０７……画面メモリに１対１に対
応するフイールドメモリ、４０８……フイールド
メモリの内容をアトリビユートメモリの内容に変
換するフイールドメモリアトリビユートメモリ変
換回路、５０１……80進カウンタ、５０２，５０
３……フイールドメモリの内容を格納する１字分
のレジスタ、５０４……比較回路。
Claims (1)
- １ CRTを用いた文字表示装置において、表示
データに対応する画面メモリと、画面制御を行う
ためのアトリビユート文字及びアトリビユートの
画面上の桁位置が書込まれているアトリビユート
メモリと、前記画面メモリに１対１に対応するフ
イールドメモリと、該フイールドメモリの内容を
前記アトリビユートメモリに書込むフイールドメ
モリアトリビユートメモリ変換回路とを具備し、
前記画面メモリには表示データを書込み、前記フ
イールドメモリに画面制御ビツトを書込み、前記
フイールドメモリの内容を適時に前記フイールド
メモリアトリビユートメモリ変換回路により前記
アトリビユートメモリに書込むことにより、前記
フイールドメモリでのビツト対応の画面制御を行
うことを特徴とする文字表示装置の画面制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6621781A JPS57181586A (en) | 1981-04-30 | 1981-04-30 | Screen control system for character display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6621781A JPS57181586A (en) | 1981-04-30 | 1981-04-30 | Screen control system for character display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57181586A JPS57181586A (en) | 1982-11-09 |
| JPS623953B2 true JPS623953B2 (ja) | 1987-01-28 |
Family
ID=13309436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6621781A Granted JPS57181586A (en) | 1981-04-30 | 1981-04-30 | Screen control system for character display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57181586A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151592A (ja) * | 1984-12-20 | 1986-07-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示装置 |
-
1981
- 1981-04-30 JP JP6621781A patent/JPS57181586A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57181586A (en) | 1982-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789855A (en) | Device for editing document in colors | |
| US4648050A (en) | Color index conversion system in graphic display device | |
| US4728945A (en) | Tabulating system | |
| JPS6318756B2 (ja) | ||
| JPS623953B2 (ja) | ||
| US5699498A (en) | Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format | |
| JPS58129473A (ja) | メモリ制御方式 | |
| JPH0445875B2 (ja) | ||
| JPS5886589A (ja) | 表示制御方式 | |
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JPH0648434B2 (ja) | Ｃｒｔ表示スクリーン装置 | |
| JPH0330900B2 (ja) | ||
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| JPS60173588A (ja) | マルチウインドウ表示処理方式 | |
| JPH0228869B2 (ja) | Gurafuitsukudeisupureisochinonyuryokufuiirudoseigyohoshiki | |
| JPS6258509B2 (ja) | ||
| JPS607274B2 (ja) | 表示装置 | |
| JPH0437436B2 (ja) | ||
| JPH01196516A (ja) | メモリレコーダのデータ記憶方法 | |
| JPS6247098A (ja) | 表示装置 | |
| JPS63255731A (ja) | アドレス変換装置 | |
| JPS62296189A (ja) | 表示装置 | |
| JPS5995588A (ja) | カ−ソル表示回路 | |
| JPH0578059B2 (ja) | ||
| JPH05143037A (ja) | カーソルジエネレータにおける座標データ処理回路 |