JPS6239051A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6239051A
JPS6239051A JP60177592A JP17759285A JPS6239051A JP S6239051 A JPS6239051 A JP S6239051A JP 60177592 A JP60177592 A JP 60177592A JP 17759285 A JP17759285 A JP 17759285A JP S6239051 A JPS6239051 A JP S6239051A
Authority
JP
Japan
Prior art keywords
film
substrate
impurities
point metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60177592A
Other languages
English (en)
Inventor
Yoshitaka Tsunashima
綱島 祥隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60177592A priority Critical patent/JPS6239051A/ja
Publication of JPS6239051A publication Critical patent/JPS6239051A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の伎術分野〕 本発明は、シリコン基体をエツチングして、、背を形成
−膚る工程と、形成した碑の側壁に不純物を導入する工
程とをつ゛む半導体装置の製造方法に関する。
〔発明の技術的背景どその問題点] 近年,半導体集積回路の高集積化の要求に伴ない、素子
寸法は5微細化1−ている、MO8キャパシタは,DR
AM等の集積回路の構成要素の一つどして広く使われて
いる。現在まで、MQSキーヤパシタの製造方法として
は、平らなシリコン基板表面を高温酸素雰囲気中で酸化
して、二酸化ケイ素絶縁膜を形成した後,電極どなる金
属膜を七の」;に形成する方法が一般的である。この場
合、MOSキギバシタの高集積化の手段として、シリコ
ン基板の一部を掘って、溝あるいは穴を形成し、そのi
l!または穴の底部および側壁部をもキャパシタとし2
て利用する構造が有効である。通常DB、AM等では、
キャパシタの基板側表面に不純物を導入して使用するこ
とが多いが、上記溝掘り構造のキャパシタでは、側壁部
の基板中への不純物の導入方法が問題となる。通常、シ
リコン基板への不純物の導入は、その導入量の制御性、
再現性からイオン注入法を用いている5、シかし、イオ
ン注入法は、注入方向と平行、あるいは、影となる溝の
側壁部への不純物の導入が非常に難しい。そのため、予
め不純物を1んだ薄膜をシリコン基板上に形成し、その
後熱拡散ζ:よって、基板中へ不純物を導入する方法が
試みられている。しかし、不純物導入量の制御性、再現
性において、イオン注入法に劣り5精そな不純物量の制
御が必要な集積回路の製造方法と1.ては問題があった
。この従来の不純物導入法を第2図を参照して説明する
先ず1通常の工程によって、例えば、抵抗10Ω禰のP
型シリコン基板(201)上に、例えば酸化膜(、(2
02)を形成し、写真蝕刻法などによって、前記酸化膜
(202)をバターニングする。バターニングした前記
酸化H(202)をマスク材として、反応性イオンエツ
チング(几IE)i法などを用いて前記シリコン基板(
201)をエツチングして、溝(または、穴)(203
)を形成する(第2図(a))。次に、マスク材として
用いた酸化膜(202)を希弗酸溶液などにより原告し
た後、CVD法などによりり〕ツガジス(PSG)膜(
204) すどを基板(201)上に形成T ’?) 
6その後、通常の高温拡散工程を用いて、顔[記P S
 G膜(204)から基板(201)中へ不魂物である
リンを導入して、1層(205>を形成する(第2図(
b))。
そOi、前記PSG! (:21)4) e1m左1.
−CliM ’HO:)方法でゲート酸化膜(206)
 、グー!・電極にシ07)を項次形成して、躊掘り構
造のsr o sキャパシタが完成する(第2図(c)
 ) 。
この場合、基板::形成されるn一層(205)の深さ
および不純物α度は、拡散源である前記PSG膜(20
4)中に含まれる不純物濃度に大ぎく依存するが、均一
な不純物濃度のPSG膜を再現性良く形成することは難
しい。また、P2O膜(204)を形成する際、基板(
201)上に形成している不均一な自然酸化膜が不純物
の均一な拡散を阻害して精密は不純物拡散が困難であっ
た。
〔発明の目的〕
本発明は、上述した従来の問題を解決し、高精度で高集
積化の可能な信頼性の高いMOSキャパシタを形成する
ことのできる半導体装置の製造方法を提供することを目
的とする。
〔発明の概要〕
本発明は、集積回路中のMO&=?−ヤバシタを製作す
るのにシリコン墓板+ニー*Cあるいは穴)を形成する
工程と、その上に高融点金R膜を堆積させる工程と、イ
オン注入法により不純物を上記高融点金属膜中;=導入
する工程と、さらに拡散により不純物を高融点金属を通
して、基板の溝掘り部の側壁に導入する工程とを備えた
ことを特徴とする、〔発明の効果〕 本発明によれば、高精度で集積度がすぐれ信頼性の高い
MO8キャバンタを形成j′ることができるまた、高融
点金属膜中は、シ!、1コン中と比べて不純物の拡散速
度が大きい為、溝の側壁にも十分に不純物を導入するこ
とができ信頼性がすぐれている。
〔発明の実施例〕
本発明を実施例により説明する。
第1図は、本発明の一実施例としてMOSキャパシタの
製造工程を示すものである7、先ず、通常の工程によっ
て、例えば、抵抗lOΩ(1)のP型ンリコン基板(I
on)上に、例えば熱酸化膜(102)を形成し、写真
蝕刻法などによって、酸化膜(102)をバターニング
する。バターニングした酸化膜(202)をマスク材と
して、反応キイオンエツチング(RWE)法などを用い
て前記シリコン基板(101)をエツチングして溝(ま
たは穴) (103)を形成する(第1図(、) )、
次にマスク材として用いた前記酸化膜(102)を希弗
酸溶液などを用いて除去した後、例えば六フッ化タング
ステン(W F6)ガスと水木ガスを用いたCVD法に
よりf蹟融点金属膜であるとしてタングステン膜(10
4)を基板(101)上に堆積させる。その後、イオン
注入法により不純物1例えば砒素を上記タングステン膜
中に尋人する(第1図(b))。その後、上記タングス
テン膜(104)が酸化しないような、例えばアルゴン
雰囲気中で、上記タングステン膜と上記基板(IOI)
とが反応しない温度条件、例えば600 ′Cで上記タ
ングステン膜中の不純物の拡散を行ない、上記タングス
テン膜を通して、砒素を上記基板(101)中の溝掘り
都の側壁にも導入してn一層(105)を形成する。次
に、上記タングステン膜(104)を、例えばプラズマ
を利用した化学的エツチング法などを用いて、除去する
(第1図(c) )。その後、熱酸化によりゲート酸化
膜(106) 、更に多結晶シリコン膜の堆積によりゲ
ート電極(107)を順次形成して。
溝掘り構造のMO8手ヤバシタが冗成する(第1図(d
))。
上述した本実施例によれば、基板への不純物の拡散源で
あるタングステン膜中の不純物濃度は。
イオン注入する不純物のドーズ量で決まるため、psa
膜等に比較して、制御性。再現性の良い不純物導入法で
ある。、また、シリコン中と比べて、高融点金属中での
不純物の拡散速度が大きいことを利用しているため、溝
部の側壁にも十分不純物を導入できる。さらに、上述の
実施例ではタングステン膜の堆積方法として、六フッ化
タングステン(WF6)ガスを使ったCVD法を用いて
いる為、還元雰囲気になり、基板上に自然酸化膜が形成
されていても、このCVD工程で除去される。したがっ
て、自然酸化膜が拡散障壁になって、不均一に不純物が
導入されることもない。
同、本実施例では、基板への不純物の拡散源にタングス
テンを用いたが、モリブデン、チタン。
タンタル等の他の高融点金属でも同様の効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例としてMO8キャパシタの
製造工程を示す図、第2図は、従来の不純物導入法を用
いたMOSキャパシタの製造工程を示す図である。

Claims (4)

    【特許請求の範囲】
  1. (1)シリコン基板の一部をエッチングして、溝を形成
    する工程と、前記溝の上に高融点金属膜を堆積させる工
    程と、イオン注入法により不純物を前記高融点金属膜中
    に導入する工程と、前記高融点金属中の不純物を前記溝
    を構成する前記基板の壁部に拡散する工程とを備えたこ
    とを特徴とする半導体装置の製造方法。
  2. (2)高融点金属膜を堆積させる方法として、化学気相
    成長(CVD)法を用いることを特徴とする前記特許請
    求の範囲第1項記載の半導体装置の製造方法。
  3. (3)高融点金属膜中の不純物の拡散を高融点金属膜を
    酸化しない雰囲気で、あるいは、酸素の難透過性膜を高
    融点金属膜上に堆積した後に行うことを特徴とする前記
    特許請求の範囲第1項記載の半導体装置の製造方法。
  4. (4)高融点金属膜として、タングステン、モリブデン
    、チタン、タンタル、レニウム、ニオブもしくはそれら
    の合金を用いることを特徴とする前記特許請求の範囲第
    1項記載の半導体装置の製造方法。
JP60177592A 1985-08-14 1985-08-14 半導体装置の製造方法 Pending JPS6239051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60177592A JPS6239051A (ja) 1985-08-14 1985-08-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60177592A JPS6239051A (ja) 1985-08-14 1985-08-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6239051A true JPS6239051A (ja) 1987-02-20

Family

ID=16033686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60177592A Pending JPS6239051A (ja) 1985-08-14 1985-08-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6239051A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021944A (ja) * 1987-12-04 1990-01-08 American Teleph & Telegr Co <Att> 半導体デバイス作成法及び半導体デバイス
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021944A (ja) * 1987-12-04 1990-01-08 American Teleph & Telegr Co <Att> 半導体デバイス作成法及び半導体デバイス
US5084418A (en) * 1988-12-27 1992-01-28 Texas Instruments Incorporated Method of making an array device with buried interconnects

Similar Documents

Publication Publication Date Title
US4750971A (en) Method of manufacturing a semiconductor device
US4871685A (en) Method of manufacturing bipolar transistor with self-aligned external base and emitter regions
JPH06260497A (ja) 半導体装置及びその製造方法
JPH0324737A (ja) 半導体装置およびその製造方法
JPS6239051A (ja) 半導体装置の製造方法
JPS6133253B2 (ja)
JPH01205569A (ja) Mos型半導体装置の製造方法
JPS6197825A (ja) 半導体装置の製造方法
JPS63278256A (ja) 半導体装置およびその製造方法
EP0037040B1 (en) Method of manufacturing a semiconductor device
JPS63186423A (ja) 半導体装置の製造方法
JPS622654A (ja) 半導体装置およびその製造方法
JPS59121850A (ja) 半導体装置の製造方法
JPH0418693B2 (ja)
JPS5968950A (ja) 半導体装置の製造方法
JPS61154150A (ja) 半導体装置の製造方法
JPS6118175A (ja) 半導体装置
JPH02110933A (ja) 配線構造とその形成方法
JPS62149154A (ja) 半導体装置の製造方法
JPS62298110A (ja) 半導体集積回路の製造方法
JPH0567066B2 (ja)
JPH0399434A (ja) 半導体装置の製造方法
JPS58100451A (ja) 半導体装置の製造方法
JPH0258827A (ja) 半導体装置の製造方法
JPH03139830A (ja) 半導体装置