JPS6236979A - フアクシミリ送信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ送信装置に関する。

従来の技術 第３図は１次元符号化または２次元符号化方式を採用し
ている従来のファクシミリ送信装置の−２ページ 例を示すブロック図である。この図に示す装置は、ＣＯ
Ｄ等のイメージセンサからなる読取り部１と、この読取
り部１で得られた書画情報信号を一時蓄えておくライン
メモリ制御部２と、このラインメモリ制御部２に蓄えら
れた書画情報信号を取り出して符号化する１次元または
２次元の符号器３と、この符号器３の出力をパラレルな
信号に変換するＳ／Ｐ　（シリアル・パラレル）変換回
路６と、このＳ／Ｐ変換回路５によって得られた信号を
一時的に蓄える符号データバッファメモリ６と、この符
号データバッファメモリ６の出力を送信信号に変換する
変復調部７と、ファクシミリ全体を制御する制御部４と
を備えて構成されたものであり、次に述べるように動作
する。

１ず、制御部４の制御の下に、読取り部１から出力され
た書画情報信号はラインメモリ制御部２へ蓄積される。

符号器３は、ラインメモリ制御部２から前記書画情報信
号を読み出すとともに、これに基づいて１次元または２
次元の符号データを作成し、Ｓ／Ｐ変換回路６へ送出す
る。Ｓ／Ｐ変換回３、、７ 路５は前記シリアルな符号データをＳ／Ｐ変換し、ここ
で得られたパラレルな符号データは符号データバッファ
メモリ６へ一度蓄積された後、変復調部７を通って回線
へ送出される。

発明が解決しようとする問題点 ところで上述した符号器３は、第４図に示すように符号
化された符号データとライン同期符号ＥＯＬとを加算し
た長さがプレメソ上−９手順で決められている一走査線
当りの最小伝送時間Ｔを満さない場合、符号データの後
にフィルビットＦＩＬＬを挿入し、これらライン同期符
号ＥＯＬと、符号データと、フィルピッ）　ＦＩＬＬと
を走査線の１ライン分のデータとして送信する。これに
よって、受信側で十分な復号処理時間、十分な記録時間
を確保し得るようになっている。

このため、従来のファクシミリ送信装置においては、１
ライン毎にフィルビットの管理を行なわなければならず
、走査線ｎ本分のラインデータを送信するのに時間ｎ−
Ｔよりもかなり大きい時間を必要とし、これ以上短かく
することができなかった。

この問題は、送信側で高い速度で信号を送ると、受信側
でこれを記録しきれなくなシ、受信側に設けられている
バッファがオーバーフローしてしまうことを考慮して走
査線当りの最小伝送時間Ｔを決めているために起るもの
である。そこで、白ラインに注目し、この白ラインを送
るのに代えて特別なスキップ信号を送出し、これによっ
てフィルビットＦＩＬＬの削減を行うことも考えられる
が、この場合には受信側の印字速度を高くしないと、符
号データのオーバーフローを引き起こしてしまうという
問題がある。

本発明は上記従来の問題点を解消するもので、特別なラ
インスキップ方式を用いることなく、かつ受信側におけ
る符号データのオーバーフローもなく、ＣＣＩＴＴのＴ
、４（ファクシミリの通信規格）に準拠した符号化方法
そのままで、フィルビットを削減して符号データの冗長
度を低減させることができるファクシミリ送信装置を提
供することを目的としている。

５へ７ 問題点を解決するための手段 この目的を達成するため本発明は、１次元符号化または
２次元符号化圧縮方式によって書画情報信号を圧縮して
送信するファクシミリ送信装置において、書画情報信号
を１次元符号化または２次元符号化する符号器と、該符
号器で得られる符号データのビット数を計数する生成符
号カウンタと、前記符号器で得られる符号データ列の走
査ライン数を計数する符号化走査線カウンタと、該符号
化走査線カウンタの計数値および前記生成符号カウンタ
の計数値に基づいて前記符号器で得られる符号データの
ブロックにフィルビットを付加する制御部とを備えたも
のである。

作　　用 本発明は、生成した符号データのビット数と、符号化し
たライン数とを計数することによって、生成した符号デ
ータのブロックに対して最小伝送時間を計算し、生成し
た符号データが前記最小伝送時間を満たしていない場合
にブロック単位でフィルビットを生成付加し、これによ
って１ライン６ベー、′ の符号データ毎にフィルビットを付加する場合よシも少
ないビット数で送信できるようにしている。

実施例 第１図は本発明によるファクシミリ送信装置の一実施例
を示すブロック図である。この図に示す装置は、読取り
部１１と、ラインメモリ制御部１２と、符号器１３と、
制御部１４と、Ｓ／Ｐ変換回路１６と、符号データバッ
クアメモリ１６と、変換復調部１７とを備えて構成され
ている。

読取り部１１はＣＯＤ等のイメージ七ンサを有し、制御
部１４の制御の下に原稿（書画）をライン単位で読み取
るものであり、前記原稿を読み取って得られた書画情報
信号はラインメモリ制御部１２に供給される。

ラインメモリ制御部１２は、前記書画情報信号を所定ラ
イン分、例えば数ライン分、一時的に蓄えるとともに、
このときの読出し検出情報を制御部１４に供給するもの
であり、ここに蓄えられている書画情報信号は符号器１
３からのアクセス信号に応じて該符号器１３に供給され
る。

７、．２ 符号器１３は制御器１４からの制御信号に応じて前記ラ
インメモリ制御部１２をアクセスして必要な書画情報信
号を読み出し、これを１次元符号化丑たは２次元符号化
するとともに、この符号化によってライン同期符号ＥＯ
Ｌを含む符号データを１ビツト生成する毎に１つのクロ
ックを発生し、さらに１ライン分（１走査線分）符号化
したときに１ライン符号化終了信号を発生するものであ
り、前記符号データはＳ／Ｐ変換回路１６に供給され、
前記クロックおよび１ライン符号化終了信号は制御部１
４に供給される。なお、この符号器１３はライン同期符
号ＥＯＬを含んだ符号データの長さが最小伝送時間Ｔに
満たなくとも、フィルビットを生成しない。

制御部１４は、前記１ライン符号化終了信号を計数する
符号化走査線カウンタ１８と、前記クロックを計数する
生成符号カウンタ１９とを有し、回路各部を制御しなが
ら前記符号化走査線カウンタ１８．生成符号カウンタ１
９の各カウント値に基づいてフィルビットを生成するも
のであり、次に述べるように動作する。

まず、制御部１４が１ライン符号化のスタート信号を符
号器１３に送出することによって、１ラインの符号化が
スタートする。次いで、この制御部１４は符号器１３が
１クロツク出力する毎に、生成符号カウンタ１９をカウ
ントアツプさせて生成符号データのビット数を計数する
とともに、前記符号器１３が１ライン符号化終了信号を
出力する毎に符号化走査線カウンタ１８をカウントアツ
プさせて符号化したライン数を計数し、前記生成符号カ
ウンタ１９のカウント値（ライン同期信号ＥＯＬを含む
符号データのビット総数）Ｂが予じめ規定しているブロ
ックデータビット数Ｍに等しいか、越えたとき、１ブロ
ツクのデータ生成を終了し、このブロックに対してフィ
ルビットを発生する。このブロックに対するフィルピッ
）ａＦは次式で与えられる。

Ｆ＝ｎ＠Ｔ−Ａ−Ｂ ただし、ｎ：符号化走査線カウンタ１８のカウント値 ９Ａ　、。

Ｔニライン同期信号ＥＯＬを含む符号 データの最小伝送時間 Ａ：変復調部１７の伝送スピード Ｂニライン同期信号ＥＯＬを含む符号 データのビット総数 この式で、フィルビット数Ｆが負またはＯの場合は、こ
のブロックが最小伝送時間Ｔに基づいたブロック最小伝
送時間を満しているので、フィルビットの生成を行なわ
ず、生成符号カウンタ１９および符号化走査線カウンタ
１８をリセットして、次のブロックに対する符号化を行
なう。

壕だ上式で、フィルビット数Ｆが正の場合は、このブロ
ックがブロック最小伝送時間を満していないので、制御
部１４がＦ個だけフィルビットを生成して、これをＳ／
Ｐ変換回路１５に送出した後、生成符号カウンタ１９．
符号化走査線カウンタ１８をリセットする。

Ｓ／Ｐ変換回路１５は、前記符号器１３が出力する符号
データ（ライン同期信号ＥＯＬを含む）と、前記フィル
ビットとをシリアル・パラレル変換す１０ベージ るものであり、ここで得られたデータは符号データバッ
ファメモリ１６に一時蓄えられた後、前記制御部１４に
よって制御される変復調部１７で送信信号に変換され、
回線へ送出される。

このようにこの実施例においては、各ラインの符号デー
タ毎にフィルビットを付加しないで、ブロックに対して
フィルビットを付加するようにしたので、変復調部１７
からは第２図のフォーマットで示す信号が出力される。

発明の詳細 な説明したように本発明では、フィル管理を走査線毎で
はなく、ブロック毎に管理するので、１つのブロック内
に、生成符号データが最小伝送時間を十分に満たす走査
線と、生成符号データが最小伝送時間を満さない走査線
とが混在する場合、最小伝送時間を十分に満足する生成
符号データが最小伝送時間を満たさない走査線のフィル
の役目を果たし、ブロック全体のフィルの削減、すなわ
１１　べ−７′ 第１図は本発明の一実施例によるファクシミリ送信装置
のブロック図、第２図は同実施例における送信信号のフ
ォーマット例を示す図、第３図は従来のファクシミリ送
信装置のブロック図、第４図は第３図に示すファクシミ
リ送信装置から出力される送信信号のフォーマットを示
す図である。

１３・・・・・・符号器、１４・・・・・・制御部、１
５・・・・・・Ｓ／Ｐ変換回路、１８・・・・・・符号
化走査線カウンタ、１９・・・・・・生成符号カウンタ
。

Claims (1)

【特許請求の範囲】
1. 書画情報信号を１次元符号化または２次元符号化する符
   号器と、この符号器で得られる符号データのビット数を
   計数する生成符号カウンタと、前記符号器で得られる符
   号データ列の走査ライン数を計数する符号化走査線カウ
   ンタと、この符号化走査線カウンタの計数値および前記
   生成符号カウンタの計数値に基づいて前記符号器で得ら
   れる複数ライン分の符号データのブロックに対してフィ
   ルビットを付加する制御部とを備えたことを特徴とする
   ファクシミリ送信装置。