JPS6235573A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6235573A JPS6235573A JP60174815A JP17481585A JPS6235573A JP S6235573 A JPS6235573 A JP S6235573A JP 60174815 A JP60174815 A JP 60174815A JP 17481585 A JP17481585 A JP 17481585A JP S6235573 A JPS6235573 A JP S6235573A
- Authority
- JP
- Japan
- Prior art keywords
- current
- constant
- oscillator
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子ウォッチ用半導体集積回路において、不揮
発性メモリとしてＩＰＡＭＯ８（ＩＦＬＯＡＴ工ＮＧ
ＧＡＴＥ ＡＶＡＬＡＮＯＩ（Ｅ！ ＩＮＪＦｆ
ＯＴ工ＯＮ ＭＯＳ、以下？ＡＭＯ３とする）を利用
した、低消費電流発振回路の改良に関するものである。
発性メモリとしてＩＰＡＭＯ８（ＩＦＬＯＡＴ工ＮＧ
ＧＡＴＥ ＡＶＡＬＡＮＯＩ（Ｅ！ ＩＮＪＦｆ
ＯＴ工ＯＮ ＭＯＳ、以下？ＡＭＯ３とする）を利用
した、低消費電流発振回路の改良に関するものである。
本発明は従来の定電流駆動方式による発振回路において
、外部よりプログラム可能なＩＦＡＭＯ３を内蔵させる
ことによって、更に低消費電流発振回路を実現させたも
のである。
、外部よりプログラム可能なＩＦＡＭＯ３を内蔵させる
ことによって、更に低消費電流発振回路を実現させたも
のである。
従来は第２図に示すような定電流回路が知られていた。
第２図におい゛て、Ｎチャンネルトランジスタ２０１，
２０２で一定の基準電圧Ｖｃを作り、これをＮチャンネ
ルトランジスタ２０３のゲートに与えて定電流ＩＣを供
給する構成となっていた。
２０２で一定の基準電圧Ｖｃを作り、これをＮチャンネ
ルトランジスタ２０３のゲートに与えて定電流ＩＣを供
給する構成となっていた。
〔発明が解決しようとする問題点及び目的〕従来の定電
流源を使用した低消費電流の水晶発振回路は、ＭＯＳト
ランジスタのしきい値電圧のバラツキがあり、発振回路
に最適な電流を流すためにはフォトマスクを何枚も用意
する必要があった。この方法は用意するマスクの費用、
及び量産時における製造工程の流れの複雑さが重なり、
集積回路としてコスト高を生来していた。
流源を使用した低消費電流の水晶発振回路は、ＭＯＳト
ランジスタのしきい値電圧のバラツキがあり、発振回路
に最適な電流を流すためにはフォトマスクを何枚も用意
する必要があった。この方法は用意するマスクの費用、
及び量産時における製造工程の流れの複雑さが重なり、
集積回路としてコスト高を生来していた。
本発明はこのような問題点を解決するもので、製造工程
が簡素でコストが安い低消費電流発振回路を目的とする
。
が簡素でコストが安い低消費電流発振回路を目的とする
。
本発明の発振回路は、従来の発振回路と定電流供給回路
に、外部よりプログラム可能な不揮発性メモリを内蔵さ
せることを特徴とする。
に、外部よりプログラム可能な不揮発性メモリを内蔵さ
せることを特徴とする。
プログラム可能な不揮発性メモリは、その記憶内容によ
って定電流回路の電流を制御するような回路構成となっ
ている。従って製造上のしきい値電圧のバラツキによっ
て定電流回路の電流がバラツク場合、外部よりプログラ
ミングすることで一定の電流が供給可能となる。
って定電流回路の電流を制御するような回路構成となっ
ている。従って製造上のしきい値電圧のバラツキによっ
て定電流回路の電流がバラツク場合、外部よりプログラ
ミングすることで一定の電流が供給可能となる。
第１図は本発明のブロック図である。１０２は不揮発性
メモリでシリアル−パラレル変換を含ミ、最適電流に対
応したデータを入力することにより不揮発性メモリをア
クセスする。その後Ｗｒｉｔｅ端子よりパルス状の電圧
を印加すると、選択されたメモリ（ＩＦＡＭＯ３）のみ
電荷が蓄積、保持される。
メモリでシリアル−パラレル変換を含ミ、最適電流に対
応したデータを入力することにより不揮発性メモリをア
クセスする。その後Ｗｒｉｔｅ端子よりパルス状の電圧
を印加すると、選択されたメモリ（ＩＦＡＭＯ３）のみ
電荷が蓄積、保持される。
電荷が書き込まれると、その電荷の有無に従って定電流
回路１０３の流すべき電流が決定され、発振回路１０４
の電流源として供給される。
回路１０３の流すべき電流が決定され、発振回路１０４
の電流源として供給される。
第３図が本発明の実施例である。本実施例では内蔵ＦＡ
ＭＯＳは３１）ｉｔとした。３０１〜３０３でシリアル
データをパラレルに変換する。発振回路に流すべき電流
に対応する数のパルスがＯＬ端子より入力される。パル
スが入力された後３０１〜３０３のＱ端子は１＝Ｖｏｏ
かｒ３＝ｖｓｓ に保持される。互端子はＰチャ
ンネルトランジスタ３０４〜３０６のそれぞれのゲート
に接続されているため、前記０か１のデータに従い、Ｐ
チャンネルトランジスタ３０４〜３０６はｏｙｙかＯＮ
する。０７Ｆが非選択、ＯＮが選択に対応しそれぞれＩ
ＩＦＡＭＯＳ ５０７〜３０９とシリーズに結線されて
いる。この状態で、■ＤＤ に対しＷ ｒ ｉ ｔｅ端
子に一１０数Ｖを印加すると選択されたＰチャンネルト
ランジスタと接続された’ＦＡＭＯ３のみｓｌｔ子のな
だれ注入（Ａｖａｌａｎｃｈｅ １ｎｊｅｃｔｉｏｎ
）によって７０−ティングゲートに電子が注入、保持さ
れる。こＩＦ）［子は電源を切っても常温において少な
くとも１０年以上は７０−ティングゲートに蓄積される
。
ＭＯＳは３１）ｉｔとした。３０１〜３０３でシリアル
データをパラレルに変換する。発振回路に流すべき電流
に対応する数のパルスがＯＬ端子より入力される。パル
スが入力された後３０１〜３０３のＱ端子は１＝Ｖｏｏ
かｒ３＝ｖｓｓ に保持される。互端子はＰチャ
ンネルトランジスタ３０４〜３０６のそれぞれのゲート
に接続されているため、前記０か１のデータに従い、Ｐ
チャンネルトランジスタ３０４〜３０６はｏｙｙかＯＮ
する。０７Ｆが非選択、ＯＮが選択に対応しそれぞれＩ
ＩＦＡＭＯＳ ５０７〜３０９とシリーズに結線されて
いる。この状態で、■ＤＤ に対しＷ ｒ ｉ ｔｅ端
子に一１０数Ｖを印加すると選択されたＰチャンネルト
ランジスタと接続された’ＦＡＭＯ３のみｓｌｔ子のな
だれ注入（Ａｖａｌａｎｃｈｅ １ｎｊｅｃｔｉｏｎ
）によって７０−ティングゲートに電子が注入、保持さ
れる。こＩＦ）［子は電源を切っても常温において少な
くとも１０年以上は７０−ティングゲートに蓄積される
。
次に定電流回路はトランジスタ３１０〜３１９で構成さ
れる。特に３１０〜３１３は一般的に使用されている基
準電圧回路で、Ｄ点がら一定電圧が出力される。ここで
定電流源となるトランジスタ３１７〜５１９はその電流
増巾率（β）に１＝２：４の重みづけが為されているも
のとする。またトランジスタ３１４〜３１６はそのゲー
トが７０−ティングゲートと共通の結線となっている。
れる。特に３１０〜３１３は一般的に使用されている基
準電圧回路で、Ｄ点がら一定電圧が出力される。ここで
定電流源となるトランジスタ３１７〜５１９はその電流
増巾率（β）に１＝２：４の重みづけが為されているも
のとする。またトランジスタ３１４〜３１６はそのゲー
トが７０−ティングゲートと共通の結線となっている。
このためトランジスタ３１４〜３１６は？ＡＭＯ８３０
７〜５０８の電荷注入の有無に対応して、スイッチの役
割を果すことになる。定電流源トランジスタ３１７〜３
１９は、それぞれドレインが共通となっているため、電
流増巾率の重みづけの和の電流が発振回路に供給される
。本実施例では１〜７（規格化された電流）までの電流
選択が可能である。
７〜５０８の電荷注入の有無に対応して、スイッチの役
割を果すことになる。定電流源トランジスタ３１７〜３
１９は、それぞれドレインが共通となっているため、電
流増巾率の重みづけの和の電流が発振回路に供給される
。本実施例では１〜７（規格化された電流）までの電流
選択が可能である。
また本実施例では、時計用ＩＣに使用するため、３０１
〜５０５のカウンタは分周部の７リツプ７０ツブと兼用
することができる構成になっている。
〜５０５のカウンタは分周部の７リツプ７０ツブと兼用
することができる構成になっている。
第４図は本発明の他の実施例である。４０１〜４０５は
Ｄ形７リツプ７０ツブで、クロックによって時間的に次
々に入力されるシリアルデータをパラレルデータに変換
するシフトレジスタである。第２図と同じく、発振回路
に流すべき電流が決定されれば、それに対応したデータ
を、ＤＡ’Ｌ’Ａ工Ｎより入力する。そのデータに従い
４０４〜４０６はＯＮ 、０ＦＩＦの状態を保ち、’Ｆ
ＡＭＯ３４０７〜４０９は選択状態か、非選択状態に置
かれる。この状態でＷｒｉｔｅ端子より一１０数Ｖの電
圧を印加すると選択状態に置かれた？ＡＭＯ３のゲート
に負電荷が蓄積され、電源を切−りてもこの負電荷は保
たれる。
Ｄ形７リツプ７０ツブで、クロックによって時間的に次
々に入力されるシリアルデータをパラレルデータに変換
するシフトレジスタである。第２図と同じく、発振回路
に流すべき電流が決定されれば、それに対応したデータ
を、ＤＡ’Ｌ’Ａ工Ｎより入力する。そのデータに従い
４０４〜４０６はＯＮ 、０ＦＩＦの状態を保ち、’Ｆ
ＡＭＯ３４０７〜４０９は選択状態か、非選択状態に置
かれる。この状態でＷｒｉｔｅ端子より一１０数Ｖの電
圧を印加すると選択状態に置かれた？ＡＭＯ３のゲート
に負電荷が蓄積され、電源を切−りてもこの負電荷は保
たれる。
４１０と４１１は簡単なバイアス電圧発生回路を構成し
、定電流電源４１４，４１７，４２０にゲート電圧を与
える。それぞれのトランジスタの電流増巾率（β）は例
えばｉ：２：４の割合にしておく。トランジスタ４１２
，４１５，４１８のゲートはそれぞれＦＡＭＯ３とゲー
トが同電位であるため、ＦＡＭＯ３に蓄積された電荷に
従ってＯＮ＋ＯＦＩ’し、流すべき定電流−を決定する
。
、定電流電源４１４，４１７，４２０にゲート電圧を与
える。それぞれのトランジスタの電流増巾率（β）は例
えばｉ：２：４の割合にしておく。トランジスタ４１２
，４１５，４１８のゲートはそれぞれＦＡＭＯ３とゲー
トが同電位であるため、ＦＡＭＯ３に蓄積された電荷に
従ってＯＮ＋ＯＦＩ’し、流すべき定電流−を決定する
。
この場合、電荷の蓄積された？ＡＭＯＳに対応する定電
流トランジスタ（例えば４１４ンは、ゲートがＶＤＤと
なるので電流を遮断する方向になる〔効果〕 ＭＯ３ｌｌｉｉプロセスに於いて、各種製造ハラメータ
によるしきい値電圧（ＶＴＲ）電流増巾率（β）のバラ
ツキは必至である。発振部に流れる電流は、これらＶＴ
Ｒ、βと密接な相関をもつ。本発明は？ＡＭＯＳを用い
ることにより、Ｔｉｃチップ１個１個にその発振回路に
見合った最適の電流を選択し、プロセスのバラツキを吸
収する。また発振回路にはプロセス変動を考慮した設計
マージンが存在するが、１ＦＡＭＯ３による最適電流の
選択比は、更に発振回路の低消Ｓｉｔ電流化を促進する
ものである。また？ｕ ３１によって選択する場合はｉ
？ＵｓＫにつき１パツド必要であるが？ＡＭＯ８を内蔵
すれば、何１）１を内蔵しようが、高電圧印加端子のパ
ッドが１つ増加するのみである。
流トランジスタ（例えば４１４ンは、ゲートがＶＤＤと
なるので電流を遮断する方向になる〔効果〕 ＭＯ３ｌｌｉｉプロセスに於いて、各種製造ハラメータ
によるしきい値電圧（ＶＴＲ）電流増巾率（β）のバラ
ツキは必至である。発振部に流れる電流は、これらＶＴ
Ｒ、βと密接な相関をもつ。本発明は？ＡＭＯＳを用い
ることにより、Ｔｉｃチップ１個１個にその発振回路に
見合った最適の電流を選択し、プロセスのバラツキを吸
収する。また発振回路にはプロセス変動を考慮した設計
マージンが存在するが、１ＦＡＭＯ３による最適電流の
選択比は、更に発振回路の低消Ｓｉｔ電流化を促進する
ものである。また？ｕ ３１によって選択する場合はｉ
？ＵｓＫにつき１パツド必要であるが？ＡＭＯ８を内蔵
すれば、何１）１を内蔵しようが、高電圧印加端子のパ
ッドが１つ増加するのみである。
これは大規模な選択用切換が必要な場合、大変有効な手
段となる。
段となる。
第１図一本発明の発振回路のブロック図第２図：従来例
の定電流回路図 第５図：本発明の実施例を示す発振回路図筒４囚二本発
明の実施例を示す発振回路図１０２・・・・・・不揮発
性記憶手段 １０３・・・・・・定電流回路 １０４・・・・・・発振回路 ２０１・・・・・・Ｎチャンネル、テフリーションＭＯ
Ｓトランジスタ ２０２．２０３・・・・・・Ｎチャンネル、エンハンス
メントＭＯ８トランジスタ ３０１〜５０３・・・・・・Ｔタイプ７リツプ７０ツブ
３０４〜３０６．３１Ｑ〜３１９・・・・・・ＭＯＳト
ランジスタ ５０７〜３０９・・・・・・ＩＦＡＭＯ３３２０・・・
・・・水晶振動子 ３２１・・・・・・抵 抗 ５２２・・・・・・インバータ ４０１〜４０３・・・・・・Ｄタイプ７リツプフロツプ
４０４〜４０６，４１０〜４１２，４１４，４１５．４
１７，４１８，４２０．・・・・・・ＭＯＳトランジス
タ ４０７．４０９・・・・・・？ＡＭＯ３４１４，４１６
，４１９，４２１・・・・・・抵 抗４２２・・・・・
・水晶振動子 ４２３・・・・・・インバータ 以 上 １ 出願人 株式会社諏訪精工舎
ｒｉｔｅ
の定電流回路図 第５図：本発明の実施例を示す発振回路図筒４囚二本発
明の実施例を示す発振回路図１０２・・・・・・不揮発
性記憶手段 １０３・・・・・・定電流回路 １０４・・・・・・発振回路 ２０１・・・・・・Ｎチャンネル、テフリーションＭＯ
Ｓトランジスタ ２０２．２０３・・・・・・Ｎチャンネル、エンハンス
メントＭＯ８トランジスタ ３０１〜５０３・・・・・・Ｔタイプ７リツプ７０ツブ
３０４〜３０６．３１Ｑ〜３１９・・・・・・ＭＯＳト
ランジスタ ５０７〜３０９・・・・・・ＩＦＡＭＯ３３２０・・・
・・・水晶振動子 ３２１・・・・・・抵 抗 ５２２・・・・・・インバータ ４０１〜４０３・・・・・・Ｄタイプ７リツプフロツプ
４０４〜４０６，４１０〜４１２，４１４，４１５．４
１７，４１８，４２０．・・・・・・ＭＯＳトランジス
タ ４０７．４０９・・・・・・？ＡＭＯ３４１４，４１６
，４１９，４２１・・・・・・抵 抗４２２・・・・・
・水晶振動子 ４２３・・・・・・インバータ 以 上 １ 出願人 株式会社諏訪精工舎
ｒｉｔｅ
Claims (1)
- ＭＯＳトランジスタで構成される集積回路において、外
部よりプログラム可能な不揮発性記憶手段と、記憶され
た内容に従って電流の出力調整が可能な定電流源と、前
記定電流源より発生する電流によって動作する発振器と
で構成されたことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174815A JPS6235573A (ja) | 1985-08-08 | 1985-08-08 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174815A JPS6235573A (ja) | 1985-08-08 | 1985-08-08 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235573A true JPS6235573A (ja) | 1987-02-16 |
Family
ID=15985147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174815A Pending JPS6235573A (ja) | 1985-08-08 | 1985-08-08 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290381A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
-
1985
- 1985-08-08 JP JP60174815A patent/JPS6235573A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290381A (ja) * | 2008-05-27 | 2009-12-10 | Kyocera Kinseki Corp | 発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644534A (en) | Voltage booster circuit with plural booster units having outputs connected in common | |
| US4970409A (en) | Voltage multiplier for nonvolatile semiconductor memory | |
| US5877985A (en) | Intermediate voltage generating circuit and nonvolatile semiconductor memory having the same | |
| JPS6052112A (ja) | 論理回路 | |
| KR930001654B1 (ko) | 반도체 메모리 집적회로 | |
| US4697101A (en) | Read/write control circuit | |
| IE50902B1 (en) | Circuit for maintaining the potential of a node of an mos dynamic circuit | |
| JPS61117915A (ja) | 遅延回路 | |
| JPH04252498A (ja) | 非揮発性レジスタ | |
| US6388924B1 (en) | Semiconductor integrated device and electronic apparatus mounted with the device | |
| JP3526100B2 (ja) | モード設定回路 | |
| JP2573335B2 (ja) | 不揮発性メモリ | |
| US5416737A (en) | MOS memory unit for serial information processing | |
| JP2004030816A (ja) | 半導体装置 | |
| JPS6235573A (ja) | 発振回路 | |
| JPH0248999B2 (ja) | ||
| KR0139889B1 (ko) | 플래쉬 메모리 장치 | |
| JP3554638B2 (ja) | 半導体回路 | |
| JPH08148580A (ja) | 半導体集積回路装置 | |
| JPH10172280A (ja) | 半導体集積回路 | |
| EP0549795B1 (en) | Semiconductor storing device | |
| JPH0658995A (ja) | 半導体装置 | |
| JPH03104413A (ja) | 遅延回路 | |
| KR950009203B1 (ko) | 반도체 메모리장치의 리프레시 타이머회로 | |
| JP3323539B2 (ja) | 半導体装置 |