JPS6233446A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS6233446A
JPS6233446A JP60174644A JP17464485A JPS6233446A JP S6233446 A JPS6233446 A JP S6233446A JP 60174644 A JP60174644 A JP 60174644A JP 17464485 A JP17464485 A JP 17464485A JP S6233446 A JPS6233446 A JP S6233446A
Authority
JP
Japan
Prior art keywords
pads
pad
deviation
probe
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60174644A
Other languages
English (en)
Other versions
JPH0464465B2 (ja
Inventor
Hideo Ishikawa
石川　英郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60174644A priority Critical patent/JPS6233446A/ja
Publication of JPS6233446A publication Critical patent/JPS6233446A/ja
Publication of JPH0464465B2 publication Critical patent/JPH0464465B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置（以下ＩＣと言う）の構造
に関し、轡にＩＣの探針接続用パッドに関する。
〔従来の技術〕
従来のこの樵の構造は、第４図の平面図に示す様に、半
導体集積回路装置の内部素子を含む半導体基板ｌの上の
絶縁膜の上に、アルミニウムのパ、ド３が約ｉｏｏμｍ
Ｘ１００μｍの大きさで配置されており、全パッドはほ
ぼ同じ大きさとなっていた。
〔発明が解決しようとする問題点〕
ウェーハ特性チェックでは、第４図のＡ−Ａ断面を示す
第５図のように、半導体基板ｌ上の絶縁膜２の上に在る
全パッド３に、探針５を接触させた後に、ＩＣテスタを
用いてＩＣの回路特性をチェックし、不良ペレットはレ
ーザー光ｄＡ等によシその表面を破壊してしまうことを
自動的に連続して行う。しかしながら、探針とパッドの
相対位置が、目合せズレや、ウェーハの吸着不完全等の
原因により、第６図の断面図のようにズしてしまい、探
針５とバッド３との間が非接触になってしまった場合は
、当然ＩＣテスタの回路ｔｖｆ性チェｙりの結果も不良
となってしまい１本来良品のペレットを不良と判定し、
破壊してしまったり、また不良と判定しないまでも、探
針が内部素子を傷つけてしまったりする不具合が発生す
る〇 −力、前述した従来のＩＣのバッドの構造では全部のバ
ッドの大きさが同じであるため、この様な事故が未然に
防止できず、事故が発見された場合は既に大量のＩＣが
不良となってしまうという欠点がある。
〔問題点を解決するための手段〕
本発明は、ＩＣの電極用パッド以外に、ウェーハチェッ
ク時の探針ズレを早期に検出するための。
小パッドを、前記’＊他用パッドとは別個にペレット上
に設けている。
〔実施例〕
次に本発明について図面を参照して説明する０第１図は
本発明の一実施例に係るペレットの部分平面図である０
図において、半導体集積回路装置の素子を含む半導体基
板ｌの上の絶縁膜の上に。
アルミニウムのバッド３が約１００μｍＸ１００μｍの
大きさで配置し、かつ、それらのパッド以外に約５０μ
ｍＸ５０μｍの大きさの小パッド４を設けている。小パ
ッド４は、他の電極用のバッドの一つ３ａと電気的にシ
ョートしている。この様な構造の場合において、探針と
パッドの相対位置にズレがない場合は、第１図のＡ　−
Ａ断面に探針を配した第２図（で示したように、各バッ
ド３および小パッド４の上に探針５が正ｉＫ接触してい
る。
しかし、多小ズレが発生した場合は、第３図の断面図罠
示すように、小パッド４に対応する探針５は完全にズし
てしまい、電気的には、バッド３ａと探針５がオープン
になシ、テスタのテスト結果によシ容易Ｋ［針ズレを検
出できる。この段階で探針ズレを補正してやれば、正常
作業を続行することができる。
尚、不例においては、小パッドをアルミニウム配線によ
り、他の電極用の一つのバッドと結線し。
電気的にショートしたが、基板の拡散層を介して他の任
意のバッドと７．−トしたシ、小パッドを基板と同電位
くしたシしても良く、要するに、小パッドの探針ズレが
電気的に検出できる構造になっておれは良いのまた、小
パッドの配置は１回転の角度ズレ等に敏感にするため、
ペレットのコーナー部にそれぞれ設けるのが望ましい０
〔発明の効果〕 以上に説明したように、本発明は、従来の電極用パッド
以外に小さいバッドを追加することにより１重大事故の
原因となるクエーノ・特性チェック時の探針ズレを早期
に発見し、事故を未然に防止できる効果がある０
【図面の簡単な説明】
第１図は本発明の一実施例に係るペレット部分の部分平
面図、第２図は第１図のＡ−Ａ断面と探針を配した断面
図、第３図は第２図の伏悪から保針ズレを起した断面図
、第４図は従来の半導体装置の一つのペレット部分の平
面図、第５図は第４図のＡ−Ａ断面と探針を示す断面図
、第６図は第５図の伏態からの探針ズレを示す断面図で
あるＯｌ・・・・・・半導体基板、２・・・・・・絶縁
膜、３・・・・・・電極バッド、４・・・・・・探針専
用小パッド％　５・・・・・・探針。 ホシディシグ°ｎゴノマヅト。 ４：橿金口刊小バンド 牟６７

Claims (2)

    【特許請求の範囲】
  1. （１）ペレットに分割前のウェーハ特性チェック時の探
    針接続用および組立時のボンディング用に用いる複数の
    電極パッドを有する半導体ペレットを含む集積回路装置
    において、前記電極パッドの他にウェーハ特性チェック
    時の探針接続用にのみ使用し、かつ、その大きさが他の
    パッドよりも小さい電極パッドを有することを特徴とす
    る集積回路装置。
  2. （２）前記探針接続用の小パッドがペレットのコーナー
    部に設けられていることを特徴とする特許請求の範囲第
    １項に記載の集積回路装置。
JP60174644A 1985-08-07 1985-08-07 集積回路装置 Granted JPS6233446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60174644A JPS6233446A (ja) 1985-08-07 1985-08-07 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60174644A JPS6233446A (ja) 1985-08-07 1985-08-07 集積回路装置

Publications (2)

Publication Number Publication Date
JPS6233446A true JPS6233446A (ja) 1987-02-13
JPH0464465B2 JPH0464465B2 (ja) 1992-10-15

Family

ID=15982196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60174644A Granted JPS6233446A (ja) 1985-08-07 1985-08-07 集積回路装置

Country Status (1)

Country Link
JP (1) JPS6233446A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166730A (ja) * 1982-03-26 1983-10-01 Mitsubishi Electric Corp 半導体装置のボンデイング用電極

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166730A (ja) * 1982-03-26 1983-10-01 Mitsubishi Electric Corp 半導体装置のボンデイング用電極

Also Published As

Publication number Publication date
JPH0464465B2 (ja) 1992-10-15

Similar Documents

Publication Publication Date Title
US6770906B2 (en) Semiconductor reliability test chip
US6225702B1 (en) Ball grid array to prevent shorting between a power supply and ground terminal
US8304857B2 (en) Semiconductor device
JP2000164620A (ja) 半導体集積回路装置及び半導体集積回路装置の組立方法
JPS6233446A (ja) 集積回路装置
JP3214420B2 (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
JPS62261139A (ja) 半導体装置
JPS63128636A (ja) 半導体集積回路装置
JPH05343487A (ja) 半導体集積回路装置
JPH065674A (ja) 半導体集積回路装置
JPS62183134A (ja) 半導体装置
JP2842598B2 (ja) 半導体集積回路
JPH01319956A (ja) 半導体集積回路
JPS6231148A (ja) 半導体装置
JPH0439950A (ja) 半導体装置
JPS6195541A (ja) 半導体装置
JPH0658937B2 (ja) 半導体集積回路
JP2978883B1 (ja) 半導体装置
JPH07111282A (ja) 半導体チップおよびそれを用いた半導体集積回路装置
CN114171483A (zh) 半导体结构及半导体器件
JPH05190622A (ja) 半導体装置
JPH05326612A (ja) 半導体集積回路装置
JPS62111439A (ja) 半導体装置
JPH03185730A (ja) 半導体装置
JPH0269682A (ja) 測定用接続基板