JPS6233431Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 この考案はCCDなどを固体撮像体に使用した
カラーカメラなどに適用して好適な信号処理回路
に関する。

背景技術とその問題点 例えば、第１図に示すような色フイルタ１を使
用した単板式のカラーーカメラでは単板の固体撮
像体から得られる赤、緑及び青の点順次信号から
所定の差信号、例えば赤、緑と青、緑の各差信号
Ｇ−Ｒ，Ｇ−Ｂを形成するのに、第２図に示すよ
うな信号処理回路が使用される。

端子２に供給された点順次信号は１水平走査期
間に相当する遅延時間を有する遅延素子３に供給
されて隣り合う水平ライン間のライン信号（Ｇ，
Ｂの点順次信号とＲ，Ｇの点順次信号）が同時化
される。同時化されたライン信号は１水平絵素ピ
ツチτ_Hに相当する遅延時間を有する遅延素子を
含む同時化回路４，５に供給されて各ライン信号
は夫々の信号構成色成分である色信号Ｒ，Ｇ，Ｂ
に分離されて同時化される。

これらの色信号Ｒ，Ｇ，Ｂは夫々差動アンプ
６，７に供給されて赤と緑及び青と緑の各差信号
Ｇ−Ｒ，Ｇ−Ｂが交互に形成される。そしてこれ
らの差信号Ｇ−Ｒ，Ｇ−Ｂがマルチプレクサ８に
供給されて、一方の端子９ａより差信号Ｇ−Ｒが
出力され、他方の端子９ｂより差信号Ｇ−Ｂが出
力される。

マルチプレクサ８は差動アンプを一対使用して
構成することができる。例えば、第３図のように
差動対のトランジスタQ₁，Q₂及びQ₃，Q₄よりな
る第１及び第２の差動アンプ１１，１２が設けら
れ、第１の差動アンプ１１には第２図に示す差動
アンプ７の出力ある差信号Ｇ−Ｒ及びＧ−Ｂが１
水平周期ごとに交互に順次供給され、また第２の
差動アンプ１２には差動アンプ６の出力である差
信号Ｇ−Ｂ及びＧ−Ｒが、同じく１水平周期ごと
に順次交互に供給される。

トランジスタQ₁，Q₃には夫々スイツチング回
路１４，１５が接続される。これらのスイツチン
グ回路１４，１５はいずれも図のようにトランジ
スタ対Q₅，Q₆及びQ₇，Q₈よりなる第３、第４の
差動アンプで構成され、トランジスタQ₅，Q₇の
各コレクタが共通に接続されてこれより出力端子
９ａが導出され、またトランジスタQ₆，Q₈のコ
レクタが共通に接続されてこれより出力端子９ｂ
が導出される。

そして、トランジスタQ₅，Q₈のベースに水平
周期のスイツチングパルスＳ_H（第４図Ａ）が、
他方のトランジスタQ₆，Q₇のベースに位相反転
されたスイツチングパルス_H（第４図Ｂ）が供
給される。

従つて、今一対の差動アンプ１１，１２に供給
される差信号が図のように、一方がＧ−Ｒ、他方
がＧ−Ｂで、次の水平周期では一方がＧ−Ｂ、他
方がＧ−Ｒであるとき、第４図に示すスイツチン
グパルスＳ_H，_Hを供給することによつて、端子
９ａには差信号Ｇ−Ｒが常時出力され、他方の端
子９ｂには差信号Ｇ−Ｂが常時出力される。

ところで、このように差動アンプによつてマル
チプレクサ８を構成する場合には、差動アンプや
スイツチング回路を構成するトランジスタや、電
流源を構成する素子にバラツキがあると、出力端
子９ａ，９ｂ間のDCレベルが揃わなくなるた
め、得られる差信号Ｇ−ＲとＧ−ＢのDCレベル
が交互に変動してしまう。このように出力差信号
間にDCオフセツトが生ずると画面上に横縞があ
らわれるので画質が著しく劣化してしまう。

そのため、従来ではこのDCオフセツトが発生
しないように、回路素子の定数のバラツキを抑え
るなどの回路設計基準を厳しくしている。しか
し、この方法でも回路素子の定数のバラツキを完
全になくすことができない。

従つて、一つの対策として出力端子９ａ，９ｂ
の夫々に外部補正回路を接続してDCレベルが平
衡するように試みているが、この構成によると、
直流カツト用のコンデンサなどを設けなくてはな
らないので、IC化を困難にしてしまう。

なお、一対の差動アンプ１１，１２に加えられ
る入力信号（差信号入力）間にDCオフセツトが
あるときには、同時に出力差信号Ｇ−Ｒ，Ｇ−Ｂ
間にDCオフセツトが発生する。入力差信号間に
生ずるDCオフセツトは、例えば遅延素子３の温
度特性に基いて生ずる遅延素子３の出力信号と入
力信号間のレベル差（利得差）などによる場合が
多い。

温度特性に基づくDCオフセツトは温度によつ
てオフセツト量が相違するから、マルチプレクサ
８内のDCオフセツトを調整するだけでは出力差
信号間のDCオフセツトを完全に除去することが
できない。

考案の目的 そこで、この考案では差動アンプ１１，１２間
に発生するDCオフセツトをコンデンサなどを使
用することなく比較的簡単な構成で除去したもの
である。

考案の概要 そのため、この考案では差動アンプ１１，１２
のいずれか一方の信号入力段に入力差信号の電流
を制御する電流制御回路を設け、DCオフセツト
分に相当する分だけ、予め入力差信号に差をもた
せることにより上記目的を達成したものである。

実施例 第５図以下を参照してこの考案の一例を詳細に
説明する。第５図以下の実施例は、互に隣り合う
３本の水平ラインから得られる色信号に基いて形
成された差信号をマルチプレクサするようにした
ものに適用した場合である。

このように、３本の水平ラインの色信号から差
信号を形成するようにしたのは、「従来技術とそ
の問題点」の項において述べたように、遅延素子
の温度特性によるDCオフセツトをほぼ零にする
ためである。従つて、まずこのDCオフセツト動
作について第５図を参照して説明する。

この例では、１水平走査期間（1H）に相当す
る遅延時間を有する１対の遅延素子２０，２１が
直列接続されてその初段の遅延素子２０に点順次
信号（現信号Ｓ_D0）が供給され、この現信号Ｓ_D0
と2H遅延された点順次信号（2H遅延信号Ｓ_D2）
が合成器２２で加算され、これがさらにレベル調
整器２３で１／２にレベルダウンされてからマルチプ レクサ８に供給される。一方、1H遅延された点
順次信号、つまり1H遅延信号Ｓ_D1は直直接マル
チプレクサ８に供給される。

端子２より入力段側の温度特性をＡとし、遅延
素子２０，２１の温度特性をＢ（Ｂ＜0.1）と
し、入力（利得）をS₀とすれば、Ｓ_D0〜Ｓ_D2は次
のようになる。

Ｓ_D0＝（１＋Ａ）S₀ …(1) Ｓ_D1＝（１＋Ａ）（１＋Ｂ）S₀ …(2) Ｓ_D2＝（１＋Ａ）（１＋Ｂ）²S₀ …(3) レベル調整回路２３の出力は、 １／２（Ｓ_D0＋Ｓ_D2） ＝１／２（１＋Ａ）（２＋2B＋B²）S₀ ≒（１＋Ａ）（１＋Ｂ）S₀ …(4) ≡Ｓ_D0２ 従つて、マルチプレクサ８に入力する一対の信
号Ｓ_D02とＳ_D1との間の利得差及びDCレベル差は
殆んどなくなる。

これに対し、第２図に示す回路では遅延素子３
の温度特性を同じくＢとすれば、一方の同時化回
路４に入力する信号のレベルは(2)式であらわさ
れ、他方の同時化回路５に入力する信号のレベル
は(1)式であらわされるから、Ｂ（１＋Ａ）S₀だけ
利得差をもつことになる。

このように、３本の水平ラインの出力に基いて
差信号を形成すれば、遅延素子２０，２１の温度
特性に基づくDCオフセツトを除去できる。

続いて、第５図の回路に基いて構成されたこの
考案に係る信号処理回路の一例を第６図を参照し
て説明する。

端子２に供給されたＲ，Ｇ，Ｂの点順次信号は
一対のサンプリングホールド回路２４，２５に供
給され、夫々のサンプリングタイミングを適当に
定めることによつて、一方より同時化された緑信
号Ｇが出力され、また他方より同時化された赤及
び青信号Ｒ，Ｂが線順次に出力される。同時化さ
れた緑信号Ｇ及び赤、青の線順次信号Ｒ／Ｂは
夫々縦属接続された一対の遅延素子２０，２１及
び２２，２３に供給されて３ライン分の同時化信
号が形成される。

これら複数の遅延素子２０〜２３は上述したよ
うに所定の差信号を形成する際に発生するDCオ
フセツトを除去するために設けらたもので、遅延
素子２０，２２に供給される現信号Ｓ_D0、つまり
緑信号Ｇと線順次信号Ｂ／Ｒが差動アンプ（第５
の差動アンプ）３０に夫々差動的に供給され、ま
た遅延素子２１，２３の出力信号である2H遅延
信号Ｓ_D2、つまり線信号Ｇと線順次信号Ｂ／Ｒが
第６の差動アンプ３１に夫夫差動的に供給され
る。

そして、これら差動アンプ３０，３１を構成す
る複数のトランジスタQa〜Qdのうち、Qa，Qc
のコレクタが共通接続されて、その出力がマルチ
プレクサ８を構成する第２の差動アンプ１２の一
方の入力端子１２ａに入力差信号として供給され
る。

従つて、ある水平ラインでは差動アンプ３０，
３１の利得を調整することによつて、 １／２｛B₀＋B₂−（G₀＋G₂）｝＝B′−G′ …(5) ただし、B′＝１／２（B₀＋B₂） G′＝１／２（G₀＋G₂） が入力差信号として得られ、次の水平ラインで
は、 １／２｛R₁＋R₃−（G₁＋G₃）｝＝R′−G′ …(6) ただし、R′＝１／２（R₁＋R₃） G′＝１／２（G₁＋G₃） が入力差信号として得られる。

同様に、トランジスタQbとQdのコレクタ同士
が接続されてその出力が端子１２ｂに供給される
から、この端子１２ｂにはある水平ラインでは、 １／２｛G₀＋G₂−（B₀＋B₂）｝＝G′−B′ …(7) ただし、G′＝１／２（G₀＋G₂） B′＝１／２（B₀＋B₂） が入力差信号として得られ、次の水平ラインでは １／２｛G₁＋G₃−（R₁＋R₃）｝＝G′−R′ …(8) ただし、G′＝１／２（G₁＋G₃） R′＝１／２（R₁＋R₃） が入力差信号として得られる。

一方、遅延素子２０，２２の出力信号である
1H遅延信号Ｓ_D1、つまり緑信号Ｇ及び線順次信
号Ｒ／Ｂは第７の差動アンプ３２に差動的に供給
されて、Ｇ−ＲとＧ−Ｂの差信号が1Hごとに交
互に形成されて、これがマルチプレクサ８を構成
する第１の差動アンプ１１に差動的に供給され
る。

ここで、第２の差動アンプ１２に供給される入
力差信号はいずれも２水平ラインおきの色信号を
演算しているので、この入力差信号と第１の差動
アンプ１１に供給される入力差信号との間のDC
レベル差は殆んどない。そのため、まずマルチプ
レクサ８に対する入力オフセツトをほぼ確実に除
去することができる。

さて、この考案ではマルチプレクサ８を構成す
る第１及び第２の差動アンプ１１，１２のいずれ
か一方、この例では第１の差動アンプ１１の入力
段に入力差信号の電流を制御する電流制御回路４
０が設けられる。

この例では第６図に示すように一対のトランジ
スタQg，Qhよりなる差動アンプで電流制御回路
４０が構成され、一方、第１の差動アンプ１１の
入力段に設けられた差信号形成用の第７の差動ア
ンプ３２のトランジスタQeのコレクタに接続さ
れたコレクタ抵抗器r₁，r₂の接続中点q₁（差信号
導出点）に一方のトランジスタQgのコレクタが
接続される。そして、もう１つのトランジスタ
Qfのコレクタに接続されたコレクタ抵抗器r₃，r₄
の接続中点q₂に、他方のトランジスタQhのコレ
クタが接続される。

そして、他方のトランジスタQhのベースに基
準電源Ｅ_Rが接続され、一方のトランジスタQgの
ベースに可変電源Ｅ_Cが接続され、この可変電源
Ｅ_Cを調整することによつて第７の差動アンプ３
２のコレクタ電流が制御されるから、接続中点
q₁，q₂に得られる入力差信号の直流レベルが制御
される。入力差信号は第１の差動アンプ１１に対
するベース電圧として供給されるので、入力差信
号の直流レベルに応じてトランジスタQ₁を流れ
るコレクタ電流I₁が制御されて出力端子９ａの直
流レベルが制御される。

従つて、今回路素子のバラツキによつて、コレ
クタ電流I₁とI₃の関係が、I₁＜I₃となり、スイツチ
ングトランジスタQ₅，Q₆のコレクタ電位の方が
他方のスイツチングトランジスタQ₇，Q₈のコレ
クタ電位よりも高くなつている場合には、可変電
源Ｅ_Cを制御してトランジスタQ₁のベース電位を
高くすれば、コレクタ電流I₁が増加して、I₁とI₃
が平衡する。これによつて、端子９ａ，９ｂ間に
生ずるDCオフセツトが除去される。

なお、電流制御回路４０は第５の差動アンプ３
０側に設けてもよい。端子９ａ，９ｂは接続中点
q₁，q₂より取るのではなく、トランジスタQe，
Qfのコレクタより直接とつてもよい。

第１図に示す色フイルタ１の構成は一例に過ぎ
ない。また色フイルタを２枚使用した２板式の固
体カラーカメラにもこの考案は適用できる。

応用例 この考案は、内容が夫々異なる第１及び第２の
信号（テレビジヨン信号とは限らない）が順次交
互に得られる信号より上記第１及び第２の信号を
分離して出力するような信号処理回路にも適用す
ることができる。

考案の効果 以上説明したように、この考案によれば電流制
御回路４０によつて第１の差動アンプ１１のコレ
クタ電流I₁を間接的に制御することができるの
で、端子９ａ，９ｂ間に生ずるDCオフセツトを
確実に除去できるから、画質の劣化を改善するこ
とができる。この場合、電流制御回路４０は実施
例のように差動アンプで構成できるので、従来の
ようにIC化を阻害することがない。

また、電流制御回路４０を設ける場合には差動
アンプ１１，１２の回路設計を厳密に行なう必要
がないので、設計が容易で、歩留りも向上する。

そして、この実施例のように複数個の遅延素子
を使用するときには、この遅延素子の温度特性に
基づく入力差信号のDCオフセツトもほぼ確実に
除去できるから、上記構成を併用すれば、常に
DCオフセツトを除去できる効果がある。

【図面の簡単な説明】

第１図は色フイルタの一例を示す構成図、第２
図はこの考案の説明に供するカラーカメラの信号
処理回路の一例を示す系統図、第３図は信号処理
用マルチプレクサの従来例を示す接続図、第４図
はスイツチングパルスの波形図、第５図はこの考
案に適用して好適な差信号形成回路の系統図、第
６図はこの考案の一例を第５図の回路に適用した
場合の接続図である。 １は色フイルタ、８はマルチプレクサ、２０〜
２３は遅延素子、１１，１２，３０〜３２は差動
アンプ、１４，１５はスイツチング回路、４０は
電流制御回路、Ｇ−Ｒ（G′−R′），Ｇ−Ｂ（G′−
B′）は差信号である。

Claims (1)

【実用新案登録請求の範囲】
1. 順次交互に得られる第１及び第２の信号が夫々
   供給される第１及び第２の差動アンプと、これら
   差動アンプを構成する一方のトランジスタに夫々
   接続された第３及び第４の差動アンプよりなる第
   １及び第２のスイツチング回路と、第３及び第４
   の差動アンプを構成する一方及び他方のトランジ
   スタのコレクタ同士が接続されてこれより導出さ
   れた一対の出力端子と、上記第１及び第２の差動
   アンプの少なくともいずれか一方の差動アンプの
   入力段に接続された電流制御回路からなり、上記
   第１及び第２のスイツチング回路に周期的な制御
   信号を供給して上記出力端子に第１の信号と第２
   の信号とが分離して得られるように制御すると共
   に、上記電流制御回路を制御して上記出力端子間
   のDCオフセツトを除去するようにした信号処理
   回路。