JPS6231820B2 - - Google Patents
Info
- Publication number
- JPS6231820B2 JPS6231820B2 JP56076864A JP7686481A JPS6231820B2 JP S6231820 B2 JPS6231820 B2 JP S6231820B2 JP 56076864 A JP56076864 A JP 56076864A JP 7686481 A JP7686481 A JP 7686481A JP S6231820 B2 JPS6231820 B2 JP S6231820B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electrode side
- ceramic substrate
- pattern
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
この発明は、半導体素子の取付方法に関し、特
にスペースの狭い場所に多数のLED等の半導体
素子を配置する場合に適する方法である。
にスペースの狭い場所に多数のLED等の半導体
素子を配置する場合に適する方法である。
一般に、半導体素子の取付方法としては、プリ
ント基板の配線上に固定するか、又は一対のリー
ドフレームを利用しその一方のリードフレームに
固定するのが代表的である。しかし、高密度の
LEDアレイ等のように面積の狭い場所に数多く
のLEDが配置されると、プリント基板の場合は
配線の幅及び間隔について0.1mm程度が製造の限
度であり、かつ大きな電流を流すことは不可能で
ある。一方、リードフレームの場合は、その厚さ
を大きく形成することにより、大きな電流を流す
ことはできるが、一対のリードフレームを固定す
る必要があり、従来はこれら全体を合成樹脂でモ
ールドするようにしているが、このようにすると
放熱が悪くなり、またモールド樹脂により光が散
乱する等の欠点がある。
ント基板の配線上に固定するか、又は一対のリー
ドフレームを利用しその一方のリードフレームに
固定するのが代表的である。しかし、高密度の
LEDアレイ等のように面積の狭い場所に数多く
のLEDが配置されると、プリント基板の場合は
配線の幅及び間隔について0.1mm程度が製造の限
度であり、かつ大きな電流を流すことは不可能で
ある。一方、リードフレームの場合は、その厚さ
を大きく形成することにより、大きな電流を流す
ことはできるが、一対のリードフレームを固定す
る必要があり、従来はこれら全体を合成樹脂でモ
ールドするようにしているが、このようにすると
放熱が悪くなり、またモールド樹脂により光が散
乱する等の欠点がある。
本発明は、このような従来の欠点を除去するた
めになされ、高密度でしかも大電流を流せるよう
にした半導体素子の取付方法を提供するものであ
る。
めになされ、高密度でしかも大電流を流せるよう
にした半導体素子の取付方法を提供するものであ
る。
以下、図示の実施例により本発明方法を具体的
に説明すると、１はセラミツク基板であり、所定
のパターン２が形成され、そのパターン２にセラ
ミツク基板に対するハンダの付着性を助勢する銀
パラジウムが印刷、焼成されている。３は周囲が
タイバー４により結合された一般の銅合金よりな
るリードフレームであり、コモン電極側リードフ
レーム３１とセグメント電極側リードフレーム３
２とが前記パターン２に形成及び位置を合せて形
成されており、かつ先端の高密度部分３ａは狭幅
に、一部３ｂは広幅になつている。このリードフ
レーム３はセラミツク基板１のパターン２に合せ
て溶着するが、このときパターン２にハンダペー
ストを塗布し、上から被覆するようにしてリード
フレーム３を置いて加熱し、リードフレーム３を
ハンダ付けする。この後、タイバー４とリードフ
レーム３との結合部分（第２図に示す点線部分）
を切断して、タイバー４を取除くと共に各リード
フーム３を分離させる。５はLEDチツプであ
り、セラミツク基板１の中央部に位置するコモン
電極側リードフレーム３１先端の高密度部分３ａ
に複数個アレー状にかつ密接させてダイボンデイ
ングされている。そして、LEDチツプ５は前記
タイバー４の切断によつて分離されたセグメント
電極側リードフレーム３２に、それぞれワイヤー
６を介してボンデイングされる。この場合、リー
ドフレーム３は少くとも通常のプリント基板上の
配線厚み（20〜50μｍ）より厚く、例えば100μ
ｍ以上となるが最適の厚みはLED等の素子に流
す電流とリードフレームの間隔（パターンの間
隔）で決定される。
に説明すると、１はセラミツク基板であり、所定
のパターン２が形成され、そのパターン２にセラ
ミツク基板に対するハンダの付着性を助勢する銀
パラジウムが印刷、焼成されている。３は周囲が
タイバー４により結合された一般の銅合金よりな
るリードフレームであり、コモン電極側リードフ
レーム３１とセグメント電極側リードフレーム３
２とが前記パターン２に形成及び位置を合せて形
成されており、かつ先端の高密度部分３ａは狭幅
に、一部３ｂは広幅になつている。このリードフ
レーム３はセラミツク基板１のパターン２に合せ
て溶着するが、このときパターン２にハンダペー
ストを塗布し、上から被覆するようにしてリード
フレーム３を置いて加熱し、リードフレーム３を
ハンダ付けする。この後、タイバー４とリードフ
レーム３との結合部分（第２図に示す点線部分）
を切断して、タイバー４を取除くと共に各リード
フーム３を分離させる。５はLEDチツプであ
り、セラミツク基板１の中央部に位置するコモン
電極側リードフレーム３１先端の高密度部分３ａ
に複数個アレー状にかつ密接させてダイボンデイ
ングされている。そして、LEDチツプ５は前記
タイバー４の切断によつて分離されたセグメント
電極側リードフレーム３２に、それぞれワイヤー
６を介してボンデイングされる。この場合、リー
ドフレーム３は少くとも通常のプリント基板上の
配線厚み（20〜50μｍ）より厚く、例えば100μ
ｍ以上となるが最適の厚みはLED等の素子に流
す電流とリードフレームの間隔（パターンの間
隔）で決定される。
尚、実施例ではセラミツク基板に対するハンダ
の付きを助勢する材料、即ちハンダ性助勢材料と
して銀パラジウムを使用しているが、ハンダの付
きを助勢するものであれば、これに限定されるも
のではない。
の付きを助勢する材料、即ちハンダ性助勢材料と
して銀パラジウムを使用しているが、ハンダの付
きを助勢するものであれば、これに限定されるも
のではない。
以上のように、本発明はリードフレームをハン
ダでセラミツク基板上に溶着し、リードフレーム
先端の高密度の部分を固定したので、LED等の
半導体素子との結線がしやすくなり、かつリード
フレームのガタ付きによるワイヤー切れを防止す
ることができ、また、複数の半導体素子をコモン
電極側リードフレーム上に一括ダイボンデイング
させるようにしたので、多数の半導体素子の高密
度配設が可能となり、さらに半導体素子への通電
路をワイヤーボンデイングの部分を除き、低効率
が小さくかつ100μｍ以上の厚みを有するリード
フレームにて形成され、しかも必要に応じてリー
ドフレームの一部の幅を広くしてあるので大きな
電流を流すことが可能となる。また、合成樹脂で
モールドしないので光の散乱を防止することがで
き、セラミツク基板の下面に放熱フインを取付け
れば、放熱効果を向上させて高出力の光を得るこ
とができる。
ダでセラミツク基板上に溶着し、リードフレーム
先端の高密度の部分を固定したので、LED等の
半導体素子との結線がしやすくなり、かつリード
フレームのガタ付きによるワイヤー切れを防止す
ることができ、また、複数の半導体素子をコモン
電極側リードフレーム上に一括ダイボンデイング
させるようにしたので、多数の半導体素子の高密
度配設が可能となり、さらに半導体素子への通電
路をワイヤーボンデイングの部分を除き、低効率
が小さくかつ100μｍ以上の厚みを有するリード
フレームにて形成され、しかも必要に応じてリー
ドフレームの一部の幅を広くしてあるので大きな
電流を流すことが可能となる。また、合成樹脂で
モールドしないので光の散乱を防止することがで
き、セラミツク基板の下面に放熱フインを取付け
れば、放熱効果を向上させて高出力の光を得るこ
とができる。
第１図はセラミツク基板の平面図、第２図は半
導体素子の取付け要領を示す平面図である。 １……セラミツク基板、２……パターン、３…
…リードフレーム、３１……コモン電極側リード
フレーム、３２……セグメント電極側リードフレ
ーム、４……タイバー、５……LEDチツプ、６
……ワイヤー。
導体素子の取付け要領を示す平面図である。 １……セラミツク基板、２……パターン、３…
…リードフレーム、３１……コモン電極側リード
フレーム、３２……セグメント電極側リードフレ
ーム、４……タイバー、５……LEDチツプ、６
……ワイヤー。
Claims (1)
- １ セラミツク基板上の所定のパターンに銀パラ
ジウム等のハンダ性助勢材料を印刷、焼成し、さ
らにハンダペーストを塗布した後、周囲がタイバ
ーにより結合された１つのコモン電極側及び複数
のセグメント電極側リードフレームを前記パター
ンに合せて上から溶着すると共に、タイバーの結
合部分を切除し、前記コモン電極側リードフレー
ム上に多数の半導体素子を密接状態にてダイボン
デイングし、これらの半導体素子と前記セグメン
ト電極側リードフレームをワイヤーボンデイング
することを特徴とする半導体素子の取付方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076864A JPS57192042A (en) | 1981-05-21 | 1981-05-21 | Fixing method for semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076864A JPS57192042A (en) | 1981-05-21 | 1981-05-21 | Fixing method for semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57192042A JPS57192042A (en) | 1982-11-26 |
| JPS6231820B2 true JPS6231820B2 (ja) | 1987-07-10 |
Family
ID=13617510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56076864A Granted JPS57192042A (en) | 1981-05-21 | 1981-05-21 | Fixing method for semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57192042A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278751U (ja) * | 1985-11-06 | 1987-05-20 | ||
| JP2911409B2 (ja) * | 1996-07-22 | 1999-06-23 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226167A (en) * | 1975-08-25 | 1977-02-26 | Hitachi Ltd | Connection method of the aluminium wires with the layer conductive |
-
1981
- 1981-05-21 JP JP56076864A patent/JPS57192042A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57192042A (en) | 1982-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002035B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5841183A (en) | Chip resistor having insulating body with a continuous resistance layer and semiconductor device | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPS6231820B2 (ja) | ||
| JPH05218129A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JPH0473297B2 (ja) | ||
| JPH0416462Y2 (ja) | ||
| JPH0719876B2 (ja) | 半導体装置 | |
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JPH06132441A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3451516B2 (ja) | 電子部品およびその製造方法並びにろう付け方法 | |
| JP6722745B2 (ja) | チップホルダ付きリードフレーム構造 | |
| JPH09129796A (ja) | 半導体装置 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH0357619B2 (ja) | ||
| GB2147457A (en) | Encapsulated semiconductor device with composite conductive leads | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR970002136B1 (ko) | 반도체 패키지 | |
| JP2564694B2 (ja) | 半導体素子の製造方法 | |
| JPH06342873A (ja) | 半導体装置の製造方法 | |
| JPH0897329A (ja) | 電子部品搭載装置 | |
| JPH06120396A (ja) | 半導体装置 | |
| JP4608810B2 (ja) | 表面実装型の半導体装置 |