JPS6231268A - 上下糸巻歪補正回路 - Google Patents
上下糸巻歪補正回路Info
- Publication number
- JPS6231268A JPS6231268A JP16981185A JP16981185A JPS6231268A JP S6231268 A JPS6231268 A JP S6231268A JP 16981185 A JP16981185 A JP 16981185A JP 16981185 A JP16981185 A JP 16981185A JP S6231268 A JPS6231268 A JP S6231268A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- circuit
- current
- distortion correction
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、陰極線管を用いた表示装置の上下糸巻歪補正
回路に関する。
回路に関する。
従来の上下糸巻歪補正回路は、実開昭５３−１１３０２
７号、実公昭５８−３８６８１号公報に記載のように、
水平周期のパラボラ状波を垂直周期の鋸歯状波で平衡変
調した波形の電流を歪補正用出力トランスの１次側に流
し、２次側を垂直偏向コイルに直列に挿入することによ
って、垂直偏向コイルに歪補正波形が重畳された偏向電
流が流れるように構成されている。しかし、垂直帰線期
間にも歪補正波形が重畳されているために生ずるインタ
レースの劣化については配慮されていなかった。
７号、実公昭５８−３８６８１号公報に記載のように、
水平周期のパラボラ状波を垂直周期の鋸歯状波で平衡変
調した波形の電流を歪補正用出力トランスの１次側に流
し、２次側を垂直偏向コイルに直列に挿入することによ
って、垂直偏向コイルに歪補正波形が重畳された偏向電
流が流れるように構成されている。しかし、垂直帰線期
間にも歪補正波形が重畳されているために生ずるインタ
レースの劣化については配慮されていなかった。
このような、上下糸巻歪補正回路によるインタレースの
劣化を防ぐものには、例えば特開昭５８−７５５７９号
公報が挙げられる。しかし、歪補正用出力トランスを垂
直偏向コイルに直列に挿入したことにより、垂直偏向回
路の総合インダクタンスが増加し、したがって垂直帰線
期間が増加する点については配慮されていなかった。
劣化を防ぐものには、例えば特開昭５８−７５５７９号
公報が挙げられる。しかし、歪補正用出力トランスを垂
直偏向コイルに直列に挿入したことにより、垂直偏向回
路の総合インダクタンスが増加し、したがって垂直帰線
期間が増加する点については配慮されていなかった。
本発明の目的は、上下糸巻歪補正回路によるインタレー
スの劣化を防ぐと共に、歪補正用出力トランスが垂直偏
向回路に挿入されたことによる垂直帰線期間の増加も防
止する上下糸巻歪補正回路を提供するにある。
スの劣化を防ぐと共に、歪補正用出力トランスが垂直偏
向回路に挿入されたことによる垂直帰線期間の増加も防
止する上下糸巻歪補正回路を提供するにある。
本発明においては、歪補正屈出力トランスの１次側を、
垂直帰線期間の間短絡することによシ、垂直偏向電流の
帰線期間に歪補正波形が重畳されることを防ぐと共に、
歪補正屈出力トランスが垂直帰線期間の間、垂直偏向回
路に影響を与えないようにしたことを特徴とする。
垂直帰線期間の間短絡することによシ、垂直偏向電流の
帰線期間に歪補正波形が重畳されることを防ぐと共に、
歪補正屈出力トランスが垂直帰線期間の間、垂直偏向回
路に影響を与えないようにしたことを特徴とする。
以下、本発明の一実施例を図面を用いて説明する。
第１図は、本発明による一実施例としての上下糸巻歪補
正回路の構成図である。同図において、１は周知の垂直
偏向出力回路、２は垂直偏向コイル、５は帰還抵抗、４
は平衡変調回路、５は電圧−電流変換出力回路、６は歪
補正屈出力トランス、７はスイッチング回路である。
正回路の構成図である。同図において、１は周知の垂直
偏向出力回路、２は垂直偏向コイル、５は帰還抵抗、４
は平衡変調回路、５は電圧−電流変換出力回路、６は歪
補正屈出力トランス、７はスイッチング回路である。
次に、この回路の動作を第２図を用いて説明する。平衡
変調回路４の入力端子Ａには第２図Ａに示す垂直周期の
鋸歯状波電圧を印加し、入力端子Ｂには第２図Ｂに示す
水平周期のパラボラ状波電圧を印加する。したがって平
衡変調回路４の出力には第２図Ｃに示すような垂直走査
の前半と後半で水平周期のパラボラ状波の位相が反転し
、振幅変調された電圧波形が得られる。
変調回路４の入力端子Ａには第２図Ａに示す垂直周期の
鋸歯状波電圧を印加し、入力端子Ｂには第２図Ｂに示す
水平周期のパラボラ状波電圧を印加する。したがって平
衡変調回路４の出力には第２図Ｃに示すような垂直走査
の前半と後半で水平周期のパラボラ状波の位相が反転し
、振幅変調された電圧波形が得られる。
この電圧は、電圧−電流変換出力回路５に印加され、歪
補正屈出力トランス６の１次側に第２図Ｃに示す波形の
電流が流れる。
補正屈出力トランス６の１次側に第２図Ｃに示す波形の
電流が流れる。
したがって、垂直偏向コイル２には、垂直偏向出力回路
１の垂直偏向電流に歪補正波形が重畳された第２図Ｄ′
に示す波形の電流が流れる。
１の垂直偏向電流に歪補正波形が重畳された第２図Ｄ′
に示す波形の電流が流れる。
この第２図Ｄ′に示す電流波形は、スイッチング回路７
を動作させない従来の場合の電流波形であるが、垂直帰
線期間ＴＲにも歪補正波形が重畳されている。この電流
波形は帰還抵抗３により電圧に変換され、垂直偏向出力
回路１に帰還されるので、インタレースが劣化する原因
となる。
を動作させない従来の場合の電流波形であるが、垂直帰
線期間ＴＲにも歪補正波形が重畳されている。この電流
波形は帰還抵抗３により電圧に変換され、垂直偏向出力
回路１に帰還されるので、インタレースが劣化する原因
となる。
そこで、本発明においては、スイッチング回路７０入力
端子に第２図Ｅに示す垂直帰線パルスを印加し、垂直帰
線期間の間歪補正用出力トランス６の１次側を短絡する
ことにより、垂直帰線期間に歪補正波形が垂直偏向電流
に重畳されず、第２図りの電流波形となる。したがって
インタレースが劣化することを防止できる。
端子に第２図Ｅに示す垂直帰線パルスを印加し、垂直帰
線期間の間歪補正用出力トランス６の１次側を短絡する
ことにより、垂直帰線期間に歪補正波形が垂直偏向電流
に重畳されず、第２図りの電流波形となる。したがって
インタレースが劣化することを防止できる。
なお、スイッチング回路７によシミ圧−電流変換出力回
路５の出力を短絡することになるが電圧−電流変換出力
回路５の出力電流は、入力電圧を変換した電流値に抑え
られるので、電圧−電流変換出力回路５が破損すること
はない。
路５の出力を短絡することになるが電圧−電流変換出力
回路５の出力電流は、入力電圧を変換した電流値に抑え
られるので、電圧−電流変換出力回路５が破損すること
はない。
一方、上記したように、垂直帰線期間の間歪補正用出力
トランス６０１次側を短絡すること゛ により、垂直
偏向コイル２に直列に接続されている歪補正屈出力トラ
ンス６の２次側が等測的に短絡され、垂直偏向回路の総
合インダクタンスが減少する。したがって、歪補正屈出
力トランス６を垂直偏向回路に挿入したことによる垂直
帰線期間の増加を低減できる。
トランス６０１次側を短絡すること゛ により、垂直
偏向コイル２に直列に接続されている歪補正屈出力トラ
ンス６の２次側が等測的に短絡され、垂直偏向回路の総
合インダクタンスが減少する。したがって、歪補正屈出
力トランス６を垂直偏向回路に挿入したことによる垂直
帰線期間の増加を低減できる。
第３図は、本発明における電圧−電流変換出力回路５．
スイッチング回路７の具体例を示すもので、第１図と同
一部分には同一符号を付し説明は省略する。第３図にお
いて、８は電圧−電流変換出力回路５の電源端子、９は
ＮＰＮ形トラン？スタ、１０はエミッタ抵抗、 １１
．１２はバイアス抵抗、１３は結合コンデンサ、１４は
ＰＮＰ形トランジスタ、１５は逆電流防止用ダイオード
である。
スイッチング回路７の具体例を示すもので、第１図と同
一部分には同一符号を付し説明は省略する。第３図にお
いて、８は電圧−電流変換出力回路５の電源端子、９は
ＮＰＮ形トラン？スタ、１０はエミッタ抵抗、 １１
．１２はバイアス抵抗、１３は結合コンデンサ、１４は
ＰＮＰ形トランジスタ、１５は逆電流防止用ダイオード
である。
以下、この回路の動作について簡単に説明する。平衡変
調回路４（図示せず）からの歪補正電圧波形が、電圧−
電流変換出力回路５０入力端子Ｃに印加され、結合コン
デンサ１３を通してＮＰＮ形トランジスタ９のベースに
加わる。ＮＰＮ形トランジスタ９のエミッタ抵抗１０に
より、ベースに印加された歪補正電圧波形がエミッタ電
流に変換され、したがって、コレクタ電流として歪補正
電流波形が得られ、歪補正屈出力トランス６の１次側に
歪補正電流を流している。
調回路４（図示せず）からの歪補正電圧波形が、電圧−
電流変換出力回路５０入力端子Ｃに印加され、結合コン
デンサ１３を通してＮＰＮ形トランジスタ９のベースに
加わる。ＮＰＮ形トランジスタ９のエミッタ抵抗１０に
より、ベースに印加された歪補正電圧波形がエミッタ電
流に変換され、したがって、コレクタ電流として歪補正
電流波形が得られ、歪補正屈出力トランス６の１次側に
歪補正電流を流している。
また、スイッチング回路７のＰＮＰＮ上形ンジスタ１４
０ペースに第２図Ｅに示す負極性の垂直帰線パルスが印
加され、垂直帰線期間、 ＰＮＰＮ上形ンジスタ１４は
ＯＮとなり、歪補正用出力トランス６の１次側を短絡す
る。なお、逆電流防止用ダイオード１４はＰＮＰ形トラ
ンジスタ１４に。
０ペースに第２図Ｅに示す負極性の垂直帰線パルスが印
加され、垂直帰線期間、 ＰＮＰＮ上形ンジスタ１４は
ＯＮとなり、歪補正用出力トランス６の１次側を短絡す
る。なお、逆電流防止用ダイオード１４はＰＮＰ形トラ
ンジスタ１４に。
ｐＮｐ形トランジスタ１４がＯＦＦの時逆電流が流れる
ことを防止している。
ことを防止している。
第４図は、本発明における電圧−電流変換出力回路５．
スイッチング回路７の他の具体例を示すもので、第３図
と同一部分には同一符号を付し説明は省略する。第４図
において、第３図と異なる点は、第５図におけるＮＰＮ
形トランジスタ９ 、 ＰＮＰ形トランジスタ１４が、
それぞれＰＮＰ形トランジスタ１６．ＮＰＮ形トランジ
スタ１７で構成され、またスイッチング回路７の入力端
子Ｅに印加される垂直帰線パルスの極性が、第５図の負
極性から正極性に変換されていることで、動作は全く同
一である。
スイッチング回路７の他の具体例を示すもので、第３図
と同一部分には同一符号を付し説明は省略する。第４図
において、第３図と異なる点は、第５図におけるＮＰＮ
形トランジスタ９ 、 ＰＮＰ形トランジスタ１４が、
それぞれＰＮＰ形トランジスタ１６．ＮＰＮ形トランジ
スタ１７で構成され、またスイッチング回路７の入力端
子Ｅに印加される垂直帰線パルスの極性が、第５図の負
極性から正極性に変換されていることで、動作は全く同
一である。
本発明によれば、上下糸巻歪補正回路によるインタンー
スの劣化を防ぐと共に、歪補正用出力トランスが垂直偏
向回路に挿入されたことによる垂直帰線期間の増加も防
止することができる。
スの劣化を防ぐと共に、歪補正用出力トランスが垂直偏
向回路に挿入されたことによる垂直帰線期間の増加も防
止することができる。
第１図は本発明の一実施例としての上下糸巻歪補正回路
を示す構成図、第２図はその動作波形図、第３図は第１
図における要部の具体例を示す回路図、第４図は第１図
における要部の他の具体例を示す回路図、である。 １・・・・・・・・・・・・垂直偏向出力回路２・・・
・・・・・・・・・垂直偏向コイル３・・・・・・・・
・・・・帰還抵抗 ４・・・・・・・・・・・・平衡変調回路５・・・・・
・・・・・・・電圧−電流変換出力回路６・・・・・・
・・・・・・歪補正用出力トランス７・・・・・・・・
・・・・スイッチング回路、′−□
を示す構成図、第２図はその動作波形図、第３図は第１
図における要部の具体例を示す回路図、第４図は第１図
における要部の他の具体例を示す回路図、である。 １・・・・・・・・・・・・垂直偏向出力回路２・・・
・・・・・・・・・垂直偏向コイル３・・・・・・・・
・・・・帰還抵抗 ４・・・・・・・・・・・・平衡変調回路５・・・・・
・・・・・・・電圧−電流変換出力回路６・・・・・・
・・・・・・歪補正用出力トランス７・・・・・・・・
・・・・スイッチング回路、′−□
Claims (1)
- 垂直偏向コイルと歪補正用出力トランスの２次側を直列
に接続し、前記歪補正用出力トランスの１次側に上下糸
巻歪補正電流を流し、前記垂直偏向コイルに上下糸巻歪
補正電流を重畳した偏向電流を流すようにした陰極線管
表示装置の上下糸巻歪補正回路において、前記歪補正用
出力トランスの１次側を、スイッチング回路により垂直
帰線期間、短絡するようにしたことを特徴とする上下糸
巻歪補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16981185A JPS6231268A (ja) | 1985-08-02 | 1985-08-02 | 上下糸巻歪補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16981185A JPS6231268A (ja) | 1985-08-02 | 1985-08-02 | 上下糸巻歪補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231268A true JPS6231268A (ja) | 1987-02-10 |
Family
ID=15893336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16981185A Pending JPS6231268A (ja) | 1985-08-02 | 1985-08-02 | 上下糸巻歪補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166972B2 (en) | 2001-03-15 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Vertical deflection apparatus |
-
1985
- 1985-08-02 JP JP16981185A patent/JPS6231268A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166972B2 (en) | 2001-03-15 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Vertical deflection apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048544A (en) | Switched vertical deflection system | |
| JPS6044862B2 (ja) | 偏向回路 | |
| US5469029A (en) | Deflection apparatus for raster scanned CRT displays | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| US3689797A (en) | Circuit arrangement in a picture display device utilizing a stabilized supply voltage circuit | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| KR930012094B1 (ko) | 집속 전압 발생용 회로 | |
| US4381477A (en) | Circuit for a picture display device for converting an input d.c. voltage into an output d.c. voltage | |
| JPS6231268A (ja) | 上下糸巻歪補正回路 | |
| US4607195A (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| US4390818A (en) | Television receiver | |
| IE41941B1 (en) | Deflection system such as for television receivers including a switched mode vertical (field) deflection circuit | |
| GB2278985A (en) | Deflection apparatus for raster scanned CRT displays | |
| US4719394A (en) | Horizontal output circuit | |
| JPS61117977A (ja) | 垂直偏向回路 | |
| US5177411A (en) | CRT correcting circuit | |
| EP0444868B1 (en) | Raster corrected vertical deflection circuit | |
| US3965391A (en) | Balanced drive horizontal deflection circuitry with centering | |
| JP2539399B2 (ja) | 高圧発生回路 | |
| JP2003511916A (ja) | ダイナミックｓ補正 | |
| JPH043663A (ja) | 偏向ひずみ補正回路 | |
| JP2593916B2 (ja) | コンバーゼンス・ドライブ回路 | |
| JP2519733B2 (ja) | 水平出力回路 | |
| JPH10112811A (ja) | 画像歪み補正及び偏向装置 | |
| JP2695849B2 (ja) | 水平出力回路 |