JPS6230330A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS6230330A JPS6230330A JP16895585A JP16895585A JPS6230330A JP S6230330 A JPS6230330 A JP S6230330A JP 16895585 A JP16895585 A JP 16895585A JP 16895585 A JP16895585 A JP 16895585A JP S6230330 A JPS6230330 A JP S6230330A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- mask
- substrate
- halide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ドライエツチング方法に係わり、特にテーバ
エツチングを行うためのドライエツチング方法に関する
。
エツチングを行うためのドライエツチング方法に関する
。
近年、高集積デバイスを実現するための方法として、選
択酸化法に代り、３ｉ基板の素子分離領域に溝を掘り、
この溝を酸化シリコン膜で埋込んで素子分離を行うデバ
イス構造が採用されている。
択酸化法に代り、３ｉ基板の素子分離領域に溝を掘り、
この溝を酸化シリコン膜で埋込んで素子分離を行うデバ
イス構造が採用されている。
また、素子分離領域では、その下部にチャネルが形成さ
れるのを防止するために、ボロン等をイオン注入する必
要がある。上記のような埋込み型素子分離領域にボロン
をイオン注入するためには、素子分離用溝の形成に際し
、３ｉ基板をテーバエツチングしなければならない。
れるのを防止するために、ボロン等をイオン注入する必
要がある。上記のような埋込み型素子分離領域にボロン
をイオン注入するためには、素子分離用溝の形成に際し
、３ｉ基板をテーバエツチングしなければならない。
３ｉ基板をテーバエツチングする方法として最近、ハロ
ゲン原子を含有するエツチング用ガス（活性ガス）に、
炭化水素のように放電により重合し堆積物を形成する堆
積用ガスを添加した混合ガスを用いるドライエツチング
方法が提案されている。この方法では、エツチングマス
クの側壁に堆積用ガスによる堆積膜を形成しながら、基
板をエツチングすることにより、テーバエツチングする
ことが可能となる。
ゲン原子を含有するエツチング用ガス（活性ガス）に、
炭化水素のように放電により重合し堆積物を形成する堆
積用ガスを添加した混合ガスを用いるドライエツチング
方法が提案されている。この方法では、エツチングマス
クの側壁に堆積用ガスによる堆積膜を形成しながら、基
板をエツチングすることにより、テーバエツチングする
ことが可能となる。
しかしながら、本発明者等がこの方法を実際に行ったと
ころ、密なパターン形状と粗なパターン形状とで加工形
状が異なると云う問題が生じることが判明した。以下、
この問題を、第５図（ａ）（ｂ）を参照して説明する。
ころ、密なパターン形状と粗なパターン形状とで加工形
状が異なると云う問題が生じることが判明した。以下、
この問題を、第５図（ａ）（ｂ）を参照して説明する。
なお、この例ではエツチング用ガスとしてＣ２２、堆積
用炭化水素ガスとしてＣＨ４を用いた。
用炭化水素ガスとしてＣＨ４を用いた。
被処理基体５１はＰ型（１００）Ｓｉ基板で、エツチン
グマスク５２は９５０［’Ｃ］湿式酸化法で形成したＳ
ｉＯ２膜である。まず、マスク領域とエツチング領域と
の面積が略等しいパターンでは、第５図（ａ）に示す如
く、マスク端部からテーバが形成される。なお、図中５
３は堆積膜である。これに対し、ＳｉＯ２マスクに比べ
被エツチング部であるＳｉの面積が非常に大きい場合、
第５図（ｂ）に示す如く、マスク周辺に０．２〜０．３
［μｍ］幅でエツチングされない領域５４が生じる。
グマスク５２は９５０［’Ｃ］湿式酸化法で形成したＳ
ｉＯ２膜である。まず、マスク領域とエツチング領域と
の面積が略等しいパターンでは、第５図（ａ）に示す如
く、マスク端部からテーバが形成される。なお、図中５
３は堆積膜である。これに対し、ＳｉＯ２マスクに比べ
被エツチング部であるＳｉの面積が非常に大きい場合、
第５図（ｂ）に示す如く、マスク周辺に０．２〜０．３
［μｍ］幅でエツチングされない領域５４が生じる。
ここで、エツチングされない領域の生じる理由は明らか
でないが、一種のローディング効果と絶縁物であるＳｉ
Ｏ２マスクのチャージアップとが原因として考えられる
。即ち、第５図（ａ＞の場合には、同図（ｂ）に比べ８
１の露出面積が少ないためＣｌ２の消費が少なく、ＣＨ
４はＣ／２２との反応や５ｉＯｚマスクの０２と反応し
て消費され、デポジションの量は少なくなる。逆に、第
５図（ｂ）では、Ｃｌ２２の消費が多くなり、ＳｉＯ２
マスクの０２も少なくなるため、０℃２や０２との反応
で消費されるＣＨ４の量は少なくなり、従ってデポジシ
ョンの量は多くなる。これが、所謂ローディング効果で
ある。
でないが、一種のローディング効果と絶縁物であるＳｉ
Ｏ２マスクのチャージアップとが原因として考えられる
。即ち、第５図（ａ＞の場合には、同図（ｂ）に比べ８
１の露出面積が少ないためＣｌ２の消費が少なく、ＣＨ
４はＣ／２２との反応や５ｉＯｚマスクの０２と反応し
て消費され、デポジションの量は少なくなる。逆に、第
５図（ｂ）では、Ｃｌ２２の消費が多くなり、ＳｉＯ２
マスクの０２も少なくなるため、０℃２や０２との反応
で消費されるＣＨ４の量は少なくなり、従ってデポジシ
ョンの量は多くなる。これが、所謂ローディング効果で
ある。
また、マスクのチャージアップがあると、第５図（ａ）
の場合は、３ｉ面に垂直に入射してきたイオンは両側に
ＳｉＯ２マスクが存在するため、チャージアップによる
イオンの曲げられる角度は互いに相殺されて小さくなる
。これに対し、第５図（ｂ）の場合は、周りに５ｉＯｚ
マスクが存在しないので、イオンの曲げられる角度は大
きくなり、ＳｉＯ２マスクの周辺にエツチングされない
部分が生じる。
の場合は、３ｉ面に垂直に入射してきたイオンは両側に
ＳｉＯ２マスクが存在するため、チャージアップによる
イオンの曲げられる角度は互いに相殺されて小さくなる
。これに対し、第５図（ｂ）の場合は、周りに５ｉＯｚ
マスクが存在しないので、イオンの曲げられる角度は大
きくなり、ＳｉＯ２マスクの周辺にエツチングされない
部分が生じる。
そして、第５図（ｂ）に示す如くマスクの側部にエツチ
ングされない領域が残ることは、デバイスを作成した場
合に各種の不都合を生じることになる。また、上記の問
題はガスをＣｌ２２とＣＨＦ３との混合ガスに代えても
同様に生でいた。
ングされない領域が残ることは、デバイスを作成した場
合に各種の不都合を生じることになる。また、上記の問
題はガスをＣｌ２２とＣＨＦ３との混合ガスに代えても
同様に生でいた。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、パターンの粗密に関係なく、マスクに
沿ったテーパエツチングを行うことができ、デバイスの
特性面上等に寄与し得るドライエツチング方法を提供す
ることにある。
とするところは、パターンの粗密に関係なく、マスクに
沿ったテーパエツチングを行うことができ、デバイスの
特性面上等に寄与し得るドライエツチング方法を提供す
ることにある。
本発明の骨子は、エツチング用ガスに添加する゛琺積用
ガスとして、０２ Ｆ４を用いることにある。
ガスとして、０２ Ｆ４を用いることにある。
本発明者等は、エツチング用ガスとしてＣＱ２、前記堆
積用ガスとして種々のものを用い、ＲＩＥによるテーパ
エツチングの実験を行った。その結果、堆積用ガスとし
て０２ Ｆ４を用いた場合、Ｓ＋０２マスクの周辺には
デポジションが起り難く、マスクに沿ってテーパエツチ
ングができることを見出した。さらに、パターンの粗密
に拘りなく、マスクに沿ったテーパエツチングが達成さ
れることも判明した。
積用ガスとして種々のものを用い、ＲＩＥによるテーパ
エツチングの実験を行った。その結果、堆積用ガスとし
て０２ Ｆ４を用いた場合、Ｓ＋０２マスクの周辺には
デポジションが起り難く、マスクに沿ってテーパエツチ
ングができることを見出した。さらに、パターンの粗密
に拘りなく、マスクに沿ったテーパエツチングが達成さ
れることも判明した。
なお、０２ Ｆ４を用いた場合に、ＣＨ４やＣＨＦ３を
用いた場合の問題（パターンの粗密によりエツチング形
状が異なる）がなくなる理由は未だ判明していないが、
堆積用ガスとして０２ Ｆ４を用いた場合のみに上記問
題が解消されるのが本発明者等の実験により確認されて
いる。
用いた場合の問題（パターンの粗密によりエツチング形
状が異なる）がなくなる理由は未だ判明していないが、
堆積用ガスとして０２ Ｆ４を用いた場合のみに上記問
題が解消されるのが本発明者等の実験により確認されて
いる。
また、堆積用ガスとして０２ Ｆ４を用いた場合、エツ
チング用ガスとしてはＣＱ２に限らず、Ｆ２゜ＳＦｓ、
ハロゲン化硅素、ハロゲン化炭素、ハロゲン化燐、ハロ
ゲン化硼素等であっても、上記と同様の結果が得られた
。
チング用ガスとしてはＣＱ２に限らず、Ｆ２゜ＳＦｓ、
ハロゲン化硅素、ハロゲン化炭素、ハロゲン化燐、ハロ
ゲン化硼素等であっても、上記と同様の結果が得られた
。
本発明はこのような点に看目し、処理室内にハロゲン原
子を含有するエツチング用ガスと薄膜を堆積するための
堆積用ガスとの混合ガスを導入すると共に、上記処理室
内に対向配置された電極間に高周波電力を印加し、これ
らの電極間に放電を生起して該電極間に配置される被□
処理基体を選択エツチングするドライエツチング方法に
おいて、前記堆積用ガスとして０２ Ｆ４を用いるよう
にした方法である。
子を含有するエツチング用ガスと薄膜を堆積するための
堆積用ガスとの混合ガスを導入すると共に、上記処理室
内に対向配置された電極間に高周波電力を印加し、これ
らの電極間に放電を生起して該電極間に配置される被□
処理基体を選択エツチングするドライエツチング方法に
おいて、前記堆積用ガスとして０２ Ｆ４を用いるよう
にした方法である。
本発明によれば、パターンの粗密に拘りなく、マスクに
沿ったテーバエツチングを行うことができる。このため
、集積回路の素子分離用溝形成等に極めて有効であり、
デバイス特性の向上に寄与し得る等の利点がある。
沿ったテーバエツチングを行うことができる。このため
、集積回路の素子分離用溝形成等に極めて有効であり、
デバイス特性の向上に寄与し得る等の利点がある。
以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例方法に使用したドライエツチ
ング装置を模式的に示す概略構成図である。図中１１は
真空処理室であり、この処理室１１内には平行平板電極
１２．１３が設置されている。下部電極１３は接地され
、上部電極１２にはマツチング回路１４を介して高周波
電源１５が接続されている。そして、被処理基体１６は
上部電極１２の下面に配置されるものとなっている。
ング装置を模式的に示す概略構成図である。図中１１は
真空処理室であり、この処理室１１内には平行平板電極
１２．１３が設置されている。下部電極１３は接地され
、上部電極１２にはマツチング回路１４を介して高周波
電源１５が接続されている。そして、被処理基体１６は
上部電極１２の下面に配置されるものとなっている。
また、処理室１１内にはガス導入孔１７から所定のガス
が導入され、処理室１１内のガスはガス排気口１８から
排気される。ここで、処理室１１内に導入するガスとし
ては、エツチング用ガスとしてのＣＪ２２と堆積用ガス
としての０２ Ｆ４との混合ガスが用いられるものとな
っている。
が導入され、処理室１１内のガスはガス排気口１８から
排気される。ここで、処理室１１内に導入するガスとし
ては、エツチング用ガスとしてのＣＪ２２と堆積用ガス
としての０２ Ｆ４との混合ガスが用いられるものとな
っている。
この装置を用いて、第２図に示す如＜Ｓｉ基板２１上に
５ｉ０２マスク２２を形成した試料をエツチングしたと
ころ、堆積膜２３を形成しながらのエツチングが行われ
、８１基板２１にテーバ状の溝が形成された。そしてこ
の場合、マスク面積がその周辺のＳｉ面積より十分に小
さくても、マスク周辺にエツチングされない領域が残る
こともなく、マスクに沿った良好なテーバ形状を得るこ
とができた。
５ｉ０２マスク２２を形成した試料をエツチングしたと
ころ、堆積膜２３を形成しながらのエツチングが行われ
、８１基板２１にテーバ状の溝が形成された。そしてこ
の場合、マスク面積がその周辺のＳｉ面積より十分に小
さくても、マスク周辺にエツチングされない領域が残る
こともなく、マスクに沿った良好なテーバ形状を得るこ
とができた。
次に、本発明の一実施例方法をＭＯＳトランジスタの製
造に適用した例について説明する。
造に適用した例について説明する。
第３図（ａ）〜（ｅ）はＭＯＳトランジスタ製造工程を
示す断面図である。まず、第３図（ａ）に示す如く比抵
抗５〜５０［ΩαコのＰ型３ｉ基板３１を２枚用意し、
それぞれの基板３１の表面に９５０［’Ｃ］湿式酸化に
より厚さ８０００ ［大コの５ｉＯｚ！１３２を形成す
る。続いて、全面にレジスト膜を塗布した後、周知のフ
ォトリソグラフィ工程により、レジストパターン３３を
形成する。
示す断面図である。まず、第３図（ａ）に示す如く比抵
抗５〜５０［ΩαコのＰ型３ｉ基板３１を２枚用意し、
それぞれの基板３１の表面に９５０［’Ｃ］湿式酸化に
より厚さ８０００ ［大コの５ｉＯｚ！１３２を形成す
る。続いて、全面にレジスト膜を塗布した後、周知のフ
ォトリソグラフィ工程により、レジストパターン３３を
形成する。
次いで、ＣＨＦ３１０２混合ガスを用いたＲＩＥにより
、レジストパターン３３をマスクとして、ＳｉＯ２！［
！３２を選択エツチングする。続いて、酸素プラズマ灰
化処理により、第３図（１））に示す如くレジストパタ
ーン３３を剥離したのち、緩衝弗酸中に基板１１を浸漬
してプラズマ灰化中に生成した酸化膜を除去する。
、レジストパターン３３をマスクとして、ＳｉＯ２！［
！３２を選択エツチングする。続いて、酸素プラズマ灰
化処理により、第３図（１））に示す如くレジストパタ
ーン３３を剥離したのち、緩衝弗酸中に基板１１を浸漬
してプラズマ灰化中に生成した酸化膜を除去する。
次いで、Ｓ！０２膜３２をマスクとして、３ｉ基板１１
のエツチング加工（素子分離用溝の形成）を行うが、こ
こで２枚の８１基板１１のうち１枚は従来方法と同様に
Ｃｕ２／Ｃ）−１４混合ガスを用い、他は本発明に係わ
るＣＣ２／Ｃ２Ｆ４混合ガスを用いる。エツチング条件
は、Ｃ２２の流量２０ ［ｓｃｃｍｌ 、ＣＨ４或いは
０２ Ｆ４の流量４［ｓｃｃｍｌ 、エツチング圧力２
０［Ｐａｌ、高周波電力８００ ［Ｗ］とした。この条
件下では、Ｃｆｆ１２／Ｃ＋＋混合ガスを用いた場合、
前記第５図（ｂ）に示したようにＳｉＯ２マスク周辺に
エツチングされない領域が生じた。これに対し、Ｃ２２
／Ｃ２Ｆ４４混ガスを用いた場合、マスク周辺にエツチ
ングされない領域が生じる等の不都合もなく、第３図（
Ｃ）に示す如くマスク（ＳｉＯｚ膜３２）に沿ったテー
バ形状を持つ素子分離用溝３４が形成された。
のエツチング加工（素子分離用溝の形成）を行うが、こ
こで２枚の８１基板１１のうち１枚は従来方法と同様に
Ｃｕ２／Ｃ）−１４混合ガスを用い、他は本発明に係わ
るＣＣ２／Ｃ２Ｆ４混合ガスを用いる。エツチング条件
は、Ｃ２２の流量２０ ［ｓｃｃｍｌ 、ＣＨ４或いは
０２ Ｆ４の流量４［ｓｃｃｍｌ 、エツチング圧力２
０［Ｐａｌ、高周波電力８００ ［Ｗ］とした。この条
件下では、Ｃｆｆ１２／Ｃ＋＋混合ガスを用いた場合、
前記第５図（ｂ）に示したようにＳｉＯ２マスク周辺に
エツチングされない領域が生じた。これに対し、Ｃ２２
／Ｃ２Ｆ４４混ガスを用いた場合、マスク周辺にエツチ
ングされない領域が生じる等の不都合もなく、第３図（
Ｃ）に示す如くマスク（ＳｉＯｚ膜３２）に沿ったテー
バ形状を持つ素子分離用溝３４が形成された。
上記のエツチング後、再び酸素プラズマ灰化処理してエ
ツチング中に堆積したデボ膜を除去する。
ツチング中に堆積したデボ膜を除去する。
次いで、素子分離領域下部にＮ型化防止のため、ボロン
Ｂを加速電圧５０ ［ＫｅＶ］ 、ドーズ量１０”［Ｉ
！Ｊ４］でイオン注入する。続いて、これらの試料を緩
衝弗酸中に浸漬して、５ｉ０２！１３２を除去した後、
０２雰囲気中９５０［’Ｃ］で前酸化を行う。その侵、
テトラエトキシシランをソースガスとして、ＣＶＤ法に
より５ｉＯｚ膜３５を厚さ０．８［μＴｒＬ］堆積する
。そして、５ｉ０２膜３５上にレジストを塗布し、その
表面を平坦化する。次いで、ＣＦ４１０２混合ガスプラ
ズマを使用し、レジストとＣＶＤ−３ｉ０２膜３５との
各エツチング速度が略等しくなる条件下でエツチングを
行い、第３図（ｄ）に示す如くＳｉ基板１１の溝部内に
のみＳ＋０２膜３５を残置させる。
Ｂを加速電圧５０ ［ＫｅＶ］ 、ドーズ量１０”［Ｉ
！Ｊ４］でイオン注入する。続いて、これらの試料を緩
衝弗酸中に浸漬して、５ｉ０２！１３２を除去した後、
０２雰囲気中９５０［’Ｃ］で前酸化を行う。その侵、
テトラエトキシシランをソースガスとして、ＣＶＤ法に
より５ｉＯｚ膜３５を厚さ０．８［μＴｒＬ］堆積する
。そして、５ｉ０２膜３５上にレジストを塗布し、その
表面を平坦化する。次いで、ＣＦ４１０２混合ガスプラ
ズマを使用し、レジストとＣＶＤ−３ｉ０２膜３５との
各エツチング速度が略等しくなる条件下でエツチングを
行い、第３図（ｄ）に示す如くＳｉ基板１１の溝部内に
のみＳ＋０２膜３５を残置させる。
次いで、ｖＩｉ衝弗酸溶液に基板１１を浸漬して残留し
た酸化膜を除去する。続いて、第３図（ｅ）に示す如く
、１０００ ［’Ｃ］の０２雰囲気下でゲート酸化膜３
６を形成した後、多結晶Ｓｉ膜を堆積しこれをパターニ
ングしてゲート電極３７を形成する。さらに、Ａｓをセ
ルファラインでイオン注入し、ソース・ドレイン領域３
８ａ、３８ｂを形成し、９５０ ［’Ｃ］での熱処理に
より活性化を行う。その後、ＣＶＤ−８Ｉ０２膜３９の
形成、コンタクトホールの形成及びＡｆｆｉ−Ｓｉ合金
からなる配線４０．４１．４２を形成することによって
、ＮチャネルＭＯＳトランジスタが完成することになる
。
た酸化膜を除去する。続いて、第３図（ｅ）に示す如く
、１０００ ［’Ｃ］の０２雰囲気下でゲート酸化膜３
６を形成した後、多結晶Ｓｉ膜を堆積しこれをパターニ
ングしてゲート電極３７を形成する。さらに、Ａｓをセ
ルファラインでイオン注入し、ソース・ドレイン領域３
８ａ、３８ｂを形成し、９５０ ［’Ｃ］での熱処理に
より活性化を行う。その後、ＣＶＤ−８Ｉ０２膜３９の
形成、コンタクトホールの形成及びＡｆｆｉ−Ｓｉ合金
からなる配線４０．４１．４２を形成することによって
、ＮチャネルＭＯＳトランジスタが完成することになる
。
このようにして作成したＭＯＳトランジスタを、ドレイ
ン電圧６［Ｖ］、ゲート電圧３［Ｖ］、ソースと基板接
地の条件下でストレスを印加し、しきい値電圧の変化量
を測定した。第４図にチャネル長０．８［μＴｒＬ］の
トランジスタを用いてストレス時間１０’［５ｅｃｌま
で測定した結果を示す。
ン電圧６［Ｖ］、ゲート電圧３［Ｖ］、ソースと基板接
地の条件下でストレスを印加し、しきい値電圧の変化量
を測定した。第４図にチャネル長０．８［μＴｒＬ］の
トランジスタを用いてストレス時間１０’［５ｅｃｌま
で測定した結果を示す。
ＣＪ２２／Ｃ２Ｆ４混合ガスを用いたサンプルに比較し
、Ｃｆｆｚ ／ＣＨ４混合ガスを用いたサンプルでは、
しきい値電圧の変化量が大きいことが判る。
、Ｃｆｆｚ ／ＣＨ４混合ガスを用いたサンプルでは、
しきい値電圧の変化量が大きいことが判る。
この原因は、フィールドイオン注入時にパターン周辺の
エツチングされない領域にもボロンがイオン注入され、
この部分に電界集中を招くためであると考えられる。
エツチングされない領域にもボロンがイオン注入され、
この部分に電界集中を招くためであると考えられる。
かくして本実施例方法によれば、エツチング用ガスとし
てのＣ１１２に添加する堆積用ガスとして０２ Ｆ４を
用いることにより、パターンの粗密に拘りなく、マスク
の周辺にエツチングされない領域を残すことなく、マス
クに沿った良好なテーパエツチングを行うことができる
。このため、素子形成領域の端部にフィールドイオン注
入による反転層が生じる等の不都合を未然に防止するこ
とができ、デバイス特性の向上をはかり得る。また、エ
ツチング装置としては従来装置をそのまま用いることが
でき、堆積用ガスとして０２ Ｆ４を用いるのみで簡易
に実施し得る等の利点がある。
てのＣ１１２に添加する堆積用ガスとして０２ Ｆ４を
用いることにより、パターンの粗密に拘りなく、マスク
の周辺にエツチングされない領域を残すことなく、マス
クに沿った良好なテーパエツチングを行うことができる
。このため、素子形成領域の端部にフィールドイオン注
入による反転層が生じる等の不都合を未然に防止するこ
とができ、デバイス特性の向上をはかり得る。また、エ
ツチング装置としては従来装置をそのまま用いることが
でき、堆積用ガスとして０２ Ｆ４を用いるのみで簡易
に実施し得る等の利点がある。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記エツチング用ガスはＣＱ２に限る
ものではなく、ハロゲン原子を含有するものであればよ
く、Ｆ２ 、ＳＦ６ 、ハロゲン化硅素、ハロゲン化炭
素、ハロゲン化燐或いはハロゲン化硼素等を用いること
ができる。さらに、これらの混合ガスを用いることも可
能である。また、堆積用ガスとしての０２ Ｆ４の添加
量は、所望するテーパ角等の条件に応じて適宜窓めれば
よい。但し、テーバエツチングを達成するためには、１
［％］以上程度の添加量は必要である。ざらに、エツチ
ング時のガス流量、ガス圧力、及び高周波電力等の条件
も、仕様に応じて適宜変更可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
はない。例えば、前記エツチング用ガスはＣＱ２に限る
ものではなく、ハロゲン原子を含有するものであればよ
く、Ｆ２ 、ＳＦ６ 、ハロゲン化硅素、ハロゲン化炭
素、ハロゲン化燐或いはハロゲン化硼素等を用いること
ができる。さらに、これらの混合ガスを用いることも可
能である。また、堆積用ガスとしての０２ Ｆ４の添加
量は、所望するテーパ角等の条件に応じて適宜窓めれば
よい。但し、テーバエツチングを達成するためには、１
［％］以上程度の添加量は必要である。ざらに、エツチ
ング時のガス流量、ガス圧力、及び高周波電力等の条件
も、仕様に応じて適宜変更可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
第１図は本発明の一実施例方法に使用したドライエツチ
ング装置を示す概略構成図、第２図は上記装置を用いた
エツチング作用を説明するための断面図、第３図（ａ）
〜（ｅ）は本発明の一実施例方法に係わるＭＯＳトラン
ジスタ製造工程を示す断面図、第４図はストレス時間に
対するしきい値電圧の変化を示す特性図、第５図（ａ＞
（ｂ）は従来方法の問題点を説明するための断面図であ
る。 １１・・・真空処理室、１２．１３・・・平行平板電極
、１５・・・高周波電源、１６．２１．３１・・・Ｓｉ
基板（被処理基体）、１７・・・ガス導入孔、１８・・
・ガス排気口、２２．３２・・・Ｓ ｉ ０２ Ｔｉｔ
（エッチングマスフ）、２３・・・堆積膜、３４・・
・素子分離用溝、３５．３９・・・ＣＶＤ−８ｉ○２膜
、３６・・・ゲート酸化膜、３７・・・ゲート電極、４
０．４１．４２・・・配線。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 （ａ） （ｂ） 第５図
ング装置を示す概略構成図、第２図は上記装置を用いた
エツチング作用を説明するための断面図、第３図（ａ）
〜（ｅ）は本発明の一実施例方法に係わるＭＯＳトラン
ジスタ製造工程を示す断面図、第４図はストレス時間に
対するしきい値電圧の変化を示す特性図、第５図（ａ＞
（ｂ）は従来方法の問題点を説明するための断面図であ
る。 １１・・・真空処理室、１２．１３・・・平行平板電極
、１５・・・高周波電源、１６．２１．３１・・・Ｓｉ
基板（被処理基体）、１７・・・ガス導入孔、１８・・
・ガス排気口、２２．３２・・・Ｓ ｉ ０２ Ｔｉｔ
（エッチングマスフ）、２３・・・堆積膜、３４・・
・素子分離用溝、３５．３９・・・ＣＶＤ−８ｉ○２膜
、３６・・・ゲート酸化膜、３７・・・ゲート電極、４
０．４１．４２・・・配線。 出願人代理人 弁理士 鈴江武彦 第１図 第２図 第３図 （ａ） （ｂ） 第５図
Claims (3)
- （１）処理室内にハロゲン原子を含有するエッチング用
ガスと薄膜を堆積するための堆積用ガスとの混合ガスを
導入すると共に、上記処理室内に対向配置された電極間
に高周波電力を印加し、これらの電極間に放電を生起し
て該電極間に配置される被処理基体を選択エッチングす
るドライエッチング方法において、前記堆積用ガスとし
てテトラフロロエチレン（Ｃ＿２Ｆ＿４）を用いたこと
を特徴とするドライエッチング方法。 - （２）前記エッチング用ガスとして、Ｃｌ＿２、Ｆ＿２
、ＳＦ＿６、ハロゲン化硅素、ハロゲン化炭素、ハロゲ
ン化燐及びハロゲン化硼素の少なくとも１種を用いたこ
とを特徴とする特許請求の範囲第１項記載のドライエッ
チング方法。 - （３）前記被処理基体として、表面にＳｉＯ＿２マスク
が形成されたＳｉ基板を用いたことを特徴とする特許請
求の範囲第１項記載のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16895585A JPS6230330A (ja) | 1985-07-31 | 1985-07-31 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16895585A JPS6230330A (ja) | 1985-07-31 | 1985-07-31 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230330A true JPS6230330A (ja) | 1987-02-09 |
Family
ID=15877648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16895585A Pending JPS6230330A (ja) | 1985-07-31 | 1985-07-31 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230330A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| US6716769B1 (en) * | 1995-06-02 | 2004-04-06 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US7294578B1 (en) | 1995-06-02 | 2007-11-13 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
-
1985
- 1985-07-31 JP JP16895585A patent/JPS6230330A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316616A (en) * | 1988-02-09 | 1994-05-31 | Fujitsu Limited | Dry etching with hydrogen bromide or bromine |
| US6716769B1 (en) * | 1995-06-02 | 2004-04-06 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US7294578B1 (en) | 1995-06-02 | 2007-11-13 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US7429535B2 (en) | 1995-06-02 | 2008-09-30 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
| US7709343B2 (en) | 1995-06-02 | 2010-05-04 | Micron Technology, Inc. | Use of a plasma source to form a layer during the formation of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629237A (en) | Taper etching without re-entrance profile | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| EP0036144B1 (en) | Method for selective reactive ion etching of silicon | |
| US5851926A (en) | Method for etching transistor gates using a hardmask | |
| US6821858B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPH0358173B2 (ja) | ||
| KR960002600A (ko) | 반도체집적회로장치의 제조방법 | |
| US9780191B2 (en) | Method of forming spacers for a gate of a transistor | |
| JPH0563188A (ja) | 半導体装置の製造方法 | |
| JPS59207632A (ja) | 金属ケイ化物又はケイ化物・ポリシリコン二重層構造の製造方法 | |
| US4374699A (en) | Method of manufacturing a semiconductor device | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPS6230330A (ja) | ドライエツチング方法 | |
| US6200868B1 (en) | Insulated gate type semiconductor device and process for producing the device | |
| JPS628512B2 (ja) | ||
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JP2563206B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3716007B2 (ja) | 半導体装置の製造方法 | |
| JP2003133285A (ja) | 半導体装置の製造方法 | |
| JPH01196819A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6066435A (ja) | 薄膜形成方法 | |
| JP2003100868A (ja) | 半導体装置およびその製造方法 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 | |
| KR100226216B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100257157B1 (ko) | 반도체 소자의 제조방법 |