JPS62299041A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62299041A JPS62299041A JP61143395A JP14339586A JPS62299041A JP S62299041 A JPS62299041 A JP S62299041A JP 61143395 A JP61143395 A JP 61143395A JP 14339586 A JP14339586 A JP 14339586A JP S62299041 A JPS62299041 A JP S62299041A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- photoresist
- beam lead
- bonding
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 238000005530 etching Methods 0.000 abstract description 5
- 238000009713 electroplating Methods 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、テープキャリア方式においてフィルムキャリ
アに支持されたビームリードにより半導体チップとの接
続を行う半導体装置の製造方法に関する。
アに支持されたビームリードにより半導体チップとの接
続を行う半導体装置の製造方法に関する。
従来、テープキャリア方式（通常ＴＡＢ方式という）で
は、必要な電気的接続を得るために半導体チップのボン
ディングパッド上にバンプと称する金属突起を形成し、
前記金属突起とビームリードの先端部分との接合を行っ
ていた。
は、必要な電気的接続を得るために半導体チップのボン
ディングパッド上にバンプと称する金属突起を形成し、
前記金属突起とビームリードの先端部分との接合を行っ
ていた。
半導体チップ側にバンブを設けることは通常の半導体チ
ップの製造方法にさらにバンブ形成工程を付加すること
になり、歩留１りを考り曳するとコストアップになる。
ップの製造方法にさらにバンブ形成工程を付加すること
になり、歩留１りを考り曳するとコストアップになる。
そこで近年第３図、第４図に示すように半導体チップ３
上のボンディングパッド２上にバンプを設けず、ビーム
リード１側にバンプを設ける例が見らｎる。
上のボンディングパッド２上にバンプを設けず、ビーム
リード１側にバンプを設ける例が見らｎる。
上記第３図で示した転写バンプと呼ばｎる方法は、ビー
ムリード１上にバンブ５ａを後で別に設ける（転写する
という）ものであるが、バンブ５ａを転写するためのボ
ンディング工程が必要になる。また、バンブ５ａが大き
くなるので、ビームリード間隔は広くとらねばならず、
最小限１２０μｍ程度の間隔になり、チップの小型化が
できないという欠点がある。
ムリード１上にバンブ５ａを後で別に設ける（転写する
という）ものであるが、バンブ５ａを転写するためのボ
ンディング工程が必要になる。また、バンブ５ａが大き
くなるので、ビームリード間隔は広くとらねばならず、
最小限１２０μｍ程度の間隔になり、チップの小型化が
できないという欠点がある。
第４図で示した方法は、ビームリードｌそのものにエツ
チングなどでバンプ５ｂｌ形成したフィルムキャリアを
用いるもので、バンブ５ｂの大きさはビームリード幅に
おさまるので、上記の転写バンプ５ａのような欠点がな
い。しかしバンブ５ｂはビームリード素材そのもので形
成され、単に表面に薄いバリアメタルとなる金属メッキ
層６と接合のための金属メッキＩ’ｍ７があるだけであ
るから、バンブ５ｂは硬く、半導体チップ３上のボンデ
ィングパッド２とのボンディング結合が良好でないとい
う欠点がある。
チングなどでバンプ５ｂｌ形成したフィルムキャリアを
用いるもので、バンブ５ｂの大きさはビームリード幅に
おさまるので、上記の転写バンプ５ａのような欠点がな
い。しかしバンブ５ｂはビームリード素材そのもので形
成され、単に表面に薄いバリアメタルとなる金属メッキ
層６と接合のための金属メッキＩ’ｍ７があるだけであ
るから、バンブ５ｂは硬く、半導体チップ３上のボンデ
ィングパッド２とのボンディング結合が良好でないとい
う欠点がある。
本発明の目的は改良されたフィルムキャリアに支持づｒ
たビームリードによる半導体装置の製造方法を提供する
ことｉＣある。
たビームリードによる半導体装置の製造方法を提供する
ことｉＣある。
本発明では、半導体チップのボンディングパッドと接合
すべきビームリードの先端部分に前記ビームリードの素
材とは異なる金属を嵌合し、突出させた構造を持たせ、
前記部分で半導体テップと接合させるようＫしている。
すべきビームリードの先端部分に前記ビームリードの素
材とは異なる金属を嵌合し、突出させた構造を持たせ、
前記部分で半導体テップと接合させるようＫしている。
ビームリードのボンデ外ングすべき部分にボンデインク
性の良い金属でボンディングに必要な危小面積の突起を
構成することができる。
性の良い金属でボンディングに必要な危小面積の突起を
構成することができる。
以下に図面を参照してこの発明の実施例を詳細に説明す
る。第１図は本発明による半導体装置のビームリードと
半導体チップとの後金部分の縦断面図である。ビームリ
ード１はその先端部に接合に適した金属によるバンプ４
を持ち、このバンブ４により半導体チップ３のボンディ
ングパッド２に接合されている。このような構造は第２
図に例示する工程？経ることによって実現することがで
きる。先ず、フィルムキャリア １０２に積層された銅
等のビームリード素材１０１にホトレジスト１０３を塗
布し、通常のホトリソグラフィ技術及びエツチング技術
によシ半導体チップとの接合が必要な部分に開口部１０
４を設ける（第２図（ａ））。その後、ホトレジストに
よる裏止め１０５ｆ！：施したうえで開口部１０４によ
りビームリード素材１０′Ｌをエツチングして貫゛ｍ孔
を設け（第２図（ｂ） ） ％ この部分にビームリー
ド素材１０１を電極として電解めっきを行い、バンブ１
０６ ！ｘ得る（第２図（Ｃ））。バンプ材料としては
ボンディング性がよければ材料を選ばないが通常金が良
好である。そして、ホトレジスト１０３金除去しく第２
図（ｄ＋ ） 、再度ホトレジスト１０７’ｅｆｆｌ布
しエツチングしてビームリードとしてのバターニングを
行う（第２図（ｅ））。次にホトレジスト１０７と裏止
め１０５ヲ除去しく第２図（ｆ） ） 、 ビームリ
ード素材１０１？選択エツチングすることによりバンブ
１０６を突出せしめて接合に適した形状とする（第２図
（ｇ））。そして、半導体チップ１０８？熱圧着ボンデ
ィングすることにより所期の半導体装置を得る（第２図
（ｈ））。
る。第１図は本発明による半導体装置のビームリードと
半導体チップとの後金部分の縦断面図である。ビームリ
ード１はその先端部に接合に適した金属によるバンプ４
を持ち、このバンブ４により半導体チップ３のボンディ
ングパッド２に接合されている。このような構造は第２
図に例示する工程？経ることによって実現することがで
きる。先ず、フィルムキャリア １０２に積層された銅
等のビームリード素材１０１にホトレジスト１０３を塗
布し、通常のホトリソグラフィ技術及びエツチング技術
によシ半導体チップとの接合が必要な部分に開口部１０
４を設ける（第２図（ａ））。その後、ホトレジストに
よる裏止め１０５ｆ！：施したうえで開口部１０４によ
りビームリード素材１０′Ｌをエツチングして貫゛ｍ孔
を設け（第２図（ｂ） ） ％ この部分にビームリー
ド素材１０１を電極として電解めっきを行い、バンブ１
０６ ！ｘ得る（第２図（Ｃ））。バンプ材料としては
ボンディング性がよければ材料を選ばないが通常金が良
好である。そして、ホトレジスト１０３金除去しく第２
図（ｄ＋ ） 、再度ホトレジスト１０７’ｅｆｆｌ布
しエツチングしてビームリードとしてのバターニングを
行う（第２図（ｅ））。次にホトレジスト１０７と裏止
め１０５ヲ除去しく第２図（ｆ） ） 、 ビームリ
ード素材１０１？選択エツチングすることによりバンブ
１０６を突出せしめて接合に適した形状とする（第２図
（ｇ））。そして、半導体チップ１０８？熱圧着ボンデ
ィングすることにより所期の半導体装置を得る（第２図
（ｈ））。
以上説明した様に本発明ではビームリード幅内に接合用
のバンブを嵌合することによりビームリード間隔？犠牲
にすることがない。またバンブとして、ボンディング性
のよい金属のものを使用することにより半導体チップの
ボンディングパッドとのボンディング結合は極めてｌ子
である。半導体チップの製造工程には、バンプ形成工程
が省かｎ、この工程に起因する歩留低下がなく、チップ
歩留が向上する。
のバンブを嵌合することによりビームリード間隔？犠牲
にすることがない。またバンブとして、ボンディング性
のよい金属のものを使用することにより半導体チップの
ボンディングパッドとのボンディング結合は極めてｌ子
である。半導体チップの製造工程には、バンプ形成工程
が省かｎ、この工程に起因する歩留低下がなく、チップ
歩留が向上する。
第１図〜第２図は本発明の一実施例に係り、第１図は半
導体装置のビームリードと半導体チップとの接合部分の
縦断面図、第２図はビームリードのバンブ形成から半導
体チップ組立までの工程を示す図、第３図、第４図は従
来例による半導体装置の接合部分の縦断面図である。 １・・・ビームリード、２・・・ボンディングパッド、
３・・・半導体チップ、４．５ａ、５ｂ・・・バンブ、
６．７・・・金属メッキ層、１０１・・・ビームリード
素材、１０２・・・フィルムキャリア、１０３．１０７
・・・ホトレジスト、１０５・・・ホトレジストによる
夷止め、１０６・・・バンブ、１０８・・・半導体チッ
プ。
導体装置のビームリードと半導体チップとの接合部分の
縦断面図、第２図はビームリードのバンブ形成から半導
体チップ組立までの工程を示す図、第３図、第４図は従
来例による半導体装置の接合部分の縦断面図である。 １・・・ビームリード、２・・・ボンディングパッド、
３・・・半導体チップ、４．５ａ、５ｂ・・・バンブ、
６．７・・・金属メッキ層、１０１・・・ビームリード
素材、１０２・・・フィルムキャリア、１０３．１０７
・・・ホトレジスト、１０５・・・ホトレジストによる
夷止め、１０６・・・バンブ、１０８・・・半導体チッ
プ。
Claims (1)
- テープキャリア方式において、半導体チップのボンディ
ングパッドと接合すべきビームリードの先端部分に前記
ビームリードの素材と異なる金属を嵌合し、突出させた
構造を持たせ、前記部分で半導体チップと接合させるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143395A JPS62299041A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143395A JPS62299041A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62299041A true JPS62299041A (ja) | 1987-12-26 |
Family
ID=15337765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61143395A Pending JPS62299041A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62299041A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102935A (ja) * | 1987-10-16 | 1989-04-20 | Casio Comput Co Ltd | バンプ形成方法 |
| EP0747955A2 (de) * | 1995-06-07 | 1996-12-11 | Deutsche Telekom AG | Hybridschaltung und Verfahren zur Herstellung derselben |
| US6764936B2 (en) * | 2000-04-10 | 2004-07-20 | Onix Microsystems, Inc. | Mechanical landing pad formed on the underside of a MEMS device |
-
1986
- 1986-06-18 JP JP61143395A patent/JPS62299041A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102935A (ja) * | 1987-10-16 | 1989-04-20 | Casio Comput Co Ltd | バンプ形成方法 |
| EP0747955A2 (de) * | 1995-06-07 | 1996-12-11 | Deutsche Telekom AG | Hybridschaltung und Verfahren zur Herstellung derselben |
| EP0747955A3 (de) * | 1995-06-07 | 1999-04-14 | Deutsche Telekom AG | Hybridschaltung und Verfahren zur Herstellung derselben |
| US6764936B2 (en) * | 2000-04-10 | 2004-07-20 | Onix Microsystems, Inc. | Mechanical landing pad formed on the underside of a MEMS device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6763585B2 (en) | Method for producing micro bump | |
| JPS62299041A (ja) | 半導体装置の製造方法 | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000100821A (ja) | 半導体装置およびその製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH02237119A (ja) | バンプ電極形成方法 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JPS63239852A (ja) | 半導体装置 | |
| JPS6020936Y2 (ja) | 半導体装置 | |
| JPH05206221A (ja) | Ｉｃチップの接続構造およびその方法 | |
| JPH0357223A (ja) | 半導体装置 | |
| JPH0426149A (ja) | リードフレームおよびリードフレームと半導体素子の接続方法 | |
| JP2003188204A (ja) | 半導体装置 | |
| JP3389712B2 (ja) | Ｉｃチップのバンプ形成方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JPS58182238A (ja) | 電子部品 | |
| JPH0737932A (ja) | 半導体装置およびその実装方法 | |
| JPH06112275A (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JPS6410936B2 (ja) | ||
| JP2739797B2 (ja) | Ｔａｂ型半導体装置 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JPH0547848A (ja) | 半導体装置 | |
| JP2008160017A (ja) | 半導体パッケージ及びその製造方法 |