JPS62298299A - デイジタル走査検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔概　要〕 ディジタル走査検出回路の監視信号検出精度を大きく左
右させるその一構成要素たるアナログ／ディジタル変換
器のオフセント量をその検出に用いられる基準信号の平
均化により除き、監視信号の検出精度を高めた。

〔産業上の利用分野〕

本発明はディジタル走査検出回路に関し、更に詳しく言
えば、監視信号検出精度の向上のために用いられる基準
信号の平均化処理を採用したディジタル走査検出回路に
関する。

ディジタル交換機の加入者回路に備わっていなければな
らない機能の１つとして、加入者のオフフック／オンフ
ック状態等の状態変化を監視する監視機能がある。

このような監視機能を実現する手段として、各加入者回
路からのアナログ監視信号を時分割多重化してディジタ
ル信号に変換し、これらを対応するディジタル判定値と
ディジタル比較器で時分割的に比較してその出力を発生
するディジタル走査検出回路が開発乃至実用に供されつ
つある。

この回路には上述の如きアナログ／ディジタル変換のた
めの回路を必須のものとするが、この回路には直流オフ
セットがある故、これによりディジタル走査検出回路の
監視機能が損なわれないことが必要である。

〔従来の技術〕

第５図は従来のディジタル走査回路例を示す。

この回路の動作を要約して言えば次の通りである。

監視対象たるアナログ監視信号Ｓ１乃至Ｓｎは多重化ス
イッチ１００にて順次走査され、その走査されたタイム
スロット対応のアナログ監視信号ｍがそのタイムスロッ
トの間だけ順次にアナログ／ディジタル変換器１０２へ
与えられる。

このアナログ／ディジタル変換器１０２から順次に出力
されるディジタル値ｄ１乃至ｄｎは比較部１０４におい
て、それらディジタル値ｄ１乃至ｄｎと同期して判定値
発生＄１０６からディジタル比較器１０８へ供給される
ディジタル判定値Ｖ１乃至ｖｎと比較される。

この比較において、ディジタル判定値の方がアナログ／
ディジタル変換器１０２の出力値より大きいならば、“
０”なる検出信号が比較器１０４から発生され、逆に小
さいならば“１”なる検出信号が比較器１０４から発生
される。

このような検出を行なうには、上述のところから明らか
な如く、アナログ／ディジタル変換器１０２を必須のも
のとしているが、このアナログ／ディジタル変換器１０
２の主要構成部品である演算増幅器は、一般的には数ミ
リボルト乃至数十ミリボルトのオフセット電圧を発生さ
せるものであり、そのオフセント電圧は演算増幅器の使
用電源電圧もしくは使用温度条件により常に一定では無
く、時間的に不安定なものである。この為、アナログ／
ディジタル変換器１０２の出力するディジタル信号ｄ１
乃至ｄｎはオフセント電圧の影響を受けて、アナログ監
視信号Ｓ１乃至Ｓｎに完全に比例したものでないオフセ
ット成分を含んだものとして出力され、その結果、ディ
ジタル判定値■１乃至ｖｎによる判定結果に誤りを生ず
る虞があった。

これを解決すべく、本出願人は第６図に示す如き改良を
施したディジタル走査検出回路の提案を行なっている。

この改良回路の特徴部分は第６図に示す多重化スイッチ
１００からアナログ監視信号Ｓ１乃至Ｓｎを制御部１１
０の制御の下で時分割でアナログ／ディジタル変換器１
０２へ入力させるほか、制御部１１０の制御の下でアナ
ログ基準信号ＳＯに１つのタイムス四ノ１−ｔｏを与え
てアナログ／ディジタル変換器１０２へ入力させ、その
ディジタル値ｄＯをそのタイムスロットｔ。

で保持回路１１２に保持し、これに続いている各タイム
スロットのディジタル値ｄ１乃至ｄｎからディジタル値
ｄＯを各タイムスロット毎に減算器１１４で差し引き、
その差を従来と同様にして判定値発生部１０６からディ
ジタル比較器１０８へ供給されるディジタル判定値ｖｌ
乃至ｖｎと比較して検出信号ｃｌ乃至ｃｎを発生するよ
うに構成したことにある。

〔発明が解決しようとする問題点〕

上述の如くディジタル値ｄＯを各ディジタル値ｄ１乃至
ｄｎから差し引く処理を行なうことにより、アナログ／
ディジタル変換器１０２で生ずる直流オフセントの影響
を除去し得ることにはなるが、その度合は１回の走査サ
イクル毎求められる直流オフセット度によって決められ
るものであってアナログ／ディジタル変換器の直流オフ
セットの時間的不安定性向を十分に反映しておらず、又
ノイズが混入し、直流オフセットを完全に除きたいとい
う願望は完全には満たされ得ておらず、その分だけ監視
信号の検出精度の低下となってしまう。

本発明は斯かる問題点に鑑みて創作されたもので、監視
信号の検出精度を向上させ得るディジタル検出回路を提
供することを目的とする。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。この図に示す
如く、本発明は、複数のアナログ監視信号を時分割的に
受けてディジタル信号に変換するアナログ／ディジタル
変換器１の直流オフセットの検出にアナログ基準信号を
用いるディジタル走査検出回路において、前記アナログ
基準信号をアナログ／ディジタル変換器１に入力する入
力部２と、入力部２に時系列上で入力動作を順次に生ぜ
しめる制御部３と、アナログ／ディジタル変換器１から
出力される時系列上の複数のディジタル基準値に応答し
て補正量を発生すると共に走査されて得られる各ディジ
タル監視信号を前記補正量だけ補正して出力する補正部
４を有して構成したものである。

〔作　用〕

アナログ基準信号が走査サイクル毎に又は走査サイクル
のうちの監視信号のないタイムスロット毎に制御部３の
制御の下にアナログ／ディジタル変換器１へ入力される
。このようにして時系列上で得られる複数のディジタル
値に応答して補正量例えば平均値が時系列的に発生され
る。その時系列上で更新されていく補正量だけ、走査し
て得られるディジタル監視信号が補正されて従来同様の
ディジタル判定値との比較に供される。

このように、時系列上で更新されていく補正量だけディ
ジタル監視信号の各々が補正されるから、アナログ／デ
ィジタル変換器で生ずる直流オフセットの時間的不安定
性向、ノイズの影響をより一層除かれその動作は安定化
され得て監視信号の検出精度の向上となる。

〔実施例〕

第２図は本発明の一実施例を示す。この図において、３
０は本発明ディジタル走査検出回路を示し、その要部構
成はアナログ／ディジタル変換器１、補正スイッチ２゛
、検出部３゛及び補正部４゛から成る。第１図の構成要
素と同一のものに対しては参照番号にダッシュを付さず
、それに対応するものには参照番号にダッシュを付して
それらの間の関連性を持たせて示しである。

補正スイッチ２°は検出部３”の出力信号ｔｑの制御の
下に多重化スイッチ１０からの信号ｍ又はアナログ基準
信号ＳＱを出力信号ｍ゛　としてアナログ／ディジタル
変換器１へ供給する。多重化スイッチ１０は従来と同様
制御部１２からのタイミング信号ｔＱ乃至ｔｎに応答し
てそこへの各加入者回路から供給される監視信号ＳＯ乃
至Ｓｎを時分割的に上述信号ｍとして出力する。

検出部３′は判定値発生部３’　Ａからの判定値ｖｑと
アナログ／ディジタル変換器１からのｄＯ乃至ｄｎ（ア
ナログ監視信号ＳＯ乃至Ｓｎのディジタル値）とをディ
ジタル比較器３’　　Ｂで比較して上述信号ｔｑ（！１
１ちアナログ監視信号ＳＯ乃至Ｓｎのうちの任意のもの
に信号がなくなったか又はＶＱより小さい値になってい
ることを示す信号）を１走査サイクル後の対応タイムス
ロットで発生する。

補正部４°は信号ｔｑの発生毎にアナ・ログ／ディジタ
ル変換器１から発生されるアナログ基準信号Ｓｑに対す
るディジタル基準値ｄｑを順次に受けつつその平滑値（
平均値）を平滑回路（ディジタルフィルタ）４°　Ａか
ら発生し、これを保持回路４’　　Ｂに保持出力し、そ
の値をアナログ／ディジタル変換器１からディジタル値
ｄＯ乃至ｄｎの発生毎に各ディジタル値から減算器４’
　　Ｃで差引き出力する。この減算器４°は比較部２０
に含まれ、その比較部２０には判定値発生部２２と、減
算器４’　　Ｃからの各値と判定値発生部２２からのア
ナログ信号ＳＯ乃至Ｓｎ対応の判定値■０乃至ｖｎとを
その対応関係を保って比較して検出信号、ｃＯ乃至ｃｎ
を出力するディジタル比較器２４とが含まれる。

上述した構成の本発明回路の動作を以下に説明する。

複数のアナログ監視信号ＳＯ乃至３ｎは制御部１２の制
御の下に多重化スイッチＩＯを介して時分割信号ｍとし
て補正スイッチ２゛へ供給される。

補正スイッチ２°を通った信号ｍは信号ｍ′としてアナ
ログ／ディジタル変換器１へ供給されディジタル値ｄｏ
乃至ｄｎがそこから出力される。

ディジタル値ｄＯ乃至ｄｎは補正部４゛において保持回
路４’　　Ｂに保持されている平滑値（平均値）だけ差
し引かれ、それぞれの差は判定値発生部２２からの対応
する判定値ｖＱ乃至ｖｎとディジタル比較器２４で比較
されそこから検出信号ＣＯ乃至ｃｎが出力される。

このような検出動作に用いられる平滑値（平均値）は次
のようにして発生される。アナログ／ディジタル変換器
１からの各ディジタル値ｄＯ乃至ｄｎは各別に判定値発
生部３’　Ａからの判定値Ｖｑとディジタル比較器３’
　　Ｂで比較され、ディジタル値ｄｏ乃至ｄｎが判定値
ｖｑより小さいならばこの判定が為された走査サイクル
の次のサイクル内の対応するタイムスロット、例えば第
３図に示すようにタイムスロットｔ１において検出部３
゛から信号ｔＱが発生し、この信号１ｑに応答する補正
スイッチ２゛はアナログ基準信号Ｓｑをアナログ監視信
号Ｓ１の代わりにｍ゛　として出力する。

このアナログ監視信号はアナログ／ディジタル変換器１
でディジタル値ｄＱとして出力され、そして平滑回路４
’　Ａで平滑化（平均化）されて保持回路４′　Ｂに保
持される。そして、上述の如く、ディジタル値ｄｏ乃至
ｄｎの補正に供される。

上述のような平滑化処理は信号１ｑが発生されるタイム
スロット毎に生ぜしめられる。つまり、時間軸上で補正
量が更新されていくから、アナログ／ディジタル変換器
の直流オフセットの時間的不安定性向、ノイズの影響は
より一層除かれ得ることになり、検出精度の向上となる
。

第４図は本発明の他の実施例の要部構成を示す。

この実施例では、アナログ基準ＳＱは多重化スイッチ１
０で走査サイクル毎にアナログ／ディジタル変換器１へ
供給され、そのディジタル値ｄＱは平滑回路４’　Ａに
て平滑化され、レジスタ４’　Ｂに保持された後、その
平滑値は減算器４”　Ｃでディジタル値ｄＯ乃至ｄｎの
上述の如き補正に供される。

この実施例におけるオフセット除去量（平均値）の発生
は走査サイクル毎に生ぜしめられるという点で、上述第
１の実施例と異なる。

〔発明の効果〕

以上説明したように本発明によれば、アナログ／ディジ
タル変換器の直流オフセントの時間的不安定性向、ノイ
ズの影響はより一層除かれ、その動作は安定化されて監
視信号の検出精度は向上する。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の１つの実施例を示す図、第３図は第２
図実施例の動作説明のためのタイミングチャート、 第４図は本発明の他の実施例要部を示す図、第５図は従
来ディジタル走査検出回路を示す図、第６図は先行技術
のディジタル走査検出回路を示す図である。 第１図及び第２図において、 １はアナログ／ディジタル変換器、 ２は入力部、 ３は制御部、 ４．４゛　は補正部、 ２゛　は補正スイ・ノチ、 ３゛　は検出部である。 特　許　出　願　人　　　冨士通株式会社不発６目の１
庁巨王！フ゛ロ＋７　′）！ｉｌ第１図

Claims (2)

【特許請求の範囲】
1. （１）複数のアナログ監視信号を時分割的に受けてディ
   ジタル信号に変換するアナログ／ディジタル変換器（１
   ）の直流オフセットの検出にアナログ基準信号を用いる
   ディジタル走査検出回路において、 前記アナログ基準信号をアナログ／ディジタル変換器（
   １）に入力する入力部（２）と、 入力部（２）に時系列上で入力動作を順次に生ぜしめる
   制御部（３）と、 アナログ／ディジタル変換器（１）から出力される時系
   列上の複数のディジタル基準値に応答して補正量を発生
   すると共に走査されて得られる各ディジタル監視信号を
   前記補正量だけ補正して出力する補正部（４）を有して
   構成されることを特徴とするディジタル走査検出回路。
2. （２）前記制御部（３）は前記複数のアナログ監視信号
   の無信号状態を検出するものであり、前記入力部（２）
   は前記無信号状態の検出出力に応答して検出出力対応の
   時分割タイムスロットに前記アナログ基準信号をアナロ
   グ／ディジタル変換器（１）へ与える補正スイッチ（２
   ’）であることを特徴とする特許請求の範囲第１項記載
   のディジタル走査検出回路。