JPS62298143A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62298143A JPS62298143A JP14186186A JP14186186A JPS62298143A JP S62298143 A JPS62298143 A JP S62298143A JP 14186186 A JP14186186 A JP 14186186A JP 14186186 A JP14186186 A JP 14186186A JP S62298143 A JPS62298143 A JP S62298143A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- chip
- card
- gold
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000010931 gold Substances 0.000 claims abstract description 26
- 229910052737 gold Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001012 protector Effects 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 2
- 239000011347 resin Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
[産業上の利用分野]
この発明は半導体装置、特に各種電気機器に対しM繁に
着脱されて直接電気的結合を行うものに関する。
着脱されて直接電気的結合を行うものに関する。
[従来の技術]
近年、所謂r I Cカード」の如く、クレジットカー
ドサイズの保護体内にマイクロプロセッサを含む集積回
路チップを封止し、本体機器との間で信号の授受を行わ
せて所定の制御動作を行わせるものが各種提案されてい
る。
ドサイズの保護体内にマイクロプロセッサを含む集積回
路チップを封止し、本体機器との間で信号の授受を行わ
せて所定の制御動作を行わせるものが各種提案されてい
る。
ところで上3己したICチップの保護体内への実装方法
は何れも、第7図に示す如く、所定の配線パターン31
を描いた各種基板32上にチップ33を取り付け、ワイ
ヤーポンディングあるいはテープオート、メイテイツド
等の従来技術を用いて配線パターン31とICチップ3
3とを電気的に接続35したのち全体を封止するもので
あって、ICチップ33上の電気回路は、該ICチップ
33とは別媒体であるプリント基板32上の配線パター
ン31と接続した電極34を介して間接的に外部機器と
の電気的接触を図るものが一般的であつた。
は何れも、第7図に示す如く、所定の配線パターン31
を描いた各種基板32上にチップ33を取り付け、ワイ
ヤーポンディングあるいはテープオート、メイテイツド
等の従来技術を用いて配線パターン31とICチップ3
3とを電気的に接続35したのち全体を封止するもので
あって、ICチップ33上の電気回路は、該ICチップ
33とは別媒体であるプリント基板32上の配線パター
ン31と接続した電極34を介して間接的に外部機器と
の電気的接触を図るものが一般的であつた。
[発明が解決しようとする問題点コ
しかしながら上言己構成にあっては、ICチップ33上
に集積すべき電気回路が複雑となるほど接続すべき箇所
35の増加は避けられず、かかる接続箇所35が接合不
良の主原因となって十分な信頼性が得られないとともに
、製造工程それ自体の簡略化への要請に対してもネック
となるなど、多くの問題があった。
に集積すべき電気回路が複雑となるほど接続すべき箇所
35の増加は避けられず、かかる接続箇所35が接合不
良の主原因となって十分な信頼性が得られないとともに
、製造工程それ自体の簡略化への要請に対してもネック
となるなど、多くの問題があった。
本発明は上記問題に鑑みてなされたものであって、実装
技術の簡素化を図るとともに、装置全体の機械的および
電気的特性の向上を図ることを目的とする。
技術の簡素化を図るとともに、装置全体の機械的および
電気的特性の向上を図ることを目的とする。
[問題点を解決するための手段]
本発明にかかる半導体装置は、第1図に示す如く、1枚
のICチップ2と、該ICチップ2を内部に封止する保
護体3とから構成される。
のICチップ2と、該ICチップ2を内部に封止する保
護体3とから構成される。
ICチップ2は、半導体基板4上に各種電気回路5を集
積形成するとともに、該電気回路5と外部の機器間で信
号の授受を行うための金電極9を、1又は複数個形成し
ている。保護体3は、半導体基板4上に設けた金電極9
の接触面16を除いてICチップ2の周囲を覆い、IC
チップ2を電気的および機械的な外力から保護している
。
積形成するとともに、該電気回路5と外部の機器間で信
号の授受を行うための金電極9を、1又は複数個形成し
ている。保護体3は、半導体基板4上に設けた金電極9
の接触面16を除いてICチップ2の周囲を覆い、IC
チップ2を電気的および機械的な外力から保護している
。
[作用]
上記構成の半導体装置を本体a器に装着すると、a器側
のプローブ10が第3図(a)の如く金電極9の接触面
16に所定の押圧力をもって当接する。この時、金電極
9はその軟質性のため少し変形して半導体基板4に対す
る衝撃を吸収すると同時に、低抵抗性および耐腐食性の
ため、極めて小さい接触抵抗でプローブ10との電気的
結合が長期間図られ、更に金電極9と電気回路5とは半
導体基板4上で一体成形された状態で直結されているの
で、激しい取り扱いに対しても電気回路5は安定して外
部機器との信号受は渡しを行なうのである。
のプローブ10が第3図(a)の如く金電極9の接触面
16に所定の押圧力をもって当接する。この時、金電極
9はその軟質性のため少し変形して半導体基板4に対す
る衝撃を吸収すると同時に、低抵抗性および耐腐食性の
ため、極めて小さい接触抵抗でプローブ10との電気的
結合が長期間図られ、更に金電極9と電気回路5とは半
導体基板4上で一体成形された状態で直結されているの
で、激しい取り扱いに対しても電気回路5は安定して外
部機器との信号受は渡しを行なうのである。
[実施例]
以下本発明を、個人の識別情報を能動的に処理可能とし
た所謂rICカード」に実施した一例に基づき説明する
がこれに限らず、メモリーカードの如く、1チツプ化さ
れた集積回路で構成され且つ、本体機器に対し電気的に
頻繁に着脱される各種半導体装置に実施できることは勿
論である。
た所謂rICカード」に実施した一例に基づき説明する
がこれに限らず、メモリーカードの如く、1チツプ化さ
れた集積回路で構成され且つ、本体機器に対し電気的に
頻繁に着脱される各種半導体装置に実施できることは勿
論である。
本発明を実施するICカード1は、第1図に示す如く、
1チツプ化されたICチップ2と、該ICチップ2を内
部に収納保持する保護体3とから構成される。
1チツプ化されたICチップ2と、該ICチップ2を内
部に収納保持する保護体3とから構成される。
ICチップ2は、第2図および第3図の様に、Si、G
aAs等の各種半導体材料から成る1枚の半導体基板4
の略中央部に、マイクロプロセッサ、メモリー等のIC
カード1として必要な電気回路5を、SiO2等の保護
膜6で必要筒所を覆って一体に集積形成する一方、半導
体基板4の周縁であって前記電気回路5を包囲する位置
に8箇所、アルミニューム等の金属で電極7を電気回路
5と同時形成している。各電極7と電気回路5間は互い
に電気的な配線8が施してあり、該電極7を介し外部の
機器を電気回路5に接続可能とするとともに、各電極7
上に金バンブ9を形成して金電極とし、外部機器との電
気的接続時における接触不良あるいは機器側のプローブ
10.の押圧による半導体基板4に対する過剰応力を未
然に防止している。
aAs等の各種半導体材料から成る1枚の半導体基板4
の略中央部に、マイクロプロセッサ、メモリー等のIC
カード1として必要な電気回路5を、SiO2等の保護
膜6で必要筒所を覆って一体に集積形成する一方、半導
体基板4の周縁であって前記電気回路5を包囲する位置
に8箇所、アルミニューム等の金属で電極7を電気回路
5と同時形成している。各電極7と電気回路5間は互い
に電気的な配線8が施してあり、該電極7を介し外部の
機器を電気回路5に接続可能とするとともに、各電極7
上に金バンブ9を形成して金電極とし、外部機器との電
気的接続時における接触不良あるいは機器側のプローブ
10.の押圧による半導体基板4に対する過剰応力を未
然に防止している。
金バンブ9は、第3図(a)に示す如く、金膜を上記ア
ルミ電極7に熱圧着してアルミ電極7との間に共晶部1
1を形成し、A u −A 1間の接合を図る方法の外
、第3図(b)に示す如く、マスク蒸着、金メッキなど
、各種方法が採用できる。
ルミ電極7に熱圧着してアルミ電極7との間に共晶部1
1を形成し、A u −A 1間の接合を図る方法の外
、第3図(b)に示す如く、マスク蒸着、金メッキなど
、各種方法が採用できる。
この場合、アルミ電極7と金電極9間には密着用金属層
12と拡散バリヤ層13を形成することにより、両者の
電気的および根気的結合を確実にすることができる。な
お半導体基板4上に、アルミに代えて金で各種配線8お
よび電極7を直接形成してもよく、その場合、金バンプ
9はより容易に生成できることは勿論である。更に金バ
ンプ9の厚さは、数十μmあるいはそれ以上であって、
ICカード全体として許容される範囲内で出来るだけ厚
くなる様に適宜設定される。
12と拡散バリヤ層13を形成することにより、両者の
電気的および根気的結合を確実にすることができる。な
お半導体基板4上に、アルミに代えて金で各種配線8お
よび電極7を直接形成してもよく、その場合、金バンプ
9はより容易に生成できることは勿論である。更に金バ
ンプ9の厚さは、数十μmあるいはそれ以上であって、
ICカード全体として許容される範囲内で出来るだけ厚
くなる様に適宜設定される。
保護体3は、絶縁性を備えた合成樹脂材を用いて第4図
の如く一体成形されたものであって、全体形状を所謂「
クレジットカード」と略一致させるとともに、上面14
側の所定位置に、凹溝15を形成している。該凹溝−1
5は、上記したICチップ2が嵌まる大きさであり、第
1図の如<ICチップ2をセットした際、金電極9の接
触面16が保護体3の上面14より稍没入した位置とな
る様に、その深さを設定している。従って、凹′a15
にICチップ2をセットしたあと、探針穴17を残して
凹溝15を樹脂18で封止することにより、金電極9の
接触面16が探針穴17により人体との接触を断った状
態で外部に直接露出したICカード1が構成され、第3
図の如く、探針穴17から導入されるプローブ1oと半
導体基板4上の電気回路、5とは、金電極9を介して直
接的に接続されるのである。
の如く一体成形されたものであって、全体形状を所謂「
クレジットカード」と略一致させるとともに、上面14
側の所定位置に、凹溝15を形成している。該凹溝−1
5は、上記したICチップ2が嵌まる大きさであり、第
1図の如<ICチップ2をセットした際、金電極9の接
触面16が保護体3の上面14より稍没入した位置とな
る様に、その深さを設定している。従って、凹′a15
にICチップ2をセットしたあと、探針穴17を残して
凹溝15を樹脂18で封止することにより、金電極9の
接触面16が探針穴17により人体との接触を断った状
態で外部に直接露出したICカード1が構成され、第3
図の如く、探針穴17から導入されるプローブ1oと半
導体基板4上の電気回路、5とは、金電極9を介して直
接的に接続されるのである。
なお、ICチップ2の半導体基板4および凹溝15の形
状は、適宜変更して実施できる。またICカード1は、
上記の如<ICチップ2をはめ込み形成するのに代えて
、第6図の様に8!詣19でICチップ2を封止した両
面を、探針孔17を予め設けた上シート20と、下シー
ト21とでラミネートして形成することも可能である。
状は、適宜変更して実施できる。またICカード1は、
上記の如<ICチップ2をはめ込み形成するのに代えて
、第6図の様に8!詣19でICチップ2を封止した両
面を、探針孔17を予め設けた上シート20と、下シー
ト21とでラミネートして形成することも可能である。
また必要に応じて第5図の如く、上下面に磁気ストライ
プ22、各種印刷23あるいはエンボス24等が形成さ
れる。
プ22、各種印刷23あるいはエンボス24等が形成さ
れる。
[発明の効果]
本発明は上記の如く、必要とする電気回路5を全て1チ
ツプ化したICチップ2を用いるとともに、該ICチッ
プ2の半導体基板4上に、外部との電気的接続を図る電
極9を一体形成して接続箇所をなくしたので、曲げ、捻
り等の根城的応力に対しても断線事故が発生する危険が
なく、信頼性の向上が図られると同時に、実装の簡素化
により製造コストの低減が可能となった。
ツプ化したICチップ2を用いるとともに、該ICチッ
プ2の半導体基板4上に、外部との電気的接続を図る電
極9を一体形成して接続箇所をなくしたので、曲げ、捻
り等の根城的応力に対しても断線事故が発生する危険が
なく、信頼性の向上が図られると同時に、実装の簡素化
により製造コストの低減が可能となった。
更に、電極9を金電極とすることにより、外部機器との
コンタクト時におけるプローブ10による衝撃が有効に
吸収され、ICチップ2の破損が未然に防止されるとと
もに、長期に亙る頻繁な使用に対しても安定した電気的
接合が図れる。
コンタクト時におけるプローブ10による衝撃が有効に
吸収され、ICチップ2の破損が未然に防止されるとと
もに、長期に亙る頻繁な使用に対しても安定した電気的
接合が図れる。
更にまた、電気回路5と電極9間は何ら余分な媒体を介
していないので、ICカードlの如く全体の厚さが厳し
く制限される場合にあっても、ICチップ2の厚さを従
来より厚く設定することができ、根城的強度を可及的に
向上できるなど、多くの利点を有する。
していないので、ICカードlの如く全体の厚さが厳し
く制限される場合にあっても、ICチップ2の厚さを従
来より厚く設定することができ、根城的強度を可及的に
向上できるなど、多くの利点を有する。
第1図は本発明の詳細な説明する断面図、第2図はIC
チップ部分の平面図である。 第3図(a)および(b)は電極部分の構成を示す断面
図、第4図は全体の組み立て手順を説明する斜視図、第
5図は組み立て後の平面図、第6図は他の実施例を示す
断面図である。 第7図は従来例の平面図を示す。 1・・・、I Cカード、2・・・ICチップ、3・・
・保護体、 4・・・半導体基板、5・・・電気回
路、 9・・・金電極(金バンブ)、 10・・プローブ。 第4図 第6図 第5図 第7図
チップ部分の平面図である。 第3図(a)および(b)は電極部分の構成を示す断面
図、第4図は全体の組み立て手順を説明する斜視図、第
5図は組み立て後の平面図、第6図は他の実施例を示す
断面図である。 第7図は従来例の平面図を示す。 1・・・、I Cカード、2・・・ICチップ、3・・
・保護体、 4・・・半導体基板、5・・・電気回
路、 9・・・金電極(金バンブ)、 10・・プローブ。 第4図 第6図 第5図 第7図
Claims (3)
- (1)所定の電気回路を集積形成した1枚の半導体基板
上に、前記回路と一体に金電極を形成するとともに、該
金電極の接触面を露出させた状態で半導体基板の周囲を
保護体で覆ったことを特徴とする半導体装置。 - (2)前記金電極の接触面は、保護体の周面から稍没入
している特許請求の範囲第1項記載の半導体装置。 - (3)保護体はクレジットカードサイズであって、半導
体基板上に形成される電気回路はマイクロプロセッサお
よびメモリーを含み、金電極を介して外部から入力され
た信号に対して能動的な識別動作を行う特許請求の範囲
第1項または第2項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14186186A JPS62298143A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14186186A JPS62298143A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62298143A true JPS62298143A (ja) | 1987-12-25 |
Family
ID=15301871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14186186A Pending JPS62298143A (ja) | 1986-06-18 | 1986-06-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62298143A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0693736A2 (en) | 1994-07-21 | 1996-01-24 | Hitachi Maxell Ltd. | Board for IC card and manufacturing method therefor |
-
1986
- 1986-06-18 JP JP14186186A patent/JPS62298143A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0693736A2 (en) | 1994-07-21 | 1996-01-24 | Hitachi Maxell Ltd. | Board for IC card and manufacturing method therefor |
US6191366B1 (en) | 1994-07-21 | 2001-02-20 | Hitachi Maxell, Ltd. | Board for IC card having component mounting recess |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
KR100523495B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7413931B2 (en) | Semiconductor device manufacturing method | |
US5027190A (en) | Carrier element to be incorporated into an identity card | |
US5567981A (en) | Bonding pad structure having an interposed rigid layer | |
US6420787B1 (en) | Semiconductor device and process of producing same | |
US5708304A (en) | Semiconductor device | |
JP2002110898A (ja) | 半導体装置 | |
US6455943B1 (en) | Bonding pad structure of semiconductor device having improved bondability | |
JPH1092865A (ja) | 半導体装置およびその製造方法 | |
KR20010106096A (ko) | 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치 | |
JPS62298143A (ja) | 半導体装置 | |
JP3394479B2 (ja) | 半導体装置 | |
JPH11121477A (ja) | 半導体装置およびその製造方法 | |
JP2756791B2 (ja) | 樹脂封止型半導体装置 | |
JPH09330952A (ja) | プリント回路基板および半導体チップの積層方法 | |
US20040104113A1 (en) | External electrode connector | |
JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
JP2743156B2 (ja) | 樹脂封止型半導体装置 | |
JP2551243B2 (ja) | 半導体装置 | |
JPH0719797B2 (ja) | 半導体装置の実装具 | |
JPH11185001A (ja) | Icカード用のicモジュール | |
JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
JP2505359Y2 (ja) | 半導体搭載用基板 | |
JP3974212B2 (ja) | 異方性導電膜を有する半導体チップ、その実装方法ならびに実装構造 |