JPS62296235A - 外部割り込み信号制御回路 - Google Patents
外部割り込み信号制御回路Info
- Publication number
- JPS62296235A JPS62296235A JP14065686A JP14065686A JPS62296235A JP S62296235 A JPS62296235 A JP S62296235A JP 14065686 A JP14065686 A JP 14065686A JP 14065686 A JP14065686 A JP 14065686A JP S62296235 A JPS62296235 A JP S62296235A
- Authority
- JP
- Japan
- Prior art keywords
- external interrupt
- peripheral circuit
- circuit
- level
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明は電源を乾電池とした小型軽量を目的とする機器
において、一時的に周辺回路を使用するために電源を供
給し、通常は周辺回路への電源を遮断させて、消費電力
を減らしておくような小型軽量を目的とする機器に使用
される外部割り込み信号制御回路に関する。
において、一時的に周辺回路を使用するために電源を供
給し、通常は周辺回路への電源を遮断させて、消費電力
を減らしておくような小型軽量を目的とする機器に使用
される外部割り込み信号制御回路に関する。
従来の技術
従来、外部割り込み信号を使用したマイクロコンピュー
タ−システムにおいては、通常、周辺回路の電源を遮断
することはせず、仮りに行なった場合は、割り込み信号
を無視するために、マイクロコンピュータ−内のプログ
ラムの各所においてプログラムによるマスク処理が必要
であった。
タ−システムにおいては、通常、周辺回路の電源を遮断
することはせず、仮りに行なった場合は、割り込み信号
を無視するために、マイクロコンピュータ−内のプログ
ラムの各所においてプログラムによるマスク処理が必要
であった。
発明が解決しようとする問題点
本発明は前記のような外部割り込み信号に対するプログ
ラムによるマスク処理を軽減し、外部割り込み信号につ
いては簡易なプログラム処理ができるような、外部割り
込み信号制御回路を提供するものである。
ラムによるマスク処理を軽減し、外部割り込み信号につ
いては簡易なプログラム処理ができるような、外部割り
込み信号制御回路を提供するものである。
問題点を解決するための手段
本発明の外部割り込み信号制御回路は、外部割り込み入
力回路を有するマイクロコンピュータ−と、前記マイク
ロコンピュータ−より電源供給を制御できる周辺回路と
、前記周辺回路により外部割り込み信号を発する外部割
り込み発生回路からなるものである。
力回路を有するマイクロコンピュータ−と、前記マイク
ロコンピュータ−より電源供給を制御できる周辺回路と
、前記周辺回路により外部割り込み信号を発する外部割
り込み発生回路からなるものである。
作 用
上記構成において、通常はマイクロコンピュータ−によ
り周辺回路の電源供給は遮断されており、この状態では
、周辺回路の出力を入力とする外部割り込み発生回路の
入力レベルが不安定となる。
り周辺回路の電源供給は遮断されており、この状態では
、周辺回路の出力を入力とする外部割り込み発生回路の
入力レベルが不安定となる。
その対策として、マイクロコンピュータ−の出力により
、外部割り込み発生回路の出力を割り込みと認知しない
レベルに固定することにより、周辺回路の電源供給の際
に、誤って有効とされるレベルの外部割り込み信号が発
生しないようにする。
、外部割り込み発生回路の出力を割り込みと認知しない
レベルに固定することにより、周辺回路の電源供給の際
に、誤って有効とされるレベルの外部割り込み信号が発
生しないようにする。
以上により、周辺回路の電源子 の際でも、特に外部割
り込み信号に対する特別なプログラム処理を減らすこと
ができる。
り込み信号に対する特別なプログラム処理を減らすこと
ができる。
実施例
以下、図面により本発明の詳細な説明する。
図において、１は外部割り込み入カポ−）ＩＮＴを有す
るマイクロコンピュータ−を示し、６は周辺回路１０の
出力により信号を発する外部割り込み発生回路、９は周
辺回路電源供給回路、１０は周辺回路である。
るマイクロコンピュータ−を示し、６は周辺回路１０の
出力により信号を発する外部割り込み発生回路、９は周
辺回路電源供給回路、１０は周辺回路である。
周辺回路電源供給制御量カポ−）Ｊにより、周辺回路１
０に電源を供給する。周辺回路１０を使用時には、出力
ポートＪを０”レベルにし、周辺回路１ｏに電圧ｖ１
を供給する。周辺回路１０は、この場合二重積分回路と
なっており、センサー人力の電圧レベルのアナログ量を
デジタル量に変換させるだめの回路である。周辺回路内
制御出力ポ−ト０２，０１は二重積分回路内の充放電動
作を行なうだめの回路である。二重積分回路を動作させ
ると、出力電圧１１がａ１″から１０″、又は″０”か
ら１１″と変化する。１”の場合、外部割り込み発生回
路ｃ内のトランジスタ８が１オン″状態となり、外部割
り込み入力ポートＩＮＴは０”レベル入力となる。出力
電圧１１が１＃であれば、トランジスタ８は“オフ″状
態となり、外部割り込み発生回路出力レベル制御出力ポ
ートＰ１の出力内容により外部割り込み入カポ−）ＩＮ
Ｔのレベルは変わる。周辺回路１０の電源が入切される
際、出力電圧１１の出力レベルが一時的に不定となり、
誤った外部割り込み信号が、外部割り込み発生回路６で
形成されることがある。そのために外部割り込み信号の
認知レベルを１”とした場合、次のような手順でもって
、誤った信号が入力されないようにする。電源ｖＤＤは
すでに入ったものとし、周辺回路１０の未使用には、ま
ず出力ポートＴ。
０に電源を供給する。周辺回路１０を使用時には、出力
ポートＪを０”レベルにし、周辺回路１ｏに電圧ｖ１
を供給する。周辺回路１０は、この場合二重積分回路と
なっており、センサー人力の電圧レベルのアナログ量を
デジタル量に変換させるだめの回路である。周辺回路内
制御出力ポ−ト０２，０１は二重積分回路内の充放電動
作を行なうだめの回路である。二重積分回路を動作させ
ると、出力電圧１１がａ１″から１０″、又は″０”か
ら１１″と変化する。１”の場合、外部割り込み発生回
路ｃ内のトランジスタ８が１オン″状態となり、外部割
り込み入力ポートＩＮＴは０”レベル入力となる。出力
電圧１１が１＃であれば、トランジスタ８は“オフ″状
態となり、外部割り込み発生回路出力レベル制御出力ポ
ートＰ１の出力内容により外部割り込み入カポ−）ＩＮ
Ｔのレベルは変わる。周辺回路１０の電源が入切される
際、出力電圧１１の出力レベルが一時的に不定となり、
誤った外部割り込み信号が、外部割り込み発生回路６で
形成されることがある。そのために外部割り込み信号の
認知レベルを１”とした場合、次のような手順でもって
、誤った信号が入力されないようにする。電源ｖＤＤは
すでに入ったものとし、周辺回路１０の未使用には、ま
ず出力ポートＴ。
出力レベルは１”、及び出力ポートＰ１の出力レベルは
０”としておく。この状態ではトランジスタ８の動作に
かかわらず、外部割り込み入カポ−）ＩＮＴのレベルハ
非動作レベルの“○″レベル固定された壕まとなる。周
辺回路１ｏを使用する時には、出力ポートＪを″′０″
レベルに変化させ、周辺回路１０に電源を供給する。こ
の際、前記のように出力ポートＰ１ の出力が０”レベ
ルとしているため、外部割り込み入力ポートＩＮＴのレ
ベルは“○″ルベル固定されている。次に出力ポートＰ
１の出力を１１＋に変えるが、周辺回路１０の出力電圧
１１は、通常″１”レベル罠なっているために、トラン
ジスタ８は“オン”状態であり、外部割り込み入カポ−
）ＩＮＴは未だ″０″ルベルとなっている。この後、出
力ポート０１．０２を動作させることにより、周辺回路
１０の二重積分回路が動作し、出力電圧１１のレベルも
“０” Ｈ１１＋と変化する。この状態ではすでに出力
電圧１１を入力とした外部割り込み発生回路６は動作可
能であるため、外部割り込み入カポ−）ＩＮＴに外部割
り込み信号は入力される。最後に周辺回路１０の電源供
給を遮断する際には、出力ポートＰ１ を“○“レベル
にしてから、出カポ−）Ｊを１”にして、最初の状態に
戻る。なお、７は抵抗である。
０”としておく。この状態ではトランジスタ８の動作に
かかわらず、外部割り込み入カポ−）ＩＮＴのレベルハ
非動作レベルの“○″レベル固定された壕まとなる。周
辺回路１ｏを使用する時には、出力ポートＪを″′０″
レベルに変化させ、周辺回路１０に電源を供給する。こ
の際、前記のように出力ポートＰ１ の出力が０”レベ
ルとしているため、外部割り込み入力ポートＩＮＴのレ
ベルは“○″ルベル固定されている。次に出力ポートＰ
１の出力を１１＋に変えるが、周辺回路１０の出力電圧
１１は、通常″１”レベル罠なっているために、トラン
ジスタ８は“オン”状態であり、外部割り込み入カポ−
）ＩＮＴは未だ″０″ルベルとなっている。この後、出
力ポート０１．０２を動作させることにより、周辺回路
１０の二重積分回路が動作し、出力電圧１１のレベルも
“０” Ｈ１１＋と変化する。この状態ではすでに出力
電圧１１を入力とした外部割り込み発生回路６は動作可
能であるため、外部割り込み入カポ−）ＩＮＴに外部割
り込み信号は入力される。最後に周辺回路１０の電源供
給を遮断する際には、出力ポートＰ１ を“○“レベル
にしてから、出カポ−）Ｊを１”にして、最初の状態に
戻る。なお、７は抵抗である。
発明の効果
以上のように本発明によれば、外部割り込み信号を共な
う周辺回路の電源の供給を制御する機器にあっては、マ
イクロコンピュータ−内の割り込みプログラムの簡素化
及び、周辺回路の電源供給時の誤まった信号発生を防ぐ
ことができる。
う周辺回路の電源の供給を制御する機器にあっては、マ
イクロコンピュータ−内の割り込みプログラムの簡素化
及び、周辺回路の電源供給時の誤まった信号発生を防ぐ
ことができる。
図は本発明の一実施例を示す外部割り込み信号制御回路
の回路図である。 １・・・・・・マイクロコンピュータ−１６・・・・・
・外部割り込み発生回路、１０・・・・・・周辺回路。
の回路図である。 １・・・・・・マイクロコンピュータ−１６・・・・・
・外部割り込み発生回路、１０・・・・・・周辺回路。
Claims (1)
- 外部割り込み入力回路を有するマイクロコンピューター
と、前記マイクロコンピューターより電源供給を制御で
きる周辺回路と、前記周辺回路により外部割り込み信号
を発する外部割り込み発生回路からなる外部割り込み信
号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14065686A JPS62296235A (ja) | 1986-06-17 | 1986-06-17 | 外部割り込み信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14065686A JPS62296235A (ja) | 1986-06-17 | 1986-06-17 | 外部割り込み信号制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62296235A true JPS62296235A (ja) | 1987-12-23 |
Family
ID=15273712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14065686A Pending JPS62296235A (ja) | 1986-06-17 | 1986-06-17 | 外部割り込み信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62296235A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5539266A (en) * | 1993-01-28 | 1996-07-23 | Applied Materials Inc. | Dual coaxial magnetic couplers for vacuum chamber robot assembly |
| US5583408A (en) * | 1989-10-20 | 1996-12-10 | Applied Materials | Two-axis magnetically coupled robot |
| US5879127A (en) * | 1989-10-20 | 1999-03-09 | Applied Materials, Inc. | Robot assembly |
-
1986
- 1986-06-17 JP JP14065686A patent/JPS62296235A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583408A (en) * | 1989-10-20 | 1996-12-10 | Applied Materials | Two-axis magnetically coupled robot |
| US5879127A (en) * | 1989-10-20 | 1999-03-09 | Applied Materials, Inc. | Robot assembly |
| US5539266A (en) * | 1993-01-28 | 1996-07-23 | Applied Materials Inc. | Dual coaxial magnetic couplers for vacuum chamber robot assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62296235A (ja) | 外部割り込み信号制御回路 | |
| US20050202798A1 (en) | Method and circuit arrangement for switching an electronic circuit into a power-saving mode | |
| JP2611859B2 (ja) | 電源出力遮断装置 | |
| MY116919A (en) | System for switching between stand-by and wake-up states, of an information processing unit and of an analogue switch | |
| JP2658142B2 (ja) | 論理装置 | |
| JP3488757B2 (ja) | 電子機器類の電源供給回路 | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| JPS6111837A (ja) | 電源投入シ−ケンス制御回路 | |
| JPH07222490A (ja) | 電動機制御機器の電源 | |
| KR100251313B1 (ko) | 음성인식장치의 오동작제어회로 | |
| JPS61151725A (ja) | 電子回路 | |
| KR940002619B1 (ko) | 레이저 가공기와 cnc 간의 인터페이스 장치 | |
| JPS6133201B2 (ja) | ||
| JPS62266609A (ja) | 電子計算機 | |
| JPS5827219A (ja) | 給電装置 | |
| SU832696A1 (ru) | Устройство дл управлени импульс-НыМ ТиРиСТОРНО-ТРАНзиСТОРНыМ РЕгул ТО-POM | |
| JPH01243755A (ja) | 電話機回路 | |
| JP3158413B2 (ja) | アブソリュートエンコーダへの電源電圧供給装置 | |
| KR100572307B1 (ko) | 전원 관리 기능을 구비한 컴퓨터 시스템 | |
| JP3153151B2 (ja) | 負荷回路を用いた携帯情報端末のリセット制御回路 | |
| JPS6298416A (ja) | 起動方式 | |
| JPH02301219A (ja) | 出力バッファ回路 | |
| JPS6489097A (en) | Semiconductor integrated circuit | |
| JP2000175286A (ja) | オーディオ装置 | |
| JPS61128624A (ja) | リセツト回路 |