JP2000175286A - オーディオ装置 - Google Patents
オーディオ装置Info
- Publication number
- JP2000175286A JP2000175286A JP35091998A JP35091998A JP2000175286A JP 2000175286 A JP2000175286 A JP 2000175286A JP 35091998 A JP35091998 A JP 35091998A JP 35091998 A JP35091998 A JP 35091998A JP 2000175286 A JP2000175286 A JP 2000175286A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- signal processing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】
【課題】 回路の複雑化及び特性低下を招くことなくコ
スト低減を図る。 【解決手段】 信号スルー機能及び出力ミュート機能付
きのオーディオ装置において、常時はリレースイッチ２
１，２２をディジタル信号処理回路１に接続し、電源オ
フ時には、リレースイッチ２１，２２を信号スルー回路
６に接続して信号スルー状態とする。ミュート信号が入
力されたら第２のリレースイッチ２２のみをディジタル
信号処理回路１の出力から切り離して出力ミュート状態
とする。制御回路２３は、そのようにリレースイッチ２
１，２２を制御する。
スト低減を図る。 【解決手段】 信号スルー機能及び出力ミュート機能付
きのオーディオ装置において、常時はリレースイッチ２
１，２２をディジタル信号処理回路１に接続し、電源オ
フ時には、リレースイッチ２１，２２を信号スルー回路
６に接続して信号スルー状態とする。ミュート信号が入
力されたら第２のリレースイッチ２２のみをディジタル
信号処理回路１の出力から切り離して出力ミュート状態
とする。制御回路２３は、そのようにリレースイッチ２
１，２２を制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、アナログ入出力
端子とディジタル入出力端子とを備え、出力ミュート機
能を備えたオーディオ装置に関する。
端子とディジタル入出力端子とを備え、出力ミュート機
能を備えたオーディオ装置に関する。
【０００２】
【従来の技術】エフェクタ等のディジタルオーディオ装
置では、アナログ入出力端子とディジタル入出力端子と
を備えたものが多い。この種のオーディオ装置では、図
４に示すように、ディジタル信号処理回路１を主体とし
て構成され、その前段にアナログ入力端子１１からのア
ナログ入力信号をディジタル信号に変換するＡ／Ｄ変換
器２が、またその後段にディジタル信号処理回路１から
のディジタル出力をアナログ出力に変換してアナログ出
力端子１２に出力するＤ／Ａ変換器３がそれぞれ設けら
れる。また、ディジタル入力端子１３から入力されたデ
ィジタル信号もディジタル信号処理回路１で処理され
る。ディジタル信号処理回路１で処理されたディジタル
出力信号は、ディジタル出力端子１４を介してディジタ
ルの形態のままでも出力される。
置では、アナログ入出力端子とディジタル入出力端子と
を備えたものが多い。この種のオーディオ装置では、図
４に示すように、ディジタル信号処理回路１を主体とし
て構成され、その前段にアナログ入力端子１１からのア
ナログ入力信号をディジタル信号に変換するＡ／Ｄ変換
器２が、またその後段にディジタル信号処理回路１から
のディジタル出力をアナログ出力に変換してアナログ出
力端子１２に出力するＤ／Ａ変換器３がそれぞれ設けら
れる。また、ディジタル入力端子１３から入力されたデ
ィジタル信号もディジタル信号処理回路１で処理され
る。ディジタル信号処理回路１で処理されたディジタル
出力信号は、ディジタル出力端子１４を介してディジタ
ルの形態のままでも出力される。
【０００３】この種のオーディオ装置では、通常、電源
がオンしたときにアナログ入出力端子１１，１２が内部
回路と接続され、電源オフ時には、アナログ入出力端子
１１，１２がスルー状態で接続されるようになってい
る。これは、装置内部でトラブルが発生した時に、電源
をオフ状態にして内部回路をアナログ入出力端子１１，
１２から切り離すことにより、周辺機器に与える影響を
最小限に抑えるためである。このため、図示のように、
装置のアナログ入出力側にはそれぞれスイッチ４，５が
介挿され、このスイッチによって、電源オフ時はアナロ
グ入出力端子１１，１２を信号スルー回路６に接続して
スルー状態とし、電源オン時にアナログ入出力端子１
１，１２を内部回路と接続するようにしている。
がオンしたときにアナログ入出力端子１１，１２が内部
回路と接続され、電源オフ時には、アナログ入出力端子
１１，１２がスルー状態で接続されるようになってい
る。これは、装置内部でトラブルが発生した時に、電源
をオフ状態にして内部回路をアナログ入出力端子１１，
１２から切り離すことにより、周辺機器に与える影響を
最小限に抑えるためである。このため、図示のように、
装置のアナログ入出力側にはそれぞれスイッチ４，５が
介挿され、このスイッチによって、電源オフ時はアナロ
グ入出力端子１１，１２を信号スルー回路６に接続して
スルー状態とし、電源オン時にアナログ入出力端子１
１，１２を内部回路と接続するようにしている。
【０００４】また、この種のオーディオ装置では、ディ
ジタル信号入力のロックが外れたときに回復処理を行う
が、その間、ノイズを出力しないように出力をミュート
するためのミュート回路７が、内部回路の出力段に設け
られる。このミュート回路７は、リレーによって構成し
たり、半導体の内部に作り込むことにより構成したりす
る。
ジタル信号入力のロックが外れたときに回復処理を行う
が、その間、ノイズを出力しないように出力をミュート
するためのミュート回路７が、内部回路の出力段に設け
られる。このミュート回路７は、リレーによって構成し
たり、半導体の内部に作り込むことにより構成したりす
る。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
のオーディオ装置では、ミュート回路をリレーで構成し
た場合には、信号スルー回路６に使用するリレースイッ
チとは別個にミュート回路用のリレーを備えなければな
らないため、コストが高くなるという問題がある。ま
た、ミュート回路を半導体の内部に作り込む場合には、
回路の複雑化を招き、特性の低下をもたらすという問題
がある。
のオーディオ装置では、ミュート回路をリレーで構成し
た場合には、信号スルー回路６に使用するリレースイッ
チとは別個にミュート回路用のリレーを備えなければな
らないため、コストが高くなるという問題がある。ま
た、ミュート回路を半導体の内部に作り込む場合には、
回路の複雑化を招き、特性の低下をもたらすという問題
がある。
【０００６】この発明は、このような点に鑑みなされた
もので、回路の複雑化及び特性低下を招くことなくコス
ト低減を図ることができる信号スルー機能及び出力ミュ
ート機能付きのオーディオ装置を提供することを目的と
する。
もので、回路の複雑化及び特性低下を招くことなくコス
ト低減を図ることができる信号スルー機能及び出力ミュ
ート機能付きのオーディオ装置を提供することを目的と
する。
【０００７】
【課題を解決するための手段】この発明に係るオーディ
オ装置は、アナログ入出力端子とディジタル入出力端子
と、アナログ入力端子及び／又はディジタル入力端子か
ら入力された入力信号に所定の信号処理を施してアナロ
グ出力端子及び／又はディジタル出力端子に出力する信
号処理手段と、アナログ入力端子に入力された入力信号
を前記信号処理手段に供給することなくアナログ出力端
子にスルー状態で導く信号スルー回路と、前記アナログ
入力端子を信号処理手段及び信号スルー回路の各入力に
択一的に接続する第１のリレースイッチと、前記アナロ
グ出力端子を信号処理手段及び信号スルー回路の各出力
に択一的に接続する第２のリレースイッチと、常時は前
記第１及び第２のリレースイッチ双方を前記信号処理手
段の側に接続し、特定の状態において前記第１及び第２
のリレースイッチ双方を前記信号スルー回路の側に接続
して信号スルー状態とし、ミュート指令信号が入力され
たら前記第２のリレースイッチのみを前記信号処理手段
の側から切り離して出力ミュート状態とするように前記
第１及び第２のリレースイッチを制御する制御手段とを
備えたことを特徴とする。
オ装置は、アナログ入出力端子とディジタル入出力端子
と、アナログ入力端子及び／又はディジタル入力端子か
ら入力された入力信号に所定の信号処理を施してアナロ
グ出力端子及び／又はディジタル出力端子に出力する信
号処理手段と、アナログ入力端子に入力された入力信号
を前記信号処理手段に供給することなくアナログ出力端
子にスルー状態で導く信号スルー回路と、前記アナログ
入力端子を信号処理手段及び信号スルー回路の各入力に
択一的に接続する第１のリレースイッチと、前記アナロ
グ出力端子を信号処理手段及び信号スルー回路の各出力
に択一的に接続する第２のリレースイッチと、常時は前
記第１及び第２のリレースイッチ双方を前記信号処理手
段の側に接続し、特定の状態において前記第１及び第２
のリレースイッチ双方を前記信号スルー回路の側に接続
して信号スルー状態とし、ミュート指令信号が入力され
たら前記第２のリレースイッチのみを前記信号処理手段
の側から切り離して出力ミュート状態とするように前記
第１及び第２のリレースイッチを制御する制御手段とを
備えたことを特徴とする。
【０００８】この発明によれば、入力側に設けた第１の
リレースイッチと出力側に設けた第２のリレースイッチ
とが、制御手段によってそれぞれ独立に制御され、常時
は第１及び第２のリレースイッチを信号処理手段に接続
し、電源オフ等の特定の状態において第１及び第２のリ
レースイッチを信号スルー回路に接続して信号スルー状
態とし、ミュート指令信号が入力されたら第２のリレー
スイッチのみを信号処理手段の出力から切り離して出力
ミュート状態とするようにしている。このため、第２の
リレースイッチを信号スルー状態と出力ミュート状態の
２つの状態を作り出すために共用することができ、ミュ
ート用に別個リレースイッチを設けなくても良い分だけ
コスト低減を図ることができる。また、内部回路にミュ
ート回路を作り込む必要がないため、回路が簡単にな
り、特性の劣化もない。
リレースイッチと出力側に設けた第２のリレースイッチ
とが、制御手段によってそれぞれ独立に制御され、常時
は第１及び第２のリレースイッチを信号処理手段に接続
し、電源オフ等の特定の状態において第１及び第２のリ
レースイッチを信号スルー回路に接続して信号スルー状
態とし、ミュート指令信号が入力されたら第２のリレー
スイッチのみを信号処理手段の出力から切り離して出力
ミュート状態とするようにしている。このため、第２の
リレースイッチを信号スルー状態と出力ミュート状態の
２つの状態を作り出すために共用することができ、ミュ
ート用に別個リレースイッチを設けなくても良い分だけ
コスト低減を図ることができる。また、内部回路にミュ
ート回路を作り込む必要がないため、回路が簡単にな
り、特性の劣化もない。
【０００９】前記制御手段として、例えば装置の電源オ
ンに伴う出力変化のタイミングを所定時間だけ遅らせる
遅延回路を付加し、この遅延回路を介した出力によって
前記第１及び第２のリレースイッチ双方を前記信号処理
手段の側に接続するための制御信号を生成すると共に、
前記遅延回路を介した出力及び前記ミュート信号によっ
て前記第２のリレースイッチのみを前記信号処理手段の
側から切り離すための制御信号を生成するように構成さ
れた制御信号生成回路を設けるようにすれば、内部回路
が安定してから第１及び第２のリレースイッチを信号処
理手段の側に接続でき電源オン時のノイズ発生等を防止
することができると共に、第２のリレースイッチはミュ
ート信号に応じて即座に切り離すことができ電源オフ時
のノイズ発生も効果的に防止することができる。
ンに伴う出力変化のタイミングを所定時間だけ遅らせる
遅延回路を付加し、この遅延回路を介した出力によって
前記第１及び第２のリレースイッチ双方を前記信号処理
手段の側に接続するための制御信号を生成すると共に、
前記遅延回路を介した出力及び前記ミュート信号によっ
て前記第２のリレースイッチのみを前記信号処理手段の
側から切り離すための制御信号を生成するように構成さ
れた制御信号生成回路を設けるようにすれば、内部回路
が安定してから第１及び第２のリレースイッチを信号処
理手段の側に接続でき電源オン時のノイズ発生等を防止
することができると共に、第２のリレースイッチはミュ
ート信号に応じて即座に切り離すことができ電源オフ時
のノイズ発生も効果的に防止することができる。
【００１０】前記信号処理手段として、その生成出力す
るミュート信号の極性形式をローアクティブ形式とし、
かつ、電源オフに伴う出力変化タイミングの直後の少な
くとも所定時間は当該ミュート信号をローアクティブに
することにより、電源オフ直後の短時間は第２のリレー
スイッチが残余電力により信号処理手段の側から切り離
されるべく駆動され、もって電源オフ時のノイズ発生を
より確実に防止することができる。
るミュート信号の極性形式をローアクティブ形式とし、
かつ、電源オフに伴う出力変化タイミングの直後の少な
くとも所定時間は当該ミュート信号をローアクティブに
することにより、電源オフ直後の短時間は第２のリレー
スイッチが残余電力により信号処理手段の側から切り離
されるべく駆動され、もって電源オフ時のノイズ発生を
より確実に防止することができる。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るディジタルオーディオ装置の要部
構成を示すブロック図である。図１において、ディジタ
ル信号処理回路１は、エフェクタ、イコライザ等、目的
とする信号処理をディジタルデータの形態で実行するＤ
ＳＰ（Digital SignalProcesser）等から構成される。
その前段にアナログ信号をディジタルデータに変換する
Ａ／Ｄ変換器２が、またその後段にディジタル信号処理
回路１からのディジタルデータをアナログ信号に変換す
るＤ／Ａ変換器８がそれぞれ設けられている。アナログ
入力端子１１は、第１のリレースイッチ２１によって、
Ａ／Ｄ変換器２の入力端又は信号スルー回路６の入力端
に択一的に接続される。アナログ出力端子１２は、第２
のリレースイッチ２２によって、Ｄ／Ａ変換器８の出力
端又は信号スルー回路６の出力端に択一的に接続され
る。リレースイッチ２１，２２は、後述する制御回路２
３により制御される。ディジタル入力端子１３からのデ
ィジタル入力信号は、そのままディジタル信号処理回路
１に入力されて処理される。ディジタル信号処理回路１
からのディジタル出力信号も、ディジタル出力端子１４
から直接出力することができる。なお、抵抗２４，２５
は、アナログ入出力端のハイインピーダンス時のプルダ
ウン抵抗である。
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係るディジタルオーディオ装置の要部
構成を示すブロック図である。図１において、ディジタ
ル信号処理回路１は、エフェクタ、イコライザ等、目的
とする信号処理をディジタルデータの形態で実行するＤ
ＳＰ（Digital SignalProcesser）等から構成される。
その前段にアナログ信号をディジタルデータに変換する
Ａ／Ｄ変換器２が、またその後段にディジタル信号処理
回路１からのディジタルデータをアナログ信号に変換す
るＤ／Ａ変換器８がそれぞれ設けられている。アナログ
入力端子１１は、第１のリレースイッチ２１によって、
Ａ／Ｄ変換器２の入力端又は信号スルー回路６の入力端
に択一的に接続される。アナログ出力端子１２は、第２
のリレースイッチ２２によって、Ｄ／Ａ変換器８の出力
端又は信号スルー回路６の出力端に択一的に接続され
る。リレースイッチ２１，２２は、後述する制御回路２
３により制御される。ディジタル入力端子１３からのデ
ィジタル入力信号は、そのままディジタル信号処理回路
１に入力されて処理される。ディジタル信号処理回路１
からのディジタル出力信号も、ディジタル出力端子１４
から直接出力することができる。なお、抵抗２４，２５
は、アナログ入出力端のハイインピーダンス時のプルダ
ウン抵抗である。
【００１２】制御回路２３のリレースイッチ２１，２２
を制御する部分は、大略図２のように構成されている。
リレースイッチ２１，２２の各一方の端子は電源端子
（＋Ｖ）に接続されている。電源端子と接地端子との間
には、抵抗３１及びキャパシタ３２が直列接続されてお
り、これが遅延回路３３を構成している。この遅延回路
３３の出力がインバータ３４を介して第１のリレースイ
ッチ２１の他方の端子に接続されている。また、遅延回
路３３の出力は、ＡＮＤゲート３５の一方の入力に供給
されている。ＡＮＤゲート３５の他方の入力には、ミュ
ート信号が入力されている。ＡＮＤゲート３５の出力
は、インバータ３６を介して第２のリレースイッチ２２
の他方の端子に接続されている。
を制御する部分は、大略図２のように構成されている。
リレースイッチ２１，２２の各一方の端子は電源端子
（＋Ｖ）に接続されている。電源端子と接地端子との間
には、抵抗３１及びキャパシタ３２が直列接続されてお
り、これが遅延回路３３を構成している。この遅延回路
３３の出力がインバータ３４を介して第１のリレースイ
ッチ２１の他方の端子に接続されている。また、遅延回
路３３の出力は、ＡＮＤゲート３５の一方の入力に供給
されている。ＡＮＤゲート３５の他方の入力には、ミュ
ート信号が入力されている。ＡＮＤゲート３５の出力
は、インバータ３６を介して第２のリレースイッチ２２
の他方の端子に接続されている。
【００１３】この制御回路２３のリレースイッチ２１，
２２に対する制御は、下記表１のようになる。なお、こ
こでリレースイッチ２１，２２がオフ状態であるとは、
アナログ入力端子１１，１２が信号スルー回路６に接続
されている状態である。
２２に対する制御は、下記表１のようになる。なお、こ
こでリレースイッチ２１，２２がオフ状態であるとは、
アナログ入力端子１１，１２が信号スルー回路６に接続
されている状態である。
【００１４】
【表１】
【００１５】図３は、この装置の動作を説明するための
図である。電源オフ時では、図３（ａ）に示すように、
リレースイッチ２１，２２がオフ状態となっており、ア
ナログ入力端子１１から入力されるアナログ信号は、ア
ナログ出力端子１２に直接出力されるスルー状態であ
る。
図である。電源オフ時では、図３（ａ）に示すように、
リレースイッチ２１，２２がオフ状態となっており、ア
ナログ入力端子１１から入力されるアナログ信号は、ア
ナログ出力端子１２に直接出力されるスルー状態であ
る。
【００１６】電源をオンすると、図２の遅延回路３３に
よって、その出力の立ち上がりが電源投入よりも遅れ
る。このため、内部回路が安定してからインバータ３４
の入力がハイレベルになる。ミュート信号はローアクテ
ィブであり、インバータ３６の入力もハイレベルにな
る。これにより、インバータ３４，３６の出力はローレ
ベルになるので、リレースイッチ２１，２２がオン状態
になる。この状態では、図３（ｂ）に示すように、アナ
ログ入力端子１１から入力される信号がＡ／Ｄ変換器２
を介してディジタル信号処理回路１に入力されて、所定
の処理が実行されるノーマル状態となる。ディジタル信
号処理回路１では、アナログ−アナログ、アナログ−デ
ィジタル、ディジタル−アナログ、及びディジタル−デ
ィジタルの４通りの処理のうち、選択された処理を実行
する。
よって、その出力の立ち上がりが電源投入よりも遅れ
る。このため、内部回路が安定してからインバータ３４
の入力がハイレベルになる。ミュート信号はローアクテ
ィブであり、インバータ３６の入力もハイレベルにな
る。これにより、インバータ３４，３６の出力はローレ
ベルになるので、リレースイッチ２１，２２がオン状態
になる。この状態では、図３（ｂ）に示すように、アナ
ログ入力端子１１から入力される信号がＡ／Ｄ変換器２
を介してディジタル信号処理回路１に入力されて、所定
の処理が実行されるノーマル状態となる。ディジタル信
号処理回路１では、アナログ−アナログ、アナログ−デ
ィジタル、ディジタル−アナログ、及びディジタル−デ
ィジタルの４通りの処理のうち、選択された処理を実行
する。
【００１７】ディジタル信号処理回路１でシステムロッ
ク外れ（システム基本クロックと処理データ信号とのク
ロック同期外れ）が生じる等により、制御回路２３に入
力されるミュート信号がアクティブ（ローレベル）にな
ると、ＡＮＤゲート３５の出力がローレベルとなり、イ
ンバータ３６の出力がハイレベルとなるので、第２のリ
レースイッチ２２のみオフ状態になる。これにより、図
３（ｃ）に示すように、アナログ入力信号のディジタル
信号処理回路１への入力は途切れずに、同回路１からの
アナログ出力のみが減衰するミュート状態となる。した
がって、前記ディジタルロック外れ等が生じた場合でも
入力信号はディジタル信号処理回路１に依然として供給
され続けるので、クロック同期回復動作は、前記アナロ
グ出力のミュート期間中も支障なく継続され、その結
果、入力を途絶した場合よりも早く回復し易く、またロ
ック外れが解消しさえすればミュート信号はハイレベル
に戻り、これによりリレースイッチはノーマル状態に復
帰する。
ク外れ（システム基本クロックと処理データ信号とのク
ロック同期外れ）が生じる等により、制御回路２３に入
力されるミュート信号がアクティブ（ローレベル）にな
ると、ＡＮＤゲート３５の出力がローレベルとなり、イ
ンバータ３６の出力がハイレベルとなるので、第２のリ
レースイッチ２２のみオフ状態になる。これにより、図
３（ｃ）に示すように、アナログ入力信号のディジタル
信号処理回路１への入力は途切れずに、同回路１からの
アナログ出力のみが減衰するミュート状態となる。した
がって、前記ディジタルロック外れ等が生じた場合でも
入力信号はディジタル信号処理回路１に依然として供給
され続けるので、クロック同期回復動作は、前記アナロ
グ出力のミュート期間中も支障なく継続され、その結
果、入力を途絶した場合よりも早く回復し易く、またロ
ック外れが解消しさえすればミュート信号はハイレベル
に戻り、これによりリレースイッチはノーマル状態に復
帰する。
【００１８】なお、この装置では、ユーザ操作とか不測
の事故等を含む全ての電源オフによって生じ得る、電源
電圧が低下し始めるタイミングを検出し、この出力変化
のタイミングの少なくとも直後でかつ電源の側に残余電
力がある限りの期間、前記ミュート信号をローアクティ
ブにするようにしている。具体的には、電源電圧を監視
し、それが例えば一割程度低下した時点で電源オフがあ
ったと判断してミュート信号をローアクティブに変化さ
せる。これにより電源オフタイミングの直後は第２のリ
レースイッチが電源残余電力（電源コンデンサ等の蓄積
分）によって駆動され、短時間ではあるが、意図的にデ
ィジタル信号処理回路１からアナログ出力を切り離すよ
うな駆動がなされ、これにより電源オフ時のポップノイ
ズ等を、より確実に低減させることができる。また、内
部回路の異常が検知された時に電源が自動的にオフ状態
となるように構成されている場合にも同様に、その悪影
響を最小限度に抑えることができる。
の事故等を含む全ての電源オフによって生じ得る、電源
電圧が低下し始めるタイミングを検出し、この出力変化
のタイミングの少なくとも直後でかつ電源の側に残余電
力がある限りの期間、前記ミュート信号をローアクティ
ブにするようにしている。具体的には、電源電圧を監視
し、それが例えば一割程度低下した時点で電源オフがあ
ったと判断してミュート信号をローアクティブに変化さ
せる。これにより電源オフタイミングの直後は第２のリ
レースイッチが電源残余電力（電源コンデンサ等の蓄積
分）によって駆動され、短時間ではあるが、意図的にデ
ィジタル信号処理回路１からアナログ出力を切り離すよ
うな駆動がなされ、これにより電源オフ時のポップノイ
ズ等を、より確実に低減させることができる。また、内
部回路の異常が検知された時に電源が自動的にオフ状態
となるように構成されている場合にも同様に、その悪影
響を最小限度に抑えることができる。
【００１９】
【発明の効果】以上述べたように、この発明によれば、
第２のリレースイッチを信号スルー状態と出力ミュート
状態の２つの状態を作り出すために共用することがで
き、ミュート用に別個にリレースイッチを設けなくても
良い分だけコスト低減を図ることができる。また、内部
回路にミュート回路を作り込む必要がないため回路が簡
単になり特性の劣化もない。
第２のリレースイッチを信号スルー状態と出力ミュート
状態の２つの状態を作り出すために共用することがで
き、ミュート用に別個にリレースイッチを設けなくても
良い分だけコスト低減を図ることができる。また、内部
回路にミュート回路を作り込む必要がないため回路が簡
単になり特性の劣化もない。
【図１】 この発明の一実施例に係るオーディオ装置の
構成を示す回路図である。
構成を示す回路図である。
【図２】 同装置における制御回路の要部構成を示す回
路図である。
路図である。
【図３】 同装置の作用を説明するための図である。
【図４】 従来のディジタルオーディオ装置の構成を示
す回路図である。
す回路図である。
１…ディジタル信号処理回路、２…Ａ／Ｄ変換器、３，
８…Ｄ／Ａ変換器、６…信号スルー回路、７…ミュート
回路、１１…アナログ入力端子、１２…アナログ出力端
子、１３…ディジタル入力端子、１４…ディジタル出力
端子、２１…第１のリレースイッチ、２２…第２のリレ
ースイッチ、２３…制御回路。
８…Ｄ／Ａ変換器、６…信号スルー回路、７…ミュート
回路、１１…アナログ入力端子、１２…アナログ出力端
子、１３…ディジタル入力端子、１４…ディジタル出力
端子、２１…第１のリレースイッチ、２２…第２のリレ
ースイッチ、２３…制御回路。
Claims (3)
- 【請求項１】 アナログ入出力端子とディジタル入出力
端子と、 アナログ入力端子及び／又はディジタル入力端子から入
力された入力信号に所定の信号処理を施してアナログ出
力端子及び／又はディジタル出力端子に出力する信号処
理手段と、 アナログ入力端子に入力された入力信号を前記信号処理
手段に供給することなくアナログ出力端子にスルー状態
で導く信号スルー回路と、 前記アナログ入力端子を信号処理手段及び信号スルー回
路の各入力に択一的に接続する第１のリレースイッチ
と、 前記アナログ出力端子を信号処理手段及び信号スルー回
路の各出力に択一的に接続する第２のリレースイッチ
と、 常時は前記第１及び第２のリレースイッチ双方を前記信
号処理手段の側に接続し、特定の状態において前記第１
及び第２のリレースイッチ双方を前記信号スルー回路の
側に接続して信号スルー状態とし、ミュート信号が入力
されたら前記第２のリレースイッチのみを前記信号処理
手段の側から切り離して出力ミュート状態とするように
前記第１及び第２のリレースイッチを制御する制御手段
とを備えたことを特徴とするオーディオ装置。 - 【請求項２】 前記制御手段は、装置の電源オンに伴う
出力変化のタイミングを所定時間だけ遅らせる遅延回路
を更に有し、 この遅延回路を介した出力によって前記第１及び第２の
リレースイッチ双方を前記信号処理手段の側に接続する
ための制御信号を生成すると共に、前記遅延回路を介し
た出力及び前記ミュート信号によって前記第２のリレー
スイッチのみを前記信号処理手段の側から切り離すため
の制御信号を生成するように構成された制御信号生成回
路を備えることを特徴とする請求項１記載のオーディオ
装置。 - 【請求項３】 前記信号処理手段は、ローアクティブの
前記ミュート信号を生成出力するものであり、電源オフ
に伴う出力変化のタイミングの少なくとも直後の所定時
間の間は当該ミュート信号をローアクティブにすること
を特徴とする請求項１又は２記載のオーディオ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35091998A JP2000175286A (ja) | 1998-12-10 | 1998-12-10 | オーディオ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35091998A JP2000175286A (ja) | 1998-12-10 | 1998-12-10 | オーディオ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000175286A true JP2000175286A (ja) | 2000-06-23 |
Family
ID=18413805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35091998A Pending JP2000175286A (ja) | 1998-12-10 | 1998-12-10 | オーディオ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000175286A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725832B1 (ko) * | 2006-05-17 | 2007-06-13 | (주)전전사 | 퍼블릭어드레스 파워앰프 시스템 및 그 전원공급 제어방법 |
-
1998
- 1998-12-10 JP JP35091998A patent/JP2000175286A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725832B1 (ko) * | 2006-05-17 | 2007-06-13 | (주)전전사 | 퍼블릭어드레스 파워앰프 시스템 및 그 전원공급 제어방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368528A2 (en) | Audio amplifier with mute and stand-by states | |
| US6259171B1 (en) | Hot-swap device preventing system crash when switching power source | |
| US5942942A (en) | Differential amplifier with double output stages | |
| US6404282B2 (en) | Preamplification circuit | |
| JP2000175286A (ja) | オーディオ装置 | |
| US20040196099A1 (en) | Audio amplifier circuit | |
| JP2000102194A (ja) | 入力二重化高性能電源システム | |
| JPH04160519A (ja) | 電源制御回路 | |
| JPH08214400A (ja) | デジタル・シグナル・プロセッサ | |
| JPH05235672A (ja) | 音声ミューティング回路 | |
| JP3055266B2 (ja) | 音声切換制御装置 | |
| JP2878823B2 (ja) | 伝送装置 | |
| JP2536150B2 (ja) | フェ―ダ―電圧発生装置 | |
| JP2917192B2 (ja) | ハイビジョン放送受信装置 | |
| JPS62296235A (ja) | 外部割り込み信号制御回路 | |
| JP4176615B2 (ja) | デジタルアンプ | |
| JP3158450B2 (ja) | Ａｖ機器の電源制御方法及びａｖ機器 | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JPH0239127B2 (ja) | Shingogirikaesochi | |
| KR900006019Y1 (ko) | 써라운드 모드 절환에 따른 외부 스피커 절환회로 | |
| JP2006157382A (ja) | ミューティング回路及び出力装置 | |
| JP2000151432A (ja) | 無線送信装置 | |
| JPH03101509A (ja) | パワーアンプ出力信号制御回路 | |
| JPS6251307A (ja) | フイ−ドフオワ−ド受信回路 | |
| JPH08317317A (ja) | 中間周波処理装置 |