JPS62294986A - Apparatus for preparing inspection data - Google Patents

Apparatus for preparing inspection data

Info

Publication number
JPS62294986A
JPS62294986A JP62125911A JP12591187A JPS62294986A JP S62294986 A JPS62294986 A JP S62294986A JP 62125911 A JP62125911 A JP 62125911A JP 12591187 A JP12591187 A JP 12591187A JP S62294986 A JPS62294986 A JP S62294986A
Authority
JP
Japan
Prior art keywords
signal
extraction
extracted
reading
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62125911A
Other languages
Japanese (ja)
Other versions
JP2594944B2 (en
Inventor
Akifumi Hiraiwa
平岩 昌文
Motonori Nagafuji
長藤 元宣
Masayuki Miyoshi
三善 正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62125911A priority Critical patent/JP2594944B2/en
Publication of JPS62294986A publication Critical patent/JPS62294986A/en
Application granted granted Critical
Publication of JP2594944B2 publication Critical patent/JP2594944B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To reduce the processing time, by providing an extracting condition reading means for reading and memorizing extracting conditions for inspection data to be extracted from the results of logical simulation and means for reading the results of logical simulation. CONSTITUTION:First, extracting conditions prepared are read out with an extracting conditions reading routine 5 to register a name of signal to be extracted on a list 6 of signals being extracted, requirement to meet extracting conditions on an extracting conditions table 7 and the signal name entered into the extracting conditions on a list 8 of extracting conditions signals. Then, the name and value of a signal are read with a routine 9 for reading the results of logical simulation and the signal values are stored together into a signal value table 10 for a fixed time when the signal name is determined to belong to the list 6 of signals being extracted or the list 8 of extracting conditions signals. When the meeting of the extracting conditions is judged, a data extraction routine 12 is used to determine extraction time for each signal entered on the list 6 of signals being extracted and at the time thus obtained the signal value is read out from the signal value table 10 to be outputted as inspection data.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は、論理回路の検査データ作成方法に係り、特に
大規模な論理回路における機能面の検査データを作成す
るのに好適な検査データ作成装置に関する。
[Detailed Description of the Invention] 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for creating test data for logic circuits, and in particular for creating functional test data for large-scale logic circuits. The present invention relates to an inspection data creation device suitable for.

〔従来の技術〕[Conventional technology]

論理回路の正当性を確認する方法は、設計不良の遠出、
及び製造不良の遠出の2段階で行なわれている。第1図
に論理設計から検査データ作成までの従来方法の流れを
示す。設計不良の遠出には、一段に論理シミーレータを
用い、入力データを与え、ソフトウェアにより回路を1
1M的に動作させ、その結果得られる出力値が妥当であ
るか否かを確認することにより行なわれる。論理検証を
終えた論理については、これを実装製作し、製造上の不
良を遠出するために検査装置に与えるべき検査データを
作成する。ここに言う検査データとは、上記検査装置か
ら被検査論理回路に印加する入力値、及びその入力値を
印加したときの出力期?I値である。
The way to check the validity of a logic circuit is to eliminate design defects,
This is carried out in two stages: and removal of manufacturing defects. Figure 1 shows the flow of the conventional method from logic design to inspection data creation. To eliminate design defects, a logic simulator is used in one stage, input data is given, and the circuit is created by software.
This is done by operating 1M and checking whether the output value obtained as a result is appropriate. After the logic verification has been completed, the logic is mounted and manufactured, and inspection data to be provided to the inspection equipment is created in order to eliminate manufacturing defects. The test data referred to here refers to the input value applied from the test device to the logic circuit under test, and the output period when the input value is applied. This is the I value.

従来の検査データ作成方法は、第1図に示すように論理
情報を基に各部品のビンに故障仮定な行ない、故障が存
在した場合と存在しない場合とで出力値に有意差が生ず
るようなデータを作成するものであった。
As shown in Figure 1, the conventional method of creating inspection data is to make a failure assumption for each component bin based on logical information, and to make a assumption that there will be a significant difference in the output value between when a failure exists and when there is no failure. The purpose was to create data.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしこの方法では論理規模が増大するのに従い、検査
データの量が著しく増加し、かつ検査データの作成が困
難になると共にその作成に要する処理時間もまた著しく
増加するといつ問題点がある。
However, this method has problems when the amount of test data increases significantly as the logical scale increases, making it difficult to create the test data, and the processing time required to create the data also increases significantly.

本発明の目的は、主に大規模な論理回路に対し、第2図
に示すように、論理シミュレーション結果からデータを
抽出することにより、少ない処理時間で限られた量の検
査データの作成を可能にした検査データ作成装置を提供
することにある。
The purpose of the present invention is to enable the creation of a limited amount of test data in a short processing time by extracting data from logic simulation results, mainly for large-scale logic circuits, as shown in Figure 2. The object of the present invention is to provide an inspection data creation device that provides the following features.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は論理回路の検査データ作成において、論理回
路または論理回路を含む装置の論理シミニレ−ジョン結
果から抽出すべき検査用データの抽出条件を読み込み記
憶する抽出条件読み込み手段と、論理シミニレ−ジョン
結果を読み込み記憶する論理シミュレーション結果読み
込み手段と、抽出するタイミングを決めるために、抽出
条件と上記論理シミュレーション結果の比較判定を行な
う抽出条件判定手段と、抽出条件判定に従い、論理シミ
ュレーション結果からデータを抽出するデータ抽出手段
とを備えることにより達成される。
The above purpose is to provide an extraction condition reading means for reading and storing extraction conditions for test data to be extracted from the logic difference results of a logic circuit or a device including the logic circuit, and to store the logic difference results in creating test data for logic circuits. a logical simulation result reading means for reading and storing the logical simulation results; an extraction condition determining means for comparing and determining the extraction conditions with the logical simulation results in order to determine the timing of extraction; and extracting data from the logical simulation results in accordance with the extraction condition determination. This is achieved by providing data extraction means.

〔作用〕[Effect]

論理シミュレーション結果は、論理検証の確認を終える
と使用されないが、論理回路の機能的動作を確認するた
めの有効なデータが収められていることに着目し、王に
大炭、模な論理回路の機能面の検査を行なうために、ル
1理シミュレーション結果から抽出すべき検査データの
抽出条件を記述するだけで検査データの作成が行なえる
Logic simulation results are not used after logic verification is completed, but we focused on the fact that they contain valid data for confirming the functional operation of logic circuits. In order to perform a functional test, test data can be created simply by describing the extraction conditions for the test data to be extracted from the results of a physical simulation.

〔実施例〕〔Example〕

以下、′4発明の一実施例を第3図により説明する。1
は論理シミュレーション結果であり、被検査論理回路ま
たは被検査論理回路を含む装置の論理検証を行なった結
果を例えばファイルに格納したものである。2は抽出条
件であり、論理シミュレーション結果1から抽出すべき
検査データの信号名及び抽出タイミングを記述し、例え
ばカード形式で与える。6は検査データ抽出ルーチンで
あり、論理シミュレーション結果1から抽出条件2に従
ってデータを抽出する。4は抽出した検査データであり
、検査装置から被検査論理回路に印加する入力値及びそ
の入力値を印加した時の出力期待値を例えばファイルに
格納したものである。
Hereinafter, one embodiment of the '4 invention will be described with reference to FIG. 1
is a logic simulation result, which is a result of logic verification of a logic circuit to be tested or a device including a logic circuit to be tested, stored in a file, for example. Reference numeral 2 is an extraction condition, which describes the signal name and extraction timing of test data to be extracted from the logic simulation result 1, and is given in, for example, a card format. 6 is an inspection data extraction routine, which extracts data from the logic simulation result 1 according to extraction conditions 2; Reference numeral 4 denotes extracted test data, which is stored in a file, for example, of input values applied from the test device to the logic circuit under test and expected output values when the input values are applied.

第4図に抽出条件の例を、また第5図に抽出タイミング
を示す。第4図のC0NDで抽出条件を定義する。C3
IG1、C3IG2、C5IG3は条件信号であり、抽
出タイミングを定義する。
FIG. 4 shows an example of extraction conditions, and FIG. 5 shows extraction timing. The extraction conditions are defined by C0ND in FIG. C3
IG1, C3IG2, and C5IG3 are condition signals that define extraction timing.

5IG1,5IG2は被抽出信号である。抽出条件C0
NDの意味は次の通りである。C3lG1C5IO2、
C3IO2のいずれかに信号変化が生じた時、当条件を
チェックし、C3rG1がハイレベルかつC3IG2が
ローレベル、’!?、:&tCSIG3がハイレベルで
あった場合に抽出条件が成立する。抽出条件が成立した
時刻から10郭後の5IG1の信号値及び1521日後
の5IG2の信号値を各々5IG1,5IG2の信号値
として抽出する。第5図の例では、時刻i、I 、 t
2 、t3及びt4に抽出条件をチェックし、t2及び
t4において成立することが判明する。従って時刻t2
 + 10m5における5IG1の信号値ローレベル及
び時刻i2+15n8における5IG2の信号値ハイレ
ベルを各各5IG1.5IG2の1テスト分の信号値と
して抽出する。同様に時刻ta + 10 na 、 
t4+15nsにおける5IG1,5IG2の各信号値
ハイレベル、ローレベルを続く1テスト分の信号値とし
て抽出する。
5IG1 and 5IG2 are signals to be extracted. Extraction condition C0
The meaning of ND is as follows. C3lG1C5IO2,
When a signal change occurs in any of C3IO2, this condition is checked and C3rG1 is high level and C3IG2 is low level, '! ? , :&tCSIG3 is at a high level, the extraction condition is satisfied. The signal value of 5IG1 10 days after the time when the extraction condition is satisfied and the signal value of 5IG2 1521 days later are extracted as the signal values of 5IG1 and 5IG2, respectively. In the example of FIG. 5, the times i, I, t
2, the extraction conditions are checked at t3 and t4, and it is found that they hold true at t2 and t4. Therefore, time t2
The low level signal value of 5IG1 at time i2+15n8 and the high level signal value of 5IG2 at time i2+15n8 are extracted as signal values for one test of each 5IG1.5IG2. Similarly, at time ta + 10 na,
The high level and low level signal values of 5IG1 and 5IG2 at t4+15 ns are extracted as signal values for one subsequent test.

第6図は、第3図の検査データ抽出ルーチン5の構成の
一例を示すブロック図である。5は抽出条件読み取りル
ーチン、6は被抽出信号リスト、7は抽出条件テーブル
、8は抽出条件信号リスト、9は論理シミュレーション
結果読み取りルーチン、10は信号値テーブル、11は
抽出条件判定ルーチン、12はデータ抽出ルーチンであ
る。まず抽出条件読み取りルーチン5であらかじめ用意
した抽出条件を読み取り、被抽出信号名を被抽出信号す
スト乙に、抽出条件の成立条件を抽出条件テーブル7に
、また抽出条件に記述されている信号名を抽出条件信号
リスト8に登録する。第4図の抽出条件C0NDについ
て言えば、5IG1.5IG2を被抽出信号リスト6に
、C3IG1.C3rG2 、C5IO2を抽出条件信
号リスト8に、また抽出条件が成立するために必要な信
号レベル1゜0.1及び連結記号AND 、ORを抽出
条件テーブル7に登録する。次に論理シミュレーション
結果読み取りルーチン9で信号名と信号値を読み取り、
信号名が被抽出信号リスト6または抽出条件信号リスト
8に属すると判定したら、信号値テーブル10に信号値
を格納する。この信号値テーブル10には一定時間の信
号値をまとめて記憶する。
FIG. 6 is a block diagram showing an example of the configuration of the inspection data extraction routine 5 of FIG. 3. 5 is an extraction condition reading routine, 6 is an extraction condition signal list, 7 is an extraction condition table, 8 is an extraction condition signal list, 9 is a logic simulation result reading routine, 10 is a signal value table, 11 is an extraction condition determination routine, and 12 is an extraction condition determination routine. This is a data extraction routine. First, the extraction conditions prepared in advance are read in the extraction condition reading routine 5, and the extracted signal name is written in the extraction condition table 7, the conditions for the extraction condition are written in the extraction condition table 7, and the signal name described in the extraction condition is registered in the extraction condition signal list 8. Regarding the extraction condition C0ND in FIG. 4, 5IG1.5IG2 is placed in the extracted signal list 6, C3IG1. C3rG2 and C5IO2 are registered in the extraction condition signal list 8, and the signal level 1°0.1 necessary for the extraction condition to be satisfied and the concatenation symbols AND and OR are registered in the extraction condition table 7. Next, read the signal name and signal value in logic simulation result reading routine 9,
When it is determined that the signal name belongs to the extracted signal list 6 or the extraction condition signal list 8, the signal value is stored in the signal value table 10. This signal value table 10 collectively stores signal values for a certain period of time.

第4図の抽出条件C0NDをテーブルに展開した例を第
7図に示す。矢印はポインタである。被抽出信号リスト
及び抽出条件信号リストに登録された各信号からポイン
トされている信号値テーブル内のエリアに論理シミュレ
ーション結果から読み込まれた信号値が格納される。次
に抽出条件判定ルーチン11で抽出条件信号リスト8に
記しである信号の信号値を信号値テープA−10から読
み取り、各時刻において信号変化の有無を検出する。
FIG. 7 shows an example in which the extraction condition C0ND in FIG. 4 is expanded into a table. Arrows are pointers. The signal value read from the logic simulation result is stored in the area in the signal value table pointed to by each signal registered in the extracted signal list and the extraction condition signal list. Next, in the extraction condition determination routine 11, the signal values of the signals listed in the extraction condition signal list 8 are read from the signal value tape A-10, and the presence or absence of a signal change at each time is detected.

信号変化を検出したら、上記信号を含む抽出条件が成立
するか否か?判定する。この判定は抽出条件テーブル7
、抽出条件信号リスト8、信号値テーブル10を参照し
て行なう。抽出条件が成立すると判定したら、データ抽
出ルーチン12で被抽出信号リスト乙に記しである各信
号の抽出時刻を求め、該当時刻における信号値を信号値
テーブル10から読み取り、検査データとして出力する
。第8図に第4図及び第5図の例において抽出した検査
データを示す。テスト1.テスト2は各々時刻t2゜t
4において成立した抽出条件に従って抽出した信号値で
ある。
If a signal change is detected, does the extraction condition including the above signal hold? judge. This judgment is based on extraction condition table 7.
, the extraction condition signal list 8 and the signal value table 10. When it is determined that the extraction conditions are met, the data extraction routine 12 determines the extraction time of each signal listed in the extracted signal list B, reads the signal value at the corresponding time from the signal value table 10, and outputs it as test data. FIG. 8 shows the inspection data extracted in the example of FIGS. 4 and 5. Test 1. Test 2 is at time t2゜t.
This is a signal value extracted according to the extraction conditions established in step 4.

この論理シミュレーション読み取りからデータ抽出の処
理過程を繰り返すことにより、論理回路の検査データを
作成することができる。
By repeating this process of data extraction from logic simulation reading, test data for the logic circuit can be created.

〔発明の効果〕〔Effect of the invention〕

本発明は主に大規模な論理回路の検査に有効であり、論
理シミュレーション結果から検査データを抽出すること
により、論理の機能的動作の検証を行なうことができる
。また従来行なわれていた検査データ作成方法に比較し
、論理回路の鵡理榊造を考慮せずに検査データの作成が
可能であるため処理時間が少なくて済み、かつ抽出条件
により作成する検査データの量が制御できるという効果
がある。
The present invention is mainly effective for testing large-scale logic circuits, and by extracting test data from logic simulation results, the functional operation of logic can be verified. In addition, compared to the conventional test data creation method, it is possible to create test data without considering the logic circuit structure, which requires less processing time, and the test data is created based on the extraction conditions. This has the effect of controlling the amount of

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の方法による論理設計から検査データ作成
までの処理及びデータの流れ図、第2図は本発明の一実
施例の流れ図、第5図は本発明の一実施例を示す検査デ
ータ作成方法のブロック図、第4図は抽出条件の一例の
表示図、第5図は第4図の条件信号及び被抽出信号の信
号波形及び抽出タイミングを示した表示例を示す図、第
6図は第3図の検査データ抽出ルーチンのブロック図、
第7図は第6図のテーブル内容を示した説明図、第8図
は検査データの説明図である。 2・・・抽出条件、5・・・検査データ抽出ルーチン、
4・・・検査データ、5・・−抽出条件読み取りルーチ
ン、6・・・被抽出信号リスト、7・・抽出条件テーブ
ル、10・・・信号値テーブル、12・・・データ抽出
ルーチン。 7、− 代理人弁理士 小  川  勝  男 茶 1 図 第2図 菓 3 図 第 4 図 COND  :  C3l(:rl−1、AND、C3
lCr2=0.0尺C3lG3=ISELECT   
5lcrl   DELAγ(io)SI:1.ECT
  5IG2  DALAγ(l!I)第5 図 i、  矛2      ”3 4 第A 図
Figure 1 is a flowchart of processing and data from logic design to inspection data creation using a conventional method, Figure 2 is a flowchart of an embodiment of the present invention, and Figure 5 is inspection data creation showing an embodiment of the present invention. A block diagram of the method, FIG. 4 is a display diagram of an example of extraction conditions, FIG. 5 is a diagram showing a display example showing the signal waveforms and extraction timing of the condition signal and extracted signal in FIG. 4, and FIG. A block diagram of the inspection data extraction routine in Fig. 3,
FIG. 7 is an explanatory diagram showing the contents of the table in FIG. 6, and FIG. 8 is an explanatory diagram of inspection data. 2... Extraction conditions, 5... Test data extraction routine,
4... Inspection data, 5... Extraction condition reading routine, 6... Signal list to be extracted, 7... Extraction condition table, 10... Signal value table, 12... Data extraction routine. 7, - Representative patent attorney Masaru Ogawa 1 Figure 2 Figure 3 Figure 4 Figure COND: C3l (: rl-1, AND, C3
lCr2 = 0.0 shaku C3lG3 = ISELECT
5lcrl DELAγ(io)SI:1. ECT
5IG2 DALAγ(l!I) Fig. 5 i, Spear 2 ”3 4 Fig. A

Claims (1)

【特許請求の範囲】[Claims] 1、論理回路の検査データ作成において、上記論理回路
または上記論理回路を含む装置の論理シミュレーション
結果から抽出すべき検査用データの抽出条件を読み込み
記憶する抽出条件読み込み手段と、上記論理シミュレー
ション結果を読み込み記憶する論理シミュレーション結
果読み込み手段と、抽出するタイミングを決めるために
、上記抽出条件と上記論理シミュレーション結果の比較
判定を行なう抽出条件判定手段と、上記抽出条件判定に
従い、上記論理シミュレーション結果からデータを抽出
するデータ抽出手段とを備えたことを特徴とする検査デ
ータ作成装置。
1. In creating test data for a logic circuit, extraction condition reading means reads and stores extraction conditions for test data to be extracted from logic simulation results of the logic circuit or a device including the logic circuit, and reads and stores the logic simulation results. a means for reading the logical simulation results to be stored; an extraction condition determining means for comparing and determining the extraction conditions with the logical simulation results in order to determine the timing of extraction; and extracting data from the logical simulation results in accordance with the extraction condition determination. What is claimed is: 1. An inspection data creation device characterized by comprising: data extraction means.
JP62125911A 1987-05-25 1987-05-25 Inspection data creation device Expired - Lifetime JP2594944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62125911A JP2594944B2 (en) 1987-05-25 1987-05-25 Inspection data creation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62125911A JP2594944B2 (en) 1987-05-25 1987-05-25 Inspection data creation device

Publications (2)

Publication Number Publication Date
JPS62294986A true JPS62294986A (en) 1987-12-22
JP2594944B2 JP2594944B2 (en) 1997-03-26

Family

ID=14921966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62125911A Expired - Lifetime JP2594944B2 (en) 1987-05-25 1987-05-25 Inspection data creation device

Country Status (1)

Country Link
JP (1) JP2594944B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184960A (en) * 1989-01-11 1990-07-19 Nec Corp Simulation list output device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02184960A (en) * 1989-01-11 1990-07-19 Nec Corp Simulation list output device

Also Published As

Publication number Publication date
JP2594944B2 (en) 1997-03-26

Similar Documents

Publication Publication Date Title
JP2000082094A (en) Semiconductor integrated circuit design verification system
JPH0533426B2 (en)
KR100506769B1 (en) High speed test pattern evaluation apparatus
JPS62294986A (en) Apparatus for preparing inspection data
CN115357494A (en) Automatic generation method and device of function coverage rate code
CN111427731B (en) Automatic split code stream and verification code stream testing method and system
JP6072547B2 (en) Application test system
JP2943161B2 (en) Failure simulation method
JPH0561935A (en) Logical simulation system
JPH05151296A (en) Logic inspecting device for circuit with memory and its method
CN117311826A (en) ATP (adenosine triphosphate) inspection method, system and storage medium based on FADEC (switch over digital enhanced cordless digital television) operating system
JPH0572271A (en) Inspection method of semiconductor integrated circuit
JP2990813B2 (en) Failure simulation method
CN116861827A (en) Method, device, equipment and medium for checking asynchronous reset and synchronous reset
JPH04111024A (en) Automatic test item extracting system for computer system
JPH1183945A (en) Failure diagnostic system for logic circuit
JPH02213951A (en) Data setting simulator
JPH03276374A (en) Tracking device for logic simulation result
JPH03129537A (en) Test coverage system for microprogram
JPH03198159A (en) Logical inspecting device
JPH0478935A (en) Simulation test system for input device
JP2000338184A (en) Fault simulator
JPH09325974A (en) Operation verification device for function block part
JPH04370883A (en) Logical simulation system
JPH0676016A (en) Logical simulation method