JPS6229039B2

JPS6229039B2 -

Info

Publication number: JPS6229039B2
Application number: JP55066129A
Authority: JP
Inventors: Masanori Fujita
Original assignee: Seikosha KK
Current assignee: Seikosha KK
Priority date: 1980-05-19
Filing date: 1980-05-19
Publication date: 1987-06-24
Also published as: JPS56162082A

Description

【発明の詳細な説明】本発明は多数の光学的表示素子を選択的に点灯
させ指針状に表示を行なわせる電子時計に関す
る。

従来デジタル時計の分野においては、その表示
形態が電子回路化に適しているため、ストツプウ
オツチ、タイマなどの各種の機能表示を付加した
時計が大量に市場に出ている。ところが指針表示
タイプのアナログ時計についてみると、機械時計
から水晶時計に変わつてはいるものの、その表示
は依然として機械時計と同一の指針表示となつて
いる。機械式のタイマーは、所定の時間目盛まで
ダイヤルをセツトし、セツト時間が経過したとき
に、“０”の位置で停止するが、途中の経過時間
が一見して分かり難い面があつた。

本発明の目的は、セツト時間が経過したことを
明瞭に認識させることのできる電子時計の表示装
置を提供することである。

本発明は液晶等に表示媒体を用いた光学的表示
素子を放射状に多数形成し、これらのうちから時
間データにしたがつて対応する光学的表示素子を
順次選択的に点灯せしめ、タイマがセツト時間を
計時した後その表示を点滅表示とした電子時計で
ある。

以下図面に基いて本発明を説明する。

第１Ａ図において、１は水晶発振器、２および
３は分周器であり、４および５はそれぞれ秒の桁
を計時する10進および６進カウンタ、６および７
はそれぞれ分の桁を計時する10進カウンタおよび
６進カウンタ、８および９はそれぞれ時の桁を計
時する10進カウンタおよび６進カウンタである。
以上の各カウンタは２進化10進コードの出力を生
じる。１０は12進カウンタ、１１はタイミングパ
ルス発生回路であり、分周器２から、例えば128
Hz程度の出力パルスを受けて、端子p₁〜p₃に順次
タイミングパルスを生じる。

１２は調時パルス発生装置であり、手動回転操
作にしたがつてパルスを発生する（一例として特
開昭53−98883号がある。）。１３は回路を調時可
能状態とするスイツチ、１４はタイマモードおよ
び時刻モードを切り換えるスイツチ、１５はタイ
マの計時開始用のスイツチである。

１６〜２２はアンドゲート回路、２３〜２５は
オアゲート回路である。２６は分周器、２７およ
び２８はそれぞれ秒の桁を計時するプリセツタブ
ルダウンカウンタ、２９および３０は分の桁を計
時するプリセツタブルダウンカウンタ、３１およ
び３２はラツチ回路である。３３はパルスを微少
時間遅延せしめる遅延回路、３４および３５はイ
ンバータ、３６および３７はフリツプフロツプ回
路、３８〜４１はアナログスイツチ回路、４２は
タイマのセツト時間の計時終了を検出する検出回
路、４３はアラーム音発生回路である。以上にお
いて、アンドゲート回路２１，２２、分周器２
６、インバータ３５、フリツプフロツプ回路３７
およびアナログスイツチ回路３８〜４１は点滅制
御回路を構成する。第１Ｂ図において、４４〜５
５はアンドゲート回路、５６〜５９はオアゲート
回路である。６０および６１はデコーダであり、
それぞれの入力値が０、１……８、９の各値にし
たがつて端子d₀，（d₀，d₁），（d₀，d₁，d₂），（d₀，
d₁，d₂，d₃）……（d₀……d₉）が論理値“１”にな
る。すなわち先に発生した出力状態が最後の出力
まで保持されるものである。６２および６３はデ
コーダであり、その入力値０、１……８、９の各
値にしたがつて出力端子d₀……d₉およびd₀……d₅
に順次出力パルスが発生する。６４および６５は
オアゲート回路、６６は後述する切換回路、６７
はオアゲート回路の出力値が偶数か奇数かを検出
し、偶数のときに端子６７ａに“１”、奇数のと
きに端子６７ｂに“１”を生じる判別回路であ
る。６８および６９はアンドゲート回路、７０は
後述するセグメント電極に電圧を供給するセグメ
ント電圧供給回路、７１は後述する内側共通電極
に電圧を供給する内側共通電圧供給回路、７２は
外側共通電極に電圧を供給する外側共通電圧供給
回路である。７３はナンドゲート回路、７４はオ
アゲート回路、７５および７６はアンドゲート回
路、７７はインバータである。以上において、ゲ
ート回路４４〜５５、ゲート回路７３〜７６およ
びインバータ７７は選択回路を構成する。

第２図は液晶を封止するガラス（図示せず）の
一面に形成してある共通電極のパターンであり、
扇形の６つの内側共通電極７８およびこれらと径
方向に間隙をもつて配設された外側共通電極７９
からなる。

第３図は上記ガラスと、液晶を介して対向する
ガラス（図示せず）の内面に形成したセグメント
電極のパターンであり、サークル状かつ放射状に
形成した６０の内側のセグメント電極８０は、第
２図示の内側共通電極７８と対向している。内側
のセグメント電極８０の各延長線上には、同電極
を導電的に接続している外側セグメント電極８１
が形成してあり、これらは外側共通電極８１と対
向している。周方向に６分割された各内側および
外側共通電極７８，７９に対向する複数のセグメ
ント電極を一群とし、各群の所定順位のセグメン
ト電極を導電的に接続してある。

第４図は切換回路６６およびセグメント電圧供
給回路７０の詳細回路図であり、８２〜９１はア
ンドゲート回路、９２〜９６はオアゲート回路、
９７〜１００はアナログスイツチ回路、１０１お
よび１０２はインバータである。

第５図は内側共通電圧供給回路７１の詳細回路
図である。１０３〜１０８はアンドゲート回路、
１０９〜１１９はアナログスイツチ回路、１２０
〜１２３はインバータである。

なお外側共通電圧供給回路７２も、上記と全く
同様な回路構成を有し、第５図において、出力端
子q₀〜q₅に代えて出力端子u₀〜u₅に置換すれば、
外側共通電圧供給回路７２になる。

以上の構成において、タイマの時間セツトにつ
いて説明する。スイツチ１３を閉じてアンドゲー
ト回路１８および１７の一入力を論理値“１”に
保持し、さらにスイツチ１４を閉じてタイマモー
ドにセツトする。これによりアンドゲート回路１
８の出力は“１”になり、分周器２６、カウンタ
２７および２８はリセツトされ、また分のカウン
タ２９および３０がプリセツト可能状態となり、
ラツチ回路３１および３２の内容が同カウンタに
セツトされる。一方アンドゲート回路１８の上記
出力“１”により、フリツプフロツプ回路３６の
出力Ｑは“０”に保持され、アンド回路２１の一
入力は同値に保持される。そして調時パルス発生
装置１２からパルスを発生させると、アンドゲー
ト回路１９およびオアゲート回路２３を介してカ
ウンタ２９に入力される。したがつてカウンタ２
９の内容は逐一変更され、さらにその出力により
カウンタ３０の内容も変更される。一方アンドゲ
ート回路１９の出力パルスは遅延回路３３で微少
時間遅延され、ラツチ回路３１および３２のスト
ローブ入力となる。これによつてカウンタ２９の
出力MT₀がラツチ回路３１に、カウンタ３０の
出力MT₁がラツチ回路３２にそれぞれ書き込ま
れる。したがつてラツチ回路３１および３２に、
カウンタ２９および３０の変化内容が逐一書き込
まれる。このようにして所望の時間がセツトされ
る。

一方時刻の修正は、スイツチ１４を開いてクロ
ツクモードとし、スイツチ１３を閉じて分周器３
および秒の桁のカウンタ４および５をリセツト
し、調時パルス発生装置１２からパルスを発生す
る。

これによりアンドゲート回路１６およびオアゲ
ート回路２４を介してカウンタ１０に調時パルス
が入力されるとともにカウンタ６にも入力され
る。

以下各桁の桁上出力が生じるごとにカウンタ７
〜９の計時内容が変化する。調時修了後、スイツ
チ１３を開くと、分周器３およびカウンタ４，５
のリセツトが解除され、各カウンタで時刻の計時
がなされる。

次にタイマの時間表示について説明する。

第１Ａ図において、タイミングパルス発生回路
１１は、分周器２から出力を受けて出力端子p₁，
p₂およびp₃に順次タイミングパルスを発生する。
また本例における液晶表示装置は電圧値｜3V｜
以上の周期的電圧印加によつて点灯し、電圧値｜
Ｖ｜以下の周期的電圧印加によつては点灯しない
ものとする。ここで第１Ａおよび１Ｂ図の端子
SS，SN，CS，CNおよびCOに印加される電圧パ
ルスの波形を示したのが第６図であり、端子CS
とSS、端子COとSSおよび端子COとSNに印加さ
れる電圧によつて液晶表示装置が点灯され、その
他においては点灯されない。

そこでスイツチ１３を開き、１４を閉じてタイ
マモードに設定すると、端子TMが“１”にな
り、第１Ｂ図示のアンドゲート回路４４〜４６お
よび５０〜５２が同値に保持される。またカウン
タ２７〜３０およびラツチ回路３１，３２の各出
力データST₀，ST₁，MT₀，MT₁，LT₀および
LT₁も上記アンドゲート回路に供給されている。
この状態で、第１Ａ図示のタイミングパルス発生
回路１１の端子p₁，p₂およびp₃に順次パルスが発
生されると、アンドゲート回路４４と５０，４５
と５１および４６と５２のゲートが順次開かれ
る。まず端子p₁にパルスが発生した場合について
みると、アンドゲート回路４４と５０が開かれ、
秒のカウンタの出力データST₀がオアゲート回路
５６およびデコーダ６０を介してオアゲート回路
６４に入力され、さらに出力データST₁がオアゲ
ート回路５８およびデコーダ６１を介してオアゲ
ート回路６５に入力される。

出力データST₀はさらに切換回路６６に入力さ
れる。以下説明を簡単にするため、00秒、すなわ
ち出力データST₀が「０」、ST₁が「０」の場合に
ついて説明する。デコーダ６０の入力が「０」で
あるから、その端子d₀のレベルは“１”になる。
そこで第４図を参照すると、第１Ｂ図示のオアゲ
ート回路６５の出力データST₁が「０」、これは
偶数としてあるため、端子６７ａのレベルは
“１”に保持されている。したがつてアンドゲー
ト回路８２，８４，８６，８８および９０の一入
力は“１”となり、端子d₀に生じた“１”との両
入力により、ゲート回路８２の出力は“１”にな
る。そのため、オアゲート回路９２の出力は
“１”になり、アナログスイツチ回路９７が開か
れて、端子r₀に端子SSに供給されている第６図
示の電圧パルスが生じる。また端子d₁〜d₉のレベ
ルは“０”であるため、オアゲート回路９３〜９
６の出力は“０”、したがつてアナログスイツチ
回路９８……１００が開かれ、端子r₁〜r₉に、端
子SNに供給されている第６図示の電圧パルスが
生じる。

一方出力データST₁の出力「０」により、デコ
ーダ６１の端子d₀のレベルが“１”になり、オア
ゲート回路６５を介してアンドゲート回路６８お
よび６９に供給される。ここで現動作状態は、タ
イマモードでかつ端子p₁にパルスが発生している
ため、ナンドゲート回路７３の出力は“０”、し
たがつてアンドゲート回路６８は閉じられてい
る。だがアンドゲート回路７５の出力は“１”と
なるため、オアゲート回路７４の出力も“１”に
なる。これによりアンドゲート回路６９が開かれ
てその出力端子t₀のレベルのみが“１”に保持さ
れる。外側共通電圧供給回路７２は第５図示と同
じ回路構成を有し、出力端子q₀〜q₅に代えて端子
u₀〜u₅に置換すればよいだけであるから、第５図
示の回路を参照して説明する。

さて端子t₀のレベルが“１”であるから、アナ
ログスイツチ回路１１０が開かれて端子u₀に端子
CAに供給されている電圧パルスが生じる。

また端子t₁〜t₅のレベルは“０”であるため、
アナログスイツチ回路１１２，１１５，１１８が
開かれて端子CNに供給されている電圧パルスが
端子u₁〜u₅に生じる。ここで端子CAに生じてい
る電圧パルスは、第１Ａ図示において、アンドゲ
ート回路２２の出力が“０”であるため、アナロ
グスイツチ回路３９が開かれ、端子CSに供給さ
れている電圧パルスとなる。なお端子CBには、
端子COに供給されている電圧パルスが生じる。

したがつて、第６図より明らかな通り、共通電
極７９の端子u₀と外側のセグメント電極８１……
８１に導電的に接続している端子r₀とに、端子
CSと端子SSに供給されている電圧パルスが印加
される。したがつて端子p₁に生じる周期的パルス
に応答して端子u₀に接続した外側共通電極７９と
端子r₀と導電的に接続した外側セグメント電極８
１とによつて構成される液晶表示素子が点灯し、
第７図示のように、外側の液晶表示素子ａによつ
て０秒の点灯がなされる。

次に第１Ａ図示のタイミングパルス発生回路１
１の端子p₂にパルスが発生すると、第１Ｂ図示の
アンドゲート回路４５および５１が開かれて分の
出力データMT₀およびMT₁が生じる。ここで分
のデータを仮に40分とすると、出力データMT₀
は「０」、出力データMT₁は「４」である。出力
データ「０」についてみると、オアゲート回路６
４の端子d₀が“１”、検出回路６７の端子６７ａ
が“１”であるから、先に述べた動作と同様にし
てセグメント電圧供給回路７０の端子r₀に端子
SSに供給されている電圧パルスが生じ、端子r₁
〜r₉に端子にSNに供給されている電圧パルスが
生じる。

一方出力データMT₁の「４」は、先の例と同
様にしてアンドゲート回路６８および６９に供給
される。ここで端子p₁にパルスが発生していない
ため、そのレベルは“０”、したがつてナンドゲ
ート回路７３の出力が“１”になり、アンドゲー
ト回路６８が開かれる。ここで端子p₃，p₁，CL
のレベルは、いずれも“０”であるから、アンド
ゲート回路６９は閉じられている。さて出力デー
タMT₁が「４」であるから、アンドゲート回路
６８の出力端子t₀〜t₄のレベルは“１”、端子t₅の
それは“０”になる。そこで第５図を参照する
と、既述したと同様にしてアナログスイツチ回路
１１１，１１４，１１７……１１８がオンにな
り、端子q₀〜q₃に端子CBに供給されている電圧
が生じ、端子q₄に端子CA、端子q₅に端子CNに供
給されている電圧が生じる。

したがつて第６図示の波形図から明らかな通
り、端子q₀〜q₃に接続した内側共通電極７３とこ
れらに対向する内側のセグメント電極８０とによ
つて構成される液晶表示素子が端子p₂に生じる周
期的パルスに応答して点灯する。この表示状態を
示したのが第７図示の斜線表示部ｂである。

次に端子p₃にパルスが生じると、アンドゲート
回路４６および５２が開いて、ラツチ回路３１お
よび３２にセツトされた分のデータLT₀および
LT₁がそれぞれ出力される。データLT₀はオアゲ
ート回路５７およびデコーダ６２を介してオアゲ
ート回路６４に入力される。一方データLT₁はオ
アゲート回路５９、デコーダ６３、オアゲート回
路６５およびアンド回路６８に入力される。セツ
ト時間を40分とすると、デコーダ６４の端子d₀に
“１”、アンドゲート回路６８の端子t₄に“１”を
生じる。したがつて40分のみが選択表示される。

そこでタイマをスタートさせた後の動作は以下
の通りとなる。第１Ａ図において、スイツチ１５
を閉じると、アンドゲート回路２０の出力が
“１”になり、フリツプフロツプ回路３６がトリ
ガされ、その出力Ｑは“１”になる。したがつて
アンドゲート回路２１が開かれ、分周器２からの
出力パルスが分周器２６に供給され、以後時間の
経過に伴なつてカウンタ２７，２８，２９および
３０の内容はダウンカウンタされる。この計時出
力は既述したと同様な動作によつて表示がなされ
る。一例として、残り時間が23分48秒になつたと
きの表示について説明する。秒の桁の出力データ
ST₀は「８」、ST₁は「４」であるため、端子p₁に
周期的にパルスが発生するごとに、オアゲート回
路５６および５９に上記各データが出力される。

したがつてオアゲート回路６４の端子d₀〜d₈が
“１”、端子d₉が“０”となり、第４図示より明ら
かな通り、端子r₀〜r₈には端子SSに供給されてい
る電圧が生じ、端子r₉に端子SNに供給されてい
る電圧が生じる。またアンドゲート回路６９の端
子t₀〜t₄が“１”、端子t₅が“０”となるため、第
５図より、端子u₀〜u₃に端子CB、端子u₄に端子
CAに供給されている電圧が生じ、端子u₅に端子
CNに供給されている電圧が生じる。したがつて
第６図の表から明らかな通り、48秒までの外側の
表示素子が積算的に表示される。

また分の桁も端子p₂に周期的に発生したパルス
に応答して、オアゲート回路５６の出力に
「３」、オアゲート回路５８の出力に「２」を生じ
る。

以下先の動作と同様にして電圧が印加され、23
分までの内側の表示素子が点灯される。

さて、タイマがセツト時間を計時し終わると、
検出回路４２から出力を生じ、アラーム音発生回
路４３から音響を発生する。さらに上記出力はオ
アゲート回路２５を介してカウンタ２９および３
０をプリセツト可能状態とし、ラツチ回路３１お
よび３２に記憶されている時間データを同カウン
タにセツトする。一方フリツプフロツプ回路３７
も検出回路４２からの出力によつてセツトされ、
その出力Ｑは“１”になる。したがつてアンドゲ
ート回路２２の出力端子に分周器２６からの１秒
周期のパルスが生じ、スイツチ回路３８と３９な
らびにスイツチ回路４０と４１を0.5秒ごとに順
次開閉する。その結果端子CAには、端子CNおよ
びCSに供給される電圧が0.5秒ごとに交互に生じ
る。端子CBについても、同じく端子CNおよび
COに供給される電圧が0.5秒ごと交互に生じる。
そこでラツチ回路３１および３２に記憶されてい
る時間データは既述した例と同じ値、すなわち40
分であるから、先の説明で明らかにした通りセグ
メント電圧供給回路７０の端子r₀に、端子SSに
供給されている電圧が生じ、端子r₁〜r₉に端子SN
に供給されている電圧が生じ、端子q₀〜q₃に端子
CBに供給されている電圧が生じ、端子q₅に端子
CN、端子q₄に端子CAに供給されている電圧が生
じる。ここで端子CBに、端子COに供給されてい
る電圧が出力されているときは40分までの表示素
子が点灯するが、端子CNに供給されている電圧
は出力されているときは消灯する。したがつて40
分までの積算表示部は0.5秒ごとに点滅表示され
る。このようにラツチ回路に記憶せしめた時間デ
ータの計時が終了すると、その時間データが再び
カウンタにセツトされ、同一時間の計時が再び開
始されるとともに、その表示は第１図の計時を終
了した後の計時動作を指示するために、点滅表示
がなされる。

以上の例はラツチ回路に初期データをセツトし
た場合について説明したが、カウンタ２９および
３０ならびにラツチ回路３１および３２がクリア
されている状態で、時刻モードからタイマモード
に切り換えた場合には、０秒の表示がなされる。

それはタイミングパルスの発生に応答して、第
１Ｂ図示のオアゲート回路６４の端子d₀が
“１”、アンドゲート回路６８および６９の端子t₀
が“１”になる。その結果セグメント電圧供給回
路６０の端子r₀に、端子SSに供給されている電
圧が生じ、その他の端子r₁〜r₉に、端子SNに供給
されている電圧が生じる。共通電圧供給回路７１
および７２の端子q₀およびu₀に、端子CA、すな
わちCSに供給されている電圧が生じ、その他の
端子q₁〜q₅およびu₁〜u₅に、端子CNに供給され
ている電圧が生じる。したがつて端子u₀とq₀に接
続した共通電極と端子r₀に接続したセグメント電
極とによつて構成される表示素子が点灯され、０
表示がなされる。

次に時刻表示の場合について説明する。時刻モ
ードの場合は、第１Ａ図示のスイツチ１４が開か
れており端子CLは“１”に保持されている。

したがつて第１Ａ図示のタイミングパルス発生
回路１１の端子p₁に周期的にパルスが発生する
と、第１Ｂ図示のアンドゲート回路４７および５
３が開かれ、秒の桁のカウンタ４および５の出力
データSC₀およびSC₁がそれぞれ上記各アンドゲ
ート回路から出力される。これらの出力データは
オアゲート回路５７および５９を介してデコーダ
６２および６３に供給され、各データの値に応じ
て出力端子d₀〜d₉のいずれかに出力を生じる。例
えば35秒であれば、デコーダ６２の端子d₅に
“１”、デコーダ６３の端子d₃に“１”が生じる。
そのためオアゲート回路６４の端子d₅およびオア
ゲート回路６５の端子t₃のレベルは“１”にな
る。そこで第４図を参照すると、第１Ｂ図示のオ
アゲート回路６５の出力が奇数であるため、端子
６７ｂは“１”に保持され、アンドゲート回路８
３，８５，８７，８９および９１の一入力も同値
に保持される。そのため端子d₅が“１”のとき
は、回路の周期性から明らかなように、端子r₄に
端子SSに供給されている電圧が生じ、その他の
端子r₀〜r₃，r₅〜r₉に端子SNに供給されている電
圧が生じる。

一方第１Ｂ図示のオアゲート回路６５の端子d₃
のレベル“１”は、アンドゲート回路６８および
６９に入力される。ここで端子TMは“０”であ
るからナンドゲート回路７３の出力は“１”、ま
た端子p₃およびCLが“０”であるから、アンド
ゲート回路７６の出力は“１”、したがつてアン
ドゲート回路６８および６９が開かれる。

これによりアンドゲート回路６８および６９の
端子t₃は“１”になる。そこで第５図を参照する
と、端子q₃およびu₃に、端子CA、すなわち端子
CSに供給されている電圧が生じ、その他の端子
q₀〜q₂およびu₀〜u₂、q₄およびu₄，q₅およびu₅
に、端子CNに供給されている電圧が生じる。し
たがつて端子r₅と端子q₃、端子r₅と端子u₃に接続
された電極によつて構成される表示素子が点灯
し、35秒が表示される。

以下分および時についても同様にして表示がな
される。ただ、時の場合は端子p₃が“１”になる
ため、アンドゲート回路６９は閉じられ、アンド
ゲート回路６８のみが開かれる。したがつて内側
共通電極に対応するセグメント電極が選択され、
それに対応する表示素子が点灯する。

本実施例で示した第６図示の波形パルスを発生
するパルス発生回路は種々の構成のものが用いら
れるが、その一例を第８図に示す。１２４〜１３
９はアナログスイツチ回路、１４０および１４１
はインバータ、１４２はフリツプフロツプ回路で
ある。端子２ａには分周器２からパルスが供給さ
れ、端子Ｑにはその1/2の分周パルスが供給さ
れ、端子l₀，l₇に電圧3V₀、端子l₂，l₅に電圧2V₀，
端子l₃，l₄に電圧V₀および端子l₁，l₆に電圧０を印
加してある。

本実施例では、タイマと時計の両機能を結合し
た場合について説明したが、時計の時刻機能を除
き、タイマとして単独に利用することもできる。

以上詳述した通り、本発明は放射状に配設した
指針形状の液晶表示素子に、時間の経過および当
初のセツト時間を表示し、第１回目のセツト時間
を計時終了したときに、再び当初のセツト時間の
計時を開始するとともに、その表示を点滅せしめ
たので、時間の経過を明瞭に認識することがで
き、さらに時計から一時的に離れるようなことが
あつても、戻つてきたときにセツト時間が経過し
たか否かを直ちに認識することができる。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１Ａおよび
１Ｂ図はその電気回路の充統図、第２図は内側共
通電極および外側共通電極の平面図、第３図は放
射状に配設したセグメント電極の平面図、第４図
および５図は第１Ａおよび１Ｂ図の要部の詳細回
路図、第６図は上記電気回路の要部に印加される
波形図、第７図は表示の一態様を示す説明図、第
８図は第６図示の波形パルスを発生せしめる電気
回路図である。４〜１０……カウンタ、１１……タイミングパ
ルス発生回路、１２……調時パルス発生装置、２
７〜３０……カウンタ、３１，３２……ラツチ回
路、３８〜４１……アナログスイツチ回路、４４
〜５５……アンドゲート回路、７０……セグメン
ト電圧供給回路、７１……内側共通電圧供給回
路、７２……外側共通電圧供給回路。

Claims

【特許請求の範囲】

１指針形状をした第１の液晶表示素子を放射状
に複数個配設するとともに第１の液晶表示素子の
各延長線上に複数個配設した第２の液晶表示素子
と、セツトタイムを記憶する記憶回路と、セツト
時間の経過を計時するプリセツタブルカウンタ
と、このプリセツタブルカウンタから出力をえて
セツト時間の終了を検出し、終了信号を出力する
検出回路と、この検出回路からの終了信号を応答
して上記記憶回路にセツトタイムの読出しを行な
わせ、そのセツトタイムを上記プリセツタブルカ
ウンタに記憶せしめる書込み回路と、時刻を計時
する計時回路と、この計時回路の出力、上記記憶
回路の出力およびプリセツタブルカウンタの出力
を受けて、これらの出力のいずれかを選択的に出
力する選択回路と、電圧が相違する表示用パルス
および非表示用パルスを出力するパルス発生回路
と、上記選択回路からの出力に対応した点灯すべ
き上記液晶表示素子に上記パルス発生回路からの
表示用パルスを供給し、上記パルス発生回路の非
表示用パルスを非点灯とすべき上記液晶表示素子
に供給し、点滅制御信号が入力したときは上記点
灯すべき液晶表示素子に表示用パルスにかえて点
滅制御信号を供給する電圧供給回路と、上記検出
回路からの終了信号に応答して点滅制御信号を発
生し、この点滅制御信号を上記電圧供給回路に供
給する点滅制御回路とを設けて、第１回目のセツ
ト時間の経過したことの表示を点灯すべき液晶表
示素子の点滅表示により行なうことを特徴とする
電子時計の表示装置。