JPS622892A - モ−タ制御装置 - Google Patents
モ−タ制御装置Info
- Publication number
- JPS622892A JPS622892A JP60140870A JP14087085A JPS622892A JP S622892 A JPS622892 A JP S622892A JP 60140870 A JP60140870 A JP 60140870A JP 14087085 A JP14087085 A JP 14087085A JP S622892 A JPS622892 A JP S622892A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- motor
- counter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
- Control Of Ac Motors In General (AREA)
- Control Of Multiple Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＮＯ工作機械や′産業用ロボット等に利、用さ
れる多軸用モータ制御装置に関するものである。
れる多軸用モータ制御装置に関するものである。
従来の技術
近年、モータ制御装置は多関節形ロボットに代表される
ように多軸化の傾向にあり、よシ小さな制御装置でよシ
多くのモータを制御する要望が高まっている。この相反
する問題を解決するためにはモータの制御をディジタル
化、マイクロコンピュータ化する必要がある。
ように多軸化の傾向にあり、よシ小さな制御装置でよシ
多くのモータを制御する要望が高まっている。この相反
する問題を解決するためにはモータの制御をディジタル
化、マイクロコンピュータ化する必要がある。
以下図面を参照しながら、上述した従来のモータ制御装
置の一例について説明する。
置の一例について説明する。
第４図は従来のモータ制御装置の構成を示す図である。
第４図において、１はモータの制御演算を行なうマイク
ロコンピュータであシ、２は周波数２．６ＭＨｚでディ
ジタルクロックパルスヲ発生する発振器、３は発振器２
の出力クロックを１／２５６に分周する分周器、４はマ
イクロコンピュータ１に接続されデータが書きこまれる
と次に書き込まれるまでデータを保持しておくラッチ回
路、６は分局器３０１０ＫＨｚの出力クロックの立上り
でラッチ回路４のデータを読み込み発振器２の２．５Ｍ
Ｈｚのクロックパルス出力でそのデータをカウントダウ
ンしそのデータが０になったら掛下げパルス信号を発生
するカウンタ回路、６は分局器３の出力の１０ＫＨｚの
クロックの立上シで１Ｈ”を出力しカウンタ回路６の発
生する掛下げパルスが入った時に“Ｌ′を出力するフリ
ップフロップ、７は直流電源とフリップ７０ツブが″Ｈ
”レベルの時ＯＮし”Ｌ”レベルの時にＯＦＦされるス
イッチング素子を備えモータを駆動するスイッチングさ
れた電圧をモータに印加するモータ駆動回路、８は制御
対象であるモータである。
ロコンピュータであシ、２は周波数２．６ＭＨｚでディ
ジタルクロックパルスヲ発生する発振器、３は発振器２
の出力クロックを１／２５６に分周する分周器、４はマ
イクロコンピュータ１に接続されデータが書きこまれる
と次に書き込まれるまでデータを保持しておくラッチ回
路、６は分局器３０１０ＫＨｚの出力クロックの立上り
でラッチ回路４のデータを読み込み発振器２の２．５Ｍ
Ｈｚのクロックパルス出力でそのデータをカウントダウ
ンしそのデータが０になったら掛下げパルス信号を発生
するカウンタ回路、６は分局器３の出力の１０ＫＨｚの
クロックの立上シで１Ｈ”を出力しカウンタ回路６の発
生する掛下げパルスが入った時に“Ｌ′を出力するフリ
ップフロップ、７は直流電源とフリップ７０ツブが″Ｈ
”レベルの時ＯＮし”Ｌ”レベルの時にＯＦＦされるス
イッチング素子を備えモータを駆動するスイッチングさ
れた電圧をモータに印加するモータ駆動回路、８は制御
対象であるモータである。
以上のように構成されたモータ制御装置について以下に
その動作について説明する。
その動作について説明する。
−１ｆマイクロコンピユータ１によってラッチ回路４に
データが書き込まれる。このデータは最大２６６でモー
タ駆動部７のスイッチング素子をＯＮする時間を２５６
段階に変えるものである。今１００という値がラッチ回
路４に書き込まれたとすると、その値は分局器３の出力
の１０ＫＨｚのクロックの立上りでカウンタ回路６に読
み込まれる。
データが書き込まれる。このデータは最大２６６でモー
タ駆動部７のスイッチング素子をＯＮする時間を２５６
段階に変えるものである。今１００という値がラッチ回
路４に書き込まれたとすると、その値は分局器３の出力
の１０ＫＨｚのクロックの立上りでカウンタ回路６に読
み込まれる。
次にカウンタ回路では発振器２０２．５ＭＨｚのクロッ
クでカウントダウンされ１００，９９，９８゜９７、・
・・・・・と変化し０になった時に掛下げ信号を発生す
る。フリップフロップ６では分周器３の出力の１０ＫＨ
ｚの立上シで“Ｈ″レベル信号を出力しカウンタ回路６
の掛下げ信号が入力された時に“Ｌ″レベル変化させる
ととＫよシモータ駆動回路７のスイッチング素子をスイ
ッチングさせモータ８に電流を流す（特開昭５１−１１
３７９２号公報に記載されている）。
クでカウントダウンされ１００，９９，９８゜９７、・
・・・・・と変化し０になった時に掛下げ信号を発生す
る。フリップフロップ６では分周器３の出力の１０ＫＨ
ｚの立上シで“Ｈ″レベル信号を出力しカウンタ回路６
の掛下げ信号が入力された時に“Ｌ″レベル変化させる
ととＫよシモータ駆動回路７のスイッチング素子をスイ
ッチングさせモータ８に電流を流す（特開昭５１−１１
３７９２号公報に記載されている）。
発明が解決しようとする問題点
しかしながら上記のような構成では。多軸モータ制御を
行なう場合に第２図で破線で囲まれた部分（以下スイッ
チングパルス発生部という）とモータ駆動回路をモータ
の数だけ増加させ分局器３− の出力の１０ＫＨｚの
クロックですべてのスイッチング素子をＯＮさせると急
に大きな電流が流れ、モータ駆動回路７の直流電源電圧
が低下し制御性が低下したりノイズが発生し誤動作が起
こるという問題点を有していた。
行なう場合に第２図で破線で囲まれた部分（以下スイッ
チングパルス発生部という）とモータ駆動回路をモータ
の数だけ増加させ分局器３− の出力の１０ＫＨｚの
クロックですべてのスイッチング素子をＯＮさせると急
に大きな電流が流れ、モータ駆動回路７の直流電源電圧
が低下し制御性が低下したりノイズが発生し誤動作が起
こるという問題点を有していた。
本発明は上記問題点に鑑み、モータ駆動回路の直流電源
電圧の変動が少なく、制御性の良い、誤動作の原因とな
るノイズの小さい多軸用のモータ制御装置を提供するも
のである。
電圧の変動が少なく、制御性の良い、誤動作の原因とな
るノイズの小さい多軸用のモータ制御装置を提供するも
のである。
問題点を解決するための手段
上記問題点を解決するために本発明のモータ制御装置は
、マイクロコンピュータと、一定周波数のクロックを発
生する第１の発振手段と、前記第１の発振手段よシ周波
数の低いクロックを発生する第２の発振手段と、前記第
２の発振手段の出力クロックを位相の異った複数個のク
ロックパルスに変換する位相変換手段と、前記マイクロ
コンピュータに接続され前記マイクロコンピュータによ
ってデータが書き込まれると次にデータが書き込まれる
までその値を保持するラッチ手段と、前記位相変換手段
の１出力クロツク１が変化した時に前記ラッチ手段のデ
ータを読み込みその値を前記第１の発振手段の出力クロ
ックでカウントダウンしその値が０に等しくなった時に
パルス信号を出力するカウンタ手段と、前記位相切換手
段の出力クロックの１つのクロック１が入力された時に
信号を出力し前記カウンタ手段の出力信号により信号を
切る順序手段と、前記順序手段の出力信号によりトラン
ジスタ等のスイッチング素子を動作させ被制御モータに
スイッチングさせた電圧を印加させそのスイッチングし
ている時間を変化させることでモータを駆動する電流を
印加するモータ駆動手段という構成を備えたものである
。
、マイクロコンピュータと、一定周波数のクロックを発
生する第１の発振手段と、前記第１の発振手段よシ周波
数の低いクロックを発生する第２の発振手段と、前記第
２の発振手段の出力クロックを位相の異った複数個のク
ロックパルスに変換する位相変換手段と、前記マイクロ
コンピュータに接続され前記マイクロコンピュータによ
ってデータが書き込まれると次にデータが書き込まれる
までその値を保持するラッチ手段と、前記位相変換手段
の１出力クロツク１が変化した時に前記ラッチ手段のデ
ータを読み込みその値を前記第１の発振手段の出力クロ
ックでカウントダウンしその値が０に等しくなった時に
パルス信号を出力するカウンタ手段と、前記位相切換手
段の出力クロックの１つのクロック１が入力された時に
信号を出力し前記カウンタ手段の出力信号により信号を
切る順序手段と、前記順序手段の出力信号によりトラン
ジスタ等のスイッチング素子を動作させ被制御モータに
スイッチングさせた電圧を印加させそのスイッチングし
ている時間を変化させることでモータを駆動する電流を
印加するモータ駆動手段という構成を備えたものである
。
作 用
本発明は上記した構成によって、それぞれのモータに電
流を流すスイッチング素子がＯＮになるタイミングを位
相変換手段によってずらし、一時に全てのモータに電流
が流れ込むことによるモータ駆動手段の電源電圧の変動
を減らすことができ、またノイズの発生もおさえること
ができる。
流を流すスイッチング素子がＯＮになるタイミングを位
相変換手段によってずらし、一時に全てのモータに電流
が流れ込むことによるモータ駆動手段の電源電圧の変動
を減らすことができ、またノイズの発生もおさえること
ができる。
実施例
以下本発明の一実施例のモータ制御装置について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の第１の実施例における４軸モータ制御
装置の構成を示す図である。第１図において、１１はマ
イクロコンピュータ、１２は周波数２．５ＭＨｚのディ
ジタルの発振器、１３は発振器１２の出力クロックを１
／６４に分周器、１４はラッチ回路、フロはカウンタ回
路、１６はフリップフロップ、１７はモータ駆動回路、
１８はモータであジ以上は第 図と同じ構成であるが分
局器１３の分局率が異なっている。１９は第２図の回路
構成で第３図に示したように入力クロックに対して４相
の位相の異なるクロックを発生する位相変換回路である
。第２図において２０．２１はＴ−にフリップフロップ
で入力クロックを２進化４進でカウントするカウンタを
構成しており、２２は２ゼツト入力で４本の出力のうち
の１本を選択するデコーダである。
装置の構成を示す図である。第１図において、１１はマ
イクロコンピュータ、１２は周波数２．５ＭＨｚのディ
ジタルの発振器、１３は発振器１２の出力クロックを１
／６４に分周器、１４はラッチ回路、フロはカウンタ回
路、１６はフリップフロップ、１７はモータ駆動回路、
１８はモータであジ以上は第 図と同じ構成であるが分
局器１３の分局率が異なっている。１９は第２図の回路
構成で第３図に示したように入力クロックに対して４相
の位相の異なるクロックを発生する位相変換回路である
。第２図において２０．２１はＴ−にフリップフロップ
で入力クロックを２進化４進でカウントするカウンタを
構成しており、２２は２ゼツト入力で４本の出力のうち
の１本を選択するデコーダである。
以上のように構成されたモータ制御装置について、以下
第１図、第２図及び第３図を用いてその動作を説明する
。
第１図、第２図及び第３図を用いてその動作を説明する
。
まず第２図に示したように、分周器１３の出力クロック
の周波数は２ 、５ｓＭＨｚの１／６４の４０ＫＨｚで
あり、このクロックはＩ−にフリップ７０ツブ２０．２
１により２進化４進のカウンタで第３図すに示したよう
に００，０１．１０，１１．００゜ｏｌ・・・・・・と
カウントされていく。この２本の信号はデコーダ２２で
４出力の内１本選ばれクロックを出力する。これにより
位相の異なる１ ０ ＫＨｚの４相信号が第３図ａ、ｄ
、ｅ、ｆのように位相変換回路１９から出力される。位
相変換回路１９の出力はそれぞれカウンタ回路１６と７
リツプフロツプ１６に入力される。マイクロコンピュー
タ１１によってラッチ回路１４に記憶された値はこの位
相変換回路１９のクロックの立上シでカウンタ回路１５
にロードされ同時にフリップフロップ６の出力をＨ”レ
ベルにし、発振器１２０２．５ＭＨｚのクロックで０に
なるまでカウントダウンされる。このカウンタ回路１６
の値が０になった時カウンタ回路１５は掛下げ信号を出
力し、フリップフロップ１６の出力を”Ｌ″レベル変化
させモータ駆動回路１７のスイッチング素子をスイッ。
の周波数は２ 、５ｓＭＨｚの１／６４の４０ＫＨｚで
あり、このクロックはＩ−にフリップ７０ツブ２０．２
１により２進化４進のカウンタで第３図すに示したよう
に００，０１．１０，１１．００゜ｏｌ・・・・・・と
カウントされていく。この２本の信号はデコーダ２２で
４出力の内１本選ばれクロックを出力する。これにより
位相の異なる１ ０ ＫＨｚの４相信号が第３図ａ、ｄ
、ｅ、ｆのように位相変換回路１９から出力される。位
相変換回路１９の出力はそれぞれカウンタ回路１６と７
リツプフロツプ１６に入力される。マイクロコンピュー
タ１１によってラッチ回路１４に記憶された値はこの位
相変換回路１９のクロックの立上シでカウンタ回路１５
にロードされ同時にフリップフロップ６の出力をＨ”レ
ベルにし、発振器１２０２．５ＭＨｚのクロックで０に
なるまでカウントダウンされる。このカウンタ回路１６
の値が０になった時カウンタ回路１５は掛下げ信号を出
力し、フリップフロップ１６の出力を”Ｌ″レベル変化
させモータ駆動回路１７のスイッチング素子をスイッ。
チングさせモー／１８に電流を流し回転させる。これに
より各モータのスイッチングの位相をずらすことが可能
となる。
より各モータのスイッチングの位相をずらすことが可能
となる。
以上のように本実施例によれば位相変換手段を設け、そ
の出力の位相をずらせておき、その出力によってモータ
駆動手段のスイッチング素子を’０Ｎ−ＯＦＦさせモー
タに電流を流すことにより、モータに同時に電流が流れ
ることがなく、モータ駆動手段の直流電源の電圧の変動
も少なく制御性が悪化せず、またノイズによる誤動作も
減らすことができる。
の出力の位相をずらせておき、その出力によってモータ
駆動手段のスイッチング素子を’０Ｎ−ＯＦＦさせモー
タに電流を流すことにより、モータに同時に電流が流れ
ることがなく、モータ駆動手段の直流電源の電圧の変動
も少なく制御性が悪化せず、またノイズによる誤動作も
減らすことができる。
発明の効果
以上のように本発明は１．マイクロコンピュータと、一
定周波数のクロックを発生する第１の発振手段と、前記
第１の発振手段より周波数の低いクロックを発生する第
２の発振手段と、前記第２の発振手段の出力クロックを
位相の異った複数個のユータによってデータが書き込ま
れると次にデータが書き込まれるまでその値を保持する
ラッチ手段と、前記位相変換゛手段の出力クロックが変
化した時に前記ラッチ手段のデータを読み込みその値を
前記第１の発振手段の出力クロックでカウントダウンし
その値が０に等しくなった時にパルス信号を出力するカ
ウンタ手段と、前記位相切換手段の出力クロックが入力
された時に信号を出力し前記カウンタ手段の出力信号に
より信号を切る順序手段と、前記順序手段の出力信号に
よりトランジスタ等のスイッチング素子を動作させ被制
御モータにスイッチングさせた電圧を印加させそのスイ
ッチング時間を変化させることでモータを駆動する電流
を印加するモータ駆動手段を設けることにより、モータ
に同時に電流が流れることがなく、モータ駆動手段の直
流電源の電圧の変動も少なく制御性が悪化せず、またノ
イズによる誤動作も減らすことができる。
定周波数のクロックを発生する第１の発振手段と、前記
第１の発振手段より周波数の低いクロックを発生する第
２の発振手段と、前記第２の発振手段の出力クロックを
位相の異った複数個のユータによってデータが書き込ま
れると次にデータが書き込まれるまでその値を保持する
ラッチ手段と、前記位相変換゛手段の出力クロックが変
化した時に前記ラッチ手段のデータを読み込みその値を
前記第１の発振手段の出力クロックでカウントダウンし
その値が０に等しくなった時にパルス信号を出力するカ
ウンタ手段と、前記位相切換手段の出力クロックが入力
された時に信号を出力し前記カウンタ手段の出力信号に
より信号を切る順序手段と、前記順序手段の出力信号に
よりトランジスタ等のスイッチング素子を動作させ被制
御モータにスイッチングさせた電圧を印加させそのスイ
ッチング時間を変化させることでモータを駆動する電流
を印加するモータ駆動手段を設けることにより、モータ
に同時に電流が流れることがなく、モータ駆動手段の直
流電源の電圧の変動も少なく制御性が悪化せず、またノ
イズによる誤動作も減らすことができる。
第１図は本発明の一実施例におけるモータ制御装置の構
成図、第２図は第１図の位相変換回路の構成図、第３図
は位相変換回路のタイミング図。 第４図は従来のモータ制御装置の構成図である。 １１・・・・・・マイクロコンピュータ、１２・・・・
・・２．６ＭＨｚ発振器、１３・・・・・・分周器、１
４・・・・・・ラッチ回路、１６・・・・・・カウンタ
回路、１６・・・・・・フリップフロップ、１７・・・
・・・モータ駆動回路、１８・山・・モータ、１９・・
・・・・位相変換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｆｊ
−４７ｆ１番（１／１４） ｌ導−−−ラ、す回ｑト ば−−】ウシグ ・ １ｒ；−−７リフアフロプフ。 １７−−−モープ１Σ倉ηＦＬ間ト 男 ２ 図 ｔトーデコーダ 第 ３ 図 貞Ｉ ４ 図
ｌ−７４７Ｗ１ンζｔ−り４
−−ラッ＋回路 ５−一廖りンタ ｌＩ Ｃ−フリッ７°フフッフ１
成図、第２図は第１図の位相変換回路の構成図、第３図
は位相変換回路のタイミング図。 第４図は従来のモータ制御装置の構成図である。 １１・・・・・・マイクロコンピュータ、１２・・・・
・・２．６ＭＨｚ発振器、１３・・・・・・分周器、１
４・・・・・・ラッチ回路、１６・・・・・・カウンタ
回路、１６・・・・・・フリップフロップ、１７・・・
・・・モータ駆動回路、１８・山・・モータ、１９・・
・・・・位相変換回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名ｆｊ
−４７ｆ１番（１／１４） ｌ導−−−ラ、す回ｑト ば−−】ウシグ ・ １ｒ；−−７リフアフロプフ。 １７−−−モープ１Σ倉ηＦＬ間ト 男 ２ 図 ｔトーデコーダ 第 ３ 図 貞Ｉ ４ 図
ｌ−７４７Ｗ１ンζｔ−り４
−−ラッ＋回路 ５−一廖りンタ ｌＩ Ｃ−フリッ７°フフッフ１
Claims (1)
- マイクロコンピュータと、一定周波数のクロックを発生
する第１の発振手段と、前記第１の発振手段より周波数
の低いクロックを発生する第２の発振手段と、前記第２
の発振手段の出力クロックを位相の異った複数個のクロ
ックパルスに変換する位相変換手段と、前記マイクロコ
ンピュータに接続され前記マイクロコンピュータによっ
てデータが書き込まれると次にデータが書き込まれるま
でその値を保持するラッチ手段と、前記位相変換手段の
出力クロックが変化した時に前記ラッチ手段のデータを
読み込みその値を前記第１の発振手段の出力クロックで
カウントダウンしその値が０に等しくなった時にパルス
信号を出力するカウンタ手段と、前記位相変換手段の出
力クロックが入力された時に信号を出力し前記カウンタ
手段の出力信号により信号を消す順序手段と、前記順序
手段の出力信号によりトランジスタ等のスイッチング素
子を動作させ被制御モータにスイッチングさせた電圧を
印加させそのスイッチング時間を変化させることでモー
タを駆動する電流を印加するモータ駆動手段とを備えた
モータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140870A JPS622892A (ja) | 1985-06-27 | 1985-06-27 | モ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140870A JPS622892A (ja) | 1985-06-27 | 1985-06-27 | モ−タ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622892A true JPS622892A (ja) | 1987-01-08 |
Family
ID=15278666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60140870A Pending JPS622892A (ja) | 1985-06-27 | 1985-06-27 | モ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622892A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015111967A (ja) * | 2013-12-06 | 2015-06-18 | 富士通株式会社 | モータ制御装置及びモータ制御方法 |
-
1985
- 1985-06-27 JP JP60140870A patent/JPS622892A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015111967A (ja) * | 2013-12-06 | 2015-06-18 | 富士通株式会社 | モータ制御装置及びモータ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965481A (en) | Drive circuit for vibratory-wave motor | |
| US6150880A (en) | Method and device for generating drive signals for a power output stage, and a power output stage | |
| US5231343A (en) | Driving apparatus for stepping motor capable of restraining motor noise | |
| JPS622892A (ja) | モ−タ制御装置 | |
| JP2676058B2 (ja) | モータ駆動回路 | |
| JPS6127991B2 (ja) | ||
| JPH0421363A (ja) | インバータ装置 | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| KR0116880Y1 (ko) | 다상모터 펄스 구동회로 | |
| JPS61221596A (ja) | パルスモ−タ制御回路 | |
| KR100209311B1 (ko) | 전동기 구동용 인버터의 구동제어장치 | |
| JPH0767287B2 (ja) | インバータ制御装置 | |
| JPS603679Y2 (ja) | ４相パルスモータの駆動制御回路 | |
| JPH07245969A (ja) | 電力変換装置 | |
| JPH0441352Y2 (ja) | ||
| JPH033476B2 (ja) | ||
| JPH0756858A (ja) | 電子機器 | |
| KR19980059213A (ko) | 전동기 제어용 인버터의 디지탈 데드 타임 발생기 | |
| JPS58139676A (ja) | インバ−タ回路 | |
| GB2146857A (en) | Controlling switches in an inverter | |
| JPS61251499A (ja) | ステツピングモ−タ駆動回路 | |
| JPH07322695A (ja) | ステッピングモータ駆動制御回路 | |
| JPS62104480A (ja) | インバ−タのパルス幅変調信号発生装置 | |
| JPH03118793A (ja) | インバータ制御装置 | |
| JPS5996871A (ja) | インバ−タ制御装置 |