JPS62274958A - 伝送符号の識別装置 - Google Patents
伝送符号の識別装置Info
- Publication number
- JPS62274958A JPS62274958A JP11852486A JP11852486A JPS62274958A JP S62274958 A JPS62274958 A JP S62274958A JP 11852486 A JP11852486 A JP 11852486A JP 11852486 A JP11852486 A JP 11852486A JP S62274958 A JPS62274958 A JP S62274958A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- phase
- discriminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 77
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 101100493731 Arabidopsis thaliana BBX21 gene Proteins 0.000 description 1
- 101100096895 Mus musculus Sult2a2 gene Proteins 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔概要〕
受信された伝送符号の識別位相並びに/若しくは閾値レ
ベルの調整のために、伝送路符号の余11ビットに位相
並びに/若しくはレベル検出用信号を挿入し、受信側に
おいて該検出用信号の識別結果から識別位相と識別閾値
レベルのずれを制御することにより、伝送符号の識別調
整を自動化したものである。
ベルの調整のために、伝送路符号の余11ビットに位相
並びに/若しくはレベル検出用信号を挿入し、受信側に
おいて該検出用信号の識別結果から識別位相と識別閾値
レベルのずれを制御することにより、伝送符号の識別調
整を自動化したものである。
本発明は伝送符号の識別装置の改良、特に自動調整可能
な符号識別装置を提供するものである。
な符号識別装置を提供するものである。
例えば光伝送システムでは、伝送路から受信した信号は
、受信側にて識別一本生される。
、受信側にて識別一本生される。
このとき、忠実に送信側と同一波形の信号を受信部に再
現させるため、信号レベルの識別が正しい位相において
止しいレベル閾値と比較されることが望まれる。
現させるため、信号レベルの識別が正しい位相において
止しいレベル閾値と比較されることが望まれる。
従来、識別位相の調整は装置の製造時に行ない、調整後
固定される。
固定される。
従って、識別装置の使用中における温度変化、電源変動
、或いは経年変化による位相変動に対する自動的調整手
段は設けられてない。
、或いは経年変化による位相変動に対する自動的調整手
段は設けられてない。
一方、識別レベルの閾値に関しては、手動調整を可能に
するように、閾イ111+設定用の可変抵抗を受信回路
に設けたものがある。また、閾値調整部に曲流帰還回路
を設は調整するもの4)ある。
するように、閾イ111+設定用の可変抵抗を受信回路
に設けたものがある。また、閾値調整部に曲流帰還回路
を設は調整するもの4)ある。
しかし従来のF記のような符号識別における手動調整方
式は、調整のための時間と手間が必要であるという問題
点がある。
式は、調整のための時間と手間が必要であるという問題
点がある。
また、調整抵抗によって閾値調整を行うものは、必要と
する調整回路の規模は小さくて済むが、経年変化による
閾値レベルのずれを補償することが出来ない。
する調整回路の規模は小さくて済むが、経年変化による
閾値レベルのずれを補償することが出来ない。
これに対し、直流帰還を用いる方法は調整の手間が省け
、経年変化に対しても有効であるが、回路規模が大型に
なるという問題点がある。
、経年変化に対しても有効であるが、回路規模が大型に
なるという問題点がある。
c問題点を解決するための手段〕
上記の問題点は、第1図の本発明の原理図に示すように
、伝送符号の余剰ビットに一個若しくは複数個の、通常
の符号信号と異なる幅並びに/若し2くはレベルの検出
用信号を送信側にて挿入し、受イバ側におい°ζ、識別
器2によって該余剰ビットに挿入した検出用信号を識別
して同期検出回路4に供給し、該同期検出回路4の検出
結果にもとづいて制御信号を発生させ、受信部における
識別位相41己びに/若しくは閾値レベルを調整制御す
るように構成した本発明の伝送符号の識別装置によって
解決される。
、伝送符号の余剰ビットに一個若しくは複数個の、通常
の符号信号と異なる幅並びに/若し2くはレベルの検出
用信号を送信側にて挿入し、受イバ側におい°ζ、識別
器2によって該余剰ビットに挿入した検出用信号を識別
して同期検出回路4に供給し、該同期検出回路4の検出
結果にもとづいて制御信号を発生させ、受信部における
識別位相41己びに/若しくは閾値レベルを調整制御す
るように構成した本発明の伝送符号の識別装置によって
解決される。
本発明によれば、伝送符号の余剰ピッ)Rへ挿入される
検出用信号は通常の信号と異なり、例えば位相調整の場
合、i11常信号Nのパルス幅に比べて2分の1以十の
パルス幅をもつ第1(*号と、通常信号のパルス幅より
も狭く通常信号のパルス幅0) 2分の1より大きなパ
ルス幅の第2信号とから構成される。
検出用信号は通常の信号と異なり、例えば位相調整の場
合、i11常信号Nのパルス幅に比べて2分の1以十の
パルス幅をもつ第1(*号と、通常信号のパルス幅より
も狭く通常信号のパルス幅0) 2分の1より大きなパ
ルス幅の第2信号とから構成される。
送信側から余剰ビットに挿入され伝送されて来た上記検
出用信号は受信側の識別器2において、タイミング信号
を用いて取出され、同期検出回路4へ供給される。
出用信号は受信側の識別器2において、タイミング信号
を用いて取出され、同期検出回路4へ供給される。
同期検出回路4ば、受信信号がパルス幅の中央部の位置
に同期してデータ識別が識別器2によって行われたか否
かを検出し、非同期の場合は誤差信号を発生する。
に同期してデータ識別が識別器2によって行われたか否
かを検出し、非同期の場合は誤差信号を発生する。
送信側で余剰ビットに挿入された本発明による信号が、
その第1信号が通常の信号の中央識別点に到達せず、他
方第2信号が中央識別点を越えるパルス幅であるときは
位相が正しく、即ち第1信号に関しては″0″レベルが
、また第2信号に関しては″1″レベルが検出出力とし
て現れるとき、同期検出回路4は誤差信号を発生しない
。
その第1信号が通常の信号の中央識別点に到達せず、他
方第2信号が中央識別点を越えるパルス幅であるときは
位相が正しく、即ち第1信号に関しては″0″レベルが
、また第2信号に関しては″1″レベルが検出出力とし
て現れるとき、同期検出回路4は誤差信号を発生しない
。
また、識別位相が進んだ場合若しくは遅延した場合、第
1、第2信号に関し検出結果は同一レベルになるので位
相N%mの存在が検出され、同期検出回路4は誤差信号
を発生ずる。
1、第2信号に関し検出結果は同一レベルになるので位
相N%mの存在が検出され、同期検出回路4は誤差信号
を発生ずる。
同期検出回路4は一上記余剰ビットに挿入された検出用
信号の位相並びに/若しくは閾値レベルの検出結果を出
力させ、その識別結果によって、タイミング回路3の信
号遅延量の調整と、送信側にて余剰ビットに挿入された
検出用信号を識別器2によって取り出す時間とを調整し
て、受信側の受信位相を自動的に制御する。
信号の位相並びに/若しくは閾値レベルの検出結果を出
力させ、その識別結果によって、タイミング回路3の信
号遅延量の調整と、送信側にて余剰ビットに挿入された
検出用信号を識別器2によって取り出す時間とを調整し
て、受信側の受信位相を自動的に制御する。
閾値調整の場合には、通常の信号よりもレベル値が小さ
く且つ所定閾値レベルのセと下とに存在する2個の検出
用信号を用いることにより、識別器の閾値を自動調整す
ることが可能となる。
く且つ所定閾値レベルのセと下とに存在する2個の検出
用信号を用いることにより、識別器の閾値を自動調整す
ることが可能となる。
本発明によれば、送信側にて余剰ビットに挿入された検
出用信号を受信側において識別、識別結果を検出する同
期検出回路4を設けるという、簡単な回路の追加によっ
て、識別器2の位相並びに/若しくはレベル調整を自動
制御可能にする。
出用信号を受信側において識別、識別結果を検出する同
期検出回路4を設けるという、簡単な回路の追加によっ
て、識別器2の位相並びに/若しくはレベル調整を自動
制御可能にする。
図示の実施例に従って本発明の詳細な説明する。
第3図は本発明一実施例の符号識別装置のブロツク同略
図である。
図である。
光受信回路1の出力信号は識別器2とタイミング回路3
とに分岐される。
とに分岐される。
識別器2ばタイミング回路3から供給されるクロック信
号に同期し、叉信回路1から供給される受信符号信号の
レベル識別を行い、01″若しくは“0”レベルのパル
ス信号を出力する。
号に同期し、叉信回路1から供給される受信符号信号の
レベル識別を行い、01″若しくは“0”レベルのパル
ス信号を出力する。
タイミング同l?83はフィルタ3I、増幅器32及び
電圧0■変型遅廷回路33を備え、受(%信号からクロ
ック信号を発生し、識別器2亜びに同期検出回路4へク
ロック信号を供給する。
電圧0■変型遅廷回路33を備え、受(%信号からクロ
ック信号を発生し、識別器2亜びに同期検出回路4へク
ロック信号を供給する。
同期検出回路4は同期及び誤差検出回路41と制御回路
42を備える。
42を備える。
送信側にて余剰ヒツトに挿入されて伝送された検出用(
i号は識別器2から取出され、データ信号として同期検
出回路へ供給され、またタイミング回路3からはクロッ
ク信号が同期検出回路4へ供給される。
i号は識別器2から取出され、データ信号として同期検
出回路へ供給され、またタイミング回路3からはクロッ
ク信号が同期検出回路4へ供給される。
伝送符号の余剰ビットに挿入された検出用信号から得ら
れた識別器2の識別出力は信号同期と誤差検出機能を備
えた同期及び誤差検出回路41において誤差が検出され
る。回路41は、識別器2において識別位相の進み若し
くは遅延のあることを検出すると、誤差信号を制御回路
42へ与え、制御回路42は制御信号を電圧可変型遅延
回路33へ与え、タイミング回路の位相調整を行なう。
れた識別器2の識別出力は信号同期と誤差検出機能を備
えた同期及び誤差検出回路41において誤差が検出され
る。回路41は、識別器2において識別位相の進み若し
くは遅延のあることを検出すると、誤差信号を制御回路
42へ与え、制御回路42は制御信号を電圧可変型遅延
回路33へ与え、タイミング回路の位相調整を行なう。
また、同期検出回路4が識別閾値にレベル誤差を検出し
たときは、制御回路42から識別器2へ制御信号を与え
、レベル識別の閾値調整を行なう。
たときは、制御回路42から識別器2へ制御信号を与え
、レベル識別の閾値調整を行なう。
第2図は伝送信号における信号配列図を示す。
図において伝送信号はフレーム信号F、及び余剰ヒソl
−Rを含む。m81c、mBn8等の伝送符号は余剰ピ
ッl−Rをもち、識別調整用の検出用信号はこの余剰ピ
ッ)Rに挿入される。
−Rを含む。m81c、mBn8等の伝送符号は余剰ピ
ッl−Rをもち、識別調整用の検出用信号はこの余剰ピ
ッ)Rに挿入される。
第4図以降は本発明の識別装置に使用可能な、送信側に
て余剰ビットに挿入する検出用信号の実施例を示す。
て余剰ビットに挿入する検出用信号の実施例を示す。
第4図は本発明一実施例の位相検出用信号波形図である
。
。
図において1)は通常信号Nの波形、i+) 、1ii
)と位相検出用信号S41.S42を示ず。
)と位相検出用信号S41.S42を示ず。
既に本発明の原理図に関連して説明したように、位相検
出用信号のパルス幅は通常信号Nより狭く、一方の検出
用信号は通常信号の2分の1以)また他方は2分に1以
−トのパルス幅を持つ。
出用信号のパルス幅は通常信号Nより狭く、一方の検出
用信号は通常信号の2分の1以)また他方は2分に1以
−トのパルス幅を持つ。
a、b、cは識別器の識別点として3個の位相を示す。
bの位相は通常信号の中央にあり、識別器が正しい識別
を行なう。aは位相が進みまたCは位相が遅れているた
め、識別点の位相調整が必要である。
を行なう。aは位相が進みまたCは位相が遅れているた
め、識別点の位相調整が必要である。
この位相ずれは位相検出用信号s41.S42の識別器
からの識別出力によって検出される。
からの識別出力によって検出される。
1i1ちa位相の場合、位相検出用信号CN4 ] 、
S42に関しレベル“l”、“1”が検出され、C位
相の場合ハレベル“0”、“0″が検出される。
S42に関しレベル“l”、“1”が検出され、C位
相の場合ハレベル“0”、“0″が検出される。
位相が正しいbの場合はレベル″O”、“I”が検出さ
れる。
れる。
第5図は本発明他の一実施例の位相検出用信号波形図で
ある。
ある。
検出用信号551 、 S52として通常信号のパルス
幅より狭く、2分の1以−ヒのパルス幅をもたせ、この
場合適正識別位相すにおいて、位相検出用信号s5]、
S52からレベル″1 ”が識別され、位相の遅速に応
し、a、bに関し、′0”、“】”若しくは1”1 ”
0″を検出することにより、位相誤差が検出可能である
。
幅より狭く、2分の1以−ヒのパルス幅をもたせ、この
場合適正識別位相すにおいて、位相検出用信号s5]、
S52からレベル″1 ”が識別され、位相の遅速に応
し、a、bに関し、′0”、“】”若しくは1”1 ”
0″を検出することにより、位相誤差が検出可能である
。
第6図は本発明別の一実施例の位相検出用信号波形図を
示す。
示す。
この実施例においては、検出用信号S6]、S62とし
て通常信号Nのパルス幅の2分の1以下のパルス幅をも
たせ、一方の検出信号は1ビツトの前半に位置させ、他
方を1ビツトの後半に位置させるように余剰ビットへ挿
入する。識別が適切なり点にて行われた場合は識別結果
として、レベル“0”。
て通常信号Nのパルス幅の2分の1以下のパルス幅をも
たせ、一方の検出信号は1ビツトの前半に位置させ、他
方を1ビツトの後半に位置させるように余剰ビットへ挿
入する。識別が適切なり点にて行われた場合は識別結果
として、レベル“0”。
“()”が得られる。また識別位相に遅速があれば、識
別結果は、レベル″O”、“1″の組合せとなる。
別結果は、レベル″O”、“1″の組合せとなる。
第7図は本発明一実施例のレベル検出用信号波形図であ
る。
る。
本実施例においては、レベル検出用信号S7] は通常
信号Nの約2分の1のレベルをもたせる(i)。
信号Nの約2分の1のレベルをもたせる(i)。
シthl、シTH2は識別器の閾値レベルを示す。
閾値レベルが低い(ii)の場合には識別器の出力はレ
ベル″1”、“1”となり、レベルが高い(iii )
の場合には識別器の出力はレベル“1”。
ベル″1”、“1”となり、レベルが高い(iii )
の場合には識別器の出力はレベル“1”。
“0 ″となり閾値レベルの誤差が検出される。
第8図は本発明の他の一実施例のレベル検出用信号波形
図である。
図である。
本実施例では検出用信号として同図(i)に示すように
、正常の閾値レベルVtl+0より大で、通常信号Nの
レベルよりも低いレベルの検出用信号S8]とVthO
より低レベルの検出用信号S82を使用する。
、正常の閾値レベルVtl+0より大で、通常信号Nの
レベルよりも低いレベルの検出用信号S8]とVthO
より低レベルの検出用信号S82を使用する。
検出用信号を通常信号に対し図示のように挿入すれば、
正常な閾値レベルでレベル識別を行う(i)の場合は、
“1010”、低ずぎる閾値VthlではTo11”、
また前JずぎるνL!12の場合は“1000”となり
、このことを検出すれば閾値レベルのずれが判明する。
正常な閾値レベルでレベル識別を行う(i)の場合は、
“1010”、低ずぎる閾値VthlではTo11”、
また前JずぎるνL!12の場合は“1000”となり
、このことを検出すれば閾値レベルのずれが判明する。
(iv)は検出信号S8] と382の配列の変形を示
し、ここでは2個の通常信号Nの間を占めるように配列
された場合である。
し、ここでは2個の通常信号Nの間を占めるように配列
された場合である。
第9図は本発明一実施例の位相及びレベル検出用信号波
形図+ ) 、++ )と正常値の表iii )を示す
。
形図+ ) 、++ )と正常値の表iii )を示す
。
本実施例の位相及びレベル検出用信号S91 と392
は、第5図実施例の位相検出用信号S51と352、第
8図実施例の閾値検出用信号581 と582を組合せ
たものである。
は、第5図実施例の位相検出用信号S51と352、第
8図実施例の閾値検出用信号581 と582を組合せ
たものである。
閾値レベルに関し、
i)に示す様に信号591からレベル“1 ″、+1)
4L、示す様に信号S92からレベル“0 ”が得られ
るときは識別閾値は正常である。
4L、示す様に信号S92からレベル“0 ”が得られ
るときは識別閾値は正常である。
また識別位相に関し、
i)並びに++)から共にレベル″1 ”が得られたと
きは、識別位相も正常である。iii )は正常時に検
出用信号から得られる識別レベルを示した正常検出値の
表である。
きは、識別位相も正常である。iii )は正常時に検
出用信号から得られる識別レベルを示した正常検出値の
表である。
本発明によれば、伝送符号の余剰ビットに挿入された検
出用信号を用いて受信側の識別器における識別位相のず
れと/若しくはレベル識別閾値のずれを、簡単に検出0
■能で、また位相並びに/若しくはレベル調整を自動化
させることが可能で、その作用効果は極めで大きい。
出用信号を用いて受信側の識別器における識別位相のず
れと/若しくはレベル識別閾値のずれを、簡単に検出0
■能で、また位相並びに/若しくはレベル調整を自動化
させることが可能で、その作用効果は極めで大きい。
第1図は本発明の原理図、
第2図は伝送信号における信号配列図、第3図は本発明
一実施例における識別装置のブロック回路図、 第4図は本発明一実施例の位相検出用信号波形図、 第5図は本発明他の一実施例の位相検出用信号波形図、 第6図は本発明別の一実施例の位相検出用信号波形図、 第7図は本発明一実施例のレベル検出用信号波形図、 第8図は本発明他の一実施例のレベル検出用信号波形図
、 第9図は本発明他の一実施例の位相並びにレベル検出用
信号波形図と正常検出値の表 である。 図において、 1は受fバ回路、 2は識別器、3はタイミ
ング回路、 4は同期検出回路、3Iはフィルタ
、 32は増幅器、33は電圧可変型遅延回
路、 41は同期及び誤差検出回路、42は制御回路、Fはフ
レーム信号、 Rは余剰ビット、Nは通常信号
、 S41.S42.S51,552Sfil、S62は位
相検出用信号、S7] 、 S81 、582はレベル
検出用信号、S9] 、 S92は位相及びレベル検出
用信号である。 第 4 図 ↑ ↑ T ↑ ↑ ↑ abc abc 第 6 図 (i) (ii) (iii )本発明一
実施例のレベル検出用信号波形図第 7 図
一実施例における識別装置のブロック回路図、 第4図は本発明一実施例の位相検出用信号波形図、 第5図は本発明他の一実施例の位相検出用信号波形図、 第6図は本発明別の一実施例の位相検出用信号波形図、 第7図は本発明一実施例のレベル検出用信号波形図、 第8図は本発明他の一実施例のレベル検出用信号波形図
、 第9図は本発明他の一実施例の位相並びにレベル検出用
信号波形図と正常検出値の表 である。 図において、 1は受fバ回路、 2は識別器、3はタイミ
ング回路、 4は同期検出回路、3Iはフィルタ
、 32は増幅器、33は電圧可変型遅延回
路、 41は同期及び誤差検出回路、42は制御回路、Fはフ
レーム信号、 Rは余剰ビット、Nは通常信号
、 S41.S42.S51,552Sfil、S62は位
相検出用信号、S7] 、 S81 、582はレベル
検出用信号、S9] 、 S92は位相及びレベル検出
用信号である。 第 4 図 ↑ ↑ T ↑ ↑ ↑ abc abc 第 6 図 (i) (ii) (iii )本発明一
実施例のレベル検出用信号波形図第 7 図
Claims (1)
- 送信側において伝送符号の余剰ビットへ挿入された、通
常信号と異なる幅並びに/若しくはレベルをもつ1個若
しくは複数個の検出用信号が受信側において、識別器(
2)によって識別されて同期検出回路(4)へ供給され
、該同期検出回路(4)から得られた検出信号が受信部
タイミング回路(3)の位相並びに/若しくは識別器(
2)の閾値調整を行うように構成されてなることを特徴
とする伝送符号の識別装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11852486A JPS62274958A (ja) | 1986-05-23 | 1986-05-23 | 伝送符号の識別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11852486A JPS62274958A (ja) | 1986-05-23 | 1986-05-23 | 伝送符号の識別装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62274958A true JPS62274958A (ja) | 1987-11-28 |
Family
ID=14738740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11852486A Pending JPS62274958A (ja) | 1986-05-23 | 1986-05-23 | 伝送符号の識別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62274958A (ja) |
-
1986
- 1986-05-23 JP JP11852486A patent/JPS62274958A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646968A (en) | Dynamic phase selector phase locked loop circuit | |
US8644085B2 (en) | Duty cycle distortion correction | |
US5870594A (en) | Data transfer system and method | |
US9237047B1 (en) | Circuits for and methods of receiving data in an integrated circuit | |
EP2824657B1 (en) | Point to multi-point clock-forwarded signaling for large displays | |
US20100188910A1 (en) | Clock synchronization in a memory system | |
JPH0586088B2 (ja) | ||
US3404232A (en) | Stabilized pulse regenerator | |
US6292521B1 (en) | Phase lock device and method | |
JPS62274958A (ja) | 伝送符号の識別装置 | |
JPH0691521B2 (ja) | 迅速なフレームおよび位相同期装置 | |
US20040163006A1 (en) | DDR clocking | |
JPS6251329A (ja) | 符号識別回路 | |
EP3079321B1 (en) | Memory misalignment correction | |
KR102436557B1 (ko) | 데이터 인터페이스 장치 및 그 구동방법 | |
CN101778315B (zh) | 误差添加装置 | |
CN112129993B (zh) | 过零点信号输出和电力线数据发送方法及设备 | |
JP2785736B2 (ja) | ディジタル通信システムにおける自動遅延調整回路及び調整方法 | |
JPS5846092B2 (ja) | バイポ−ラ自動等化方式 | |
KR100309734B1 (ko) | 전력선 통신시스템의 중계장치 | |
JPH022235A (ja) | クロックデューティ補正回路 | |
JPH0522277A (ja) | 同期回路 | |
SU886290A1 (ru) | Устройство тактовой синхронизации | |
JPH08256138A (ja) | クロック抽出回路 | |
JPH0837521A (ja) | 位相変動吸収回路 |