JPS62273693A - デコ−ド回路 - Google Patents

デコ−ド回路

Info

Publication number
JPS62273693A
JPS62273693A JP61116510A JP11651086A JPS62273693A JP S62273693 A JPS62273693 A JP S62273693A JP 61116510 A JP61116510 A JP 61116510A JP 11651086 A JP11651086 A JP 11651086A JP S62273693 A JPS62273693 A JP S62273693A
Authority
JP
Japan
Prior art keywords
turned
signal
input
fets
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61116510A
Other languages
English (en)
Other versions
JPH0687359B2 (ja
Inventor
Hisayoshi Tanaka
久喜 田中
Takao Suzuki
貴雄 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11651086A priority Critical patent/JPH0687359B2/ja
Publication of JPS62273693A publication Critical patent/JPS62273693A/ja
Publication of JPH0687359B2 publication Critical patent/JPH0687359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 産業上の利用分野 本発明は、プリチャージ方式を用いた読み出し専用記憶
回路(ROM)のアドレスデコードに好適なデコード回
路に関するものである。
従来の技術 従来、ROMのデコード回路は、第3図の回路図に示さ
れるように、アドレス入力信号IAI〜IA3を受けて
真値信号と反転信号とを生成するためのインバータ11
と、同インバータ11の出力信号をデコードするN型ト
ランジス2群10と、入力クロックrcKに応じて出力
ラインO〜7を充電するP型トランジスタQO−Q7と
、入力クロックICKに応じて出力ライン0〜7を放電
するN型トランジスタQ8〜Q15と、出力ラインO〜
7をラッチし、出力信号00〜07を生成するラッチ1
3〜20とにより構成されている。第3図ではインバー
タ11より常に真値信号と反転信号をデコード用N型ト
ランジスタ群10に入力している。
発明が解決しようとする問題点 従来の回路では、アドレス入力信号IAI〜lA3のデ
ータの確定が遅れるとデコード用N型トランジスタ群1
0の各中間ノードN1.N2.N3の充電が不十分にな
り、誤動作するという欠点があった。例えば、第3図に
おいて、デコード用N型トランジスタ群10の入力信号
Al、A2.A3がそれぞれ、ローレベル、ハイレベル
、ハイレベルの状態では、大力クロックteKがローレ
ベルになるとN型トランジス2群10の各中間ノードN
1〜N3は放電されてローレベルになる。次に入力信号
A1.A2.A3がそれぞれ、ハイレベル、ハイレベル
、ローレベルに変化したとき、入力信号A1〜A3のデ
ータが確定してから、クロック入力ICKが立下がるま
での時間が短いと中間ノードN1.N2を十分に充電で
きない。そのため、充電用P型トランジスタQOがオフ
するとNl。
N2の浮遊容量の影響で、出力ラインOのレベルが下り
、結果的に同時に複数のアドレスを選択するという欠点
があった。
問題点を解決するための手段 本発明は、上記問題を解決するために、入力クロックI
cにの立上りに同期して一定の期間だけ、デコード用N
型トランジスタ群に入力するアドレス信号をすべてハイ
レベルにする機能回路を付加して、N型トランジスタ群
の中間ノードのすべてを充電するような回路構成をもつ
デコード回路である。
作用 本発明は、上記した構成により、アドレス入力信号のデ
ータの確定が遅れ、プリチャージ信号の立下りとの余裕
がなくなっても誤動作を防ぐことができる。
実施例 以下、本発明の一実施例を第1図により説明する。本回
路の構成は、アドレス入力信号IAI〜lA3を受けて
真値信号と反転信号を生成するとともに入力信号Iがロ
ーレベルの時にすべての出力信号をハイレベルにするN
AND回路21とNAND回路の出力信号をデコードす
るN型トランジス2群10と入力クロックICkに応じ
て出力ラインO〜7を充電するP型トランジスタQO−
Q7と入力クロックICKに応じて出力ライン0〜7を
ラッチし、出力信号OO〜07を発生させるラッチ13
〜2oにより構成される。次に第2図の動作を説明する
。まず、入力クロックICKがハイレベルの時、出力ラ
イン0〜7を充電するP型トランジスタQO−Q7はす
べてオン状態であり、放電用のN型トランジスタQ8〜
Q15はオフ状態になり、出力ラインO〜7は充電され
る。次に入力クロックICKがローレベルになると充電
用のP型トランジスタQO〜Q7は、すべてオフ状態に
なり、放電用のN型トランジスタQ8〜Q15はすべて
オン状態になる。その時のアドレス入力信号IAI〜I
A3の値により、デコード用N型トランジスタ群10の
中で、3個の直列につながったN型トランジスタがすべ
てオンするものが1つあり、それに対応した出力ライン
がローレベルになる。その他の出力ラインは、充電され
た状態を保っている。この出力ラインO〜7をラッチ1
3〜20に入力し、デコード出力oO〜07を得る。
第2図は、第1図のIcK、IAI 〜lA3. Iの
タイミングチャートである。クロック入力信号taxの
立上りに同期させて、NAND回路21の入力■を立下
げるとデコード用N型トランジスタ群の入力A1〜A3
.A1〜A3がすべてハイレベルになり、出力ラインO
〜7とN型トランジス2群10のすべての中間ノードを
充電する。次にNAND回路の入力Iをローレベルにす
るとアドレス入力信号IAI〜IA3に応じた出力がN
AND回路21より出力される。この時も出力ラインO
〜7とN型トランジス2群10のすべての中間ノードは
充電されたままである。次にクロック入力ICKがロー
レベルになるとデコード用N型トランジスタ群10の入
力A1〜A3.Al〜A3に応じて、出力ラインO〜7
の1本だけが放電され、アドレスラインが1本選択され
る。
以上のように、プリチャージの際、デコード用N型トラ
ンジスタ群10の入力A1〜A3.Al〜A3をすべて
ハイレベルにする期間を設けることにより、デコード用
N型トランジスタ群10の中間ノードに接続される浮遊
容量の影響を受けなくなり、その実用的効果は大きい。
発明の効果 以上述べてきたようにアドレス信号を入力し、真値信号
と反転信号を生成するインバータ回路をNAND回路に
かえ、クロック人力ICKの立上りに同期して少しの期
間だけローレベルにする信号■を入力することにより、
アドレス入力IAI〜IA3のデータ確定してから、ク
ロック入力tcxが立下るまでの時間tdが、短くなっ
ても、デコード用N型トランジスタ群の浮遊容量による
誤動作を防げるので、高速のROMや浮遊容量が大きく
なる大容量ROMのデコード回路として有用である。
【図面の簡単な説明】
第1図は、本発明実施例の回路図、第2図は同実施例の
タイミングチャート、第3図は、従来の回路図である。 10・・・・・・アドレスデコード用のN型トランジス
タ群、11.12・・・・・・インバータ回路、13〜
20・・・・・・ラッチ回路、21・・・・・・NAN
D回路、QO〜Q7・・・・・・P型トランジスタ、Q
8〜Q15・・・・・・N型トランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか1名第2図

Claims (1)

    【特許請求の範囲】
  1. アドレス信号の真値信号と反転信号及びプリチャージ信
    号を入力して、直列に接続されたN型トランジスタによ
    りアドレスデコードを行う回路において前記プリチャー
    ジ信号の入力期間中に前記アドレス信号の真値信号と反
    転信号とをすべて同一レベルにする期間を設けるための
    機能回路を有することを特徴とするデコード回路。
JP11651086A 1986-05-21 1986-05-21 デコ−ド回路 Expired - Fee Related JPH0687359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11651086A JPH0687359B2 (ja) 1986-05-21 1986-05-21 デコ−ド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11651086A JPH0687359B2 (ja) 1986-05-21 1986-05-21 デコ−ド回路

Publications (2)

Publication Number Publication Date
JPS62273693A true JPS62273693A (ja) 1987-11-27
JPH0687359B2 JPH0687359B2 (ja) 1994-11-02

Family

ID=14688929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11651086A Expired - Fee Related JPH0687359B2 (ja) 1986-05-21 1986-05-21 デコ−ド回路

Country Status (1)

Country Link
JP (1) JPH0687359B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293716A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006293716A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH0687359B2 (ja) 1994-11-02

Similar Documents

Publication Publication Date Title
JP2502943B2 (ja) 高速センスアンプ
US4110842A (en) Random access memory with memory status for improved access and cycle times
JP2575899B2 (ja) プリチャージ式論理回路
US20120182056A1 (en) Low energy flip-flops
JPS59178685A (ja) 半導体記憶回路
US6346828B1 (en) Method and apparatus for pulsed clock tri-state control
US20020149409A1 (en) Semiconductor memory and holding device
US5420528A (en) Semiconductor integrated circuit having a function of reducing a consumed current
US6509761B2 (en) Logical circuit
JPH11224144A (ja) 信号変化加速バス駆動回路
JP2001217707A (ja) 論理セル及びそれを用いた論理回路
US5373203A (en) Decoder and latching circuit with differential outputs
JPS62273693A (ja) デコ−ド回路
JP3573687B2 (ja) データ一時記憶装置
JP3604861B2 (ja) 半導体記憶装置
US4918657A (en) Semiconductor memory device provided with an improved precharge and enable control circuit
JPH10322224A (ja) シリアルパラレル変換回路
JP2001189648A (ja) 高速ダイナミックラッチ
JPH06215595A (ja) 半導体記憶装置
JP2002026697A (ja) フリップフロップ回路
US6239622B1 (en) Self-timed domino circuit
JP3110221B2 (ja) 全加算器回路
JPH0652695A (ja) 半導体記憶装置
US5243572A (en) Deselect circuit
JPS58179994A (ja) ラツチ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees