JPS622733B2 - - Google Patents
Info
- Publication number
- JPS622733B2 JPS622733B2 JP54011099A JP1109979A JPS622733B2 JP S622733 B2 JPS622733 B2 JP S622733B2 JP 54011099 A JP54011099 A JP 54011099A JP 1109979 A JP1109979 A JP 1109979A JP S622733 B2 JPS622733 B2 JP S622733B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- frequency
- address
- circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 83
- 238000001514 detection method Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
- H03J7/285—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
この発明は、電源をオンにすると、電源をオフ
にしたときに受信していた放送を再び受信できる
ようにしたシンセサイザ受信機に関する。
にしたときに受信していた放送を再び受信できる
ようにしたシンセサイザ受信機に関する。
シンセサイザ受信機として、「マニユアルチユ
ーニング」、「オートチユーニング」、「プリセツト
チユーニング」の機能を有するFM受信機（FM
チユーナ）がある。
ーニング」、「オートチユーニング」、「プリセツト
チユーニング」の機能を有するFM受信機（FM
チユーナ）がある。
第１図は、そのような受信機の一例を示すもの
で、１０は受信系を示し、１１は高周波同調回
路、１２は高周波アンプ、１３はミキサ回路、１
４は局部発振回路、１５は中間周波アンプ、１６
はFM復調回路、１７は低周波アンプ、１８はス
ピーカである。
で、１０は受信系を示し、１１は高周波同調回
路、１２は高周波アンプ、１３はミキサ回路、１
４は局部発振回路、１５は中間周波アンプ、１６
はFM復調回路、１７は低周波アンプ、１８はス
ピーカである。
また、２０はPLLを示し、基準信号形成回路２
１において、周波数が例えば5kHzの基準信号が
形成され、この基準信号が位相比較回路２２に供
給されると共に、局発回路１４がVCOにより構
成され、その発振信号がプリスケーラ２３に供給
されて1/20の周波数に分周され、この分周信号が
プログラマブルデバイダ２４に供給されて１／Ｎ
の周波数に分周され、分周信号が比較回路２２に
供給される。そして、比較回路２２の比較出力
（位相差に対応したレベルの直流電圧）が同調回
路１１及び局発回路（VCO）１４の例えば可変
容量ダイオードに制御電圧として供給される。
１において、周波数が例えば5kHzの基準信号が
形成され、この基準信号が位相比較回路２２に供
給されると共に、局発回路１４がVCOにより構
成され、その発振信号がプリスケーラ２３に供給
されて1/20の周波数に分周され、この分周信号が
プログラマブルデバイダ２４に供給されて１／Ｎ
の周波数に分周され、分周信号が比較回路２２に
供給される。そして、比較回路２２の比較出力
（位相差に対応したレベルの直流電圧）が同調回
路１１及び局発回路（VCO）１４の例えば可変
容量ダイオードに制御電圧として供給される。
従つて、定常時には、デバイダ２４の出力信号
の周波数は、形成回路２１からの基準信号の周波
数5kHzに等しいので、このときの局発回路１４
の発振周波数は、Ｎ×20×5kHzとなり、従つ
て、このとき、周波数Ｎ×100＋10700kHzの放送
が周波数10.7MHzの中間周波信号に変換される。
従つて、デバイダ２４の分周比ＮをＮ＝653〜793
の間で１づつ変更すれば、76〜90MHzの帯域を
100kHzステツプで受信できる。
の周波数は、形成回路２１からの基準信号の周波
数5kHzに等しいので、このときの局発回路１４
の発振周波数は、Ｎ×20×5kHzとなり、従つ
て、このとき、周波数Ｎ×100＋10700kHzの放送
が周波数10.7MHzの中間周波信号に変換される。
従つて、デバイダ２４の分周比ＮをＮ＝653〜793
の間で１づつ変更すれば、76〜90MHzの帯域を
100kHzステツプで受信できる。
さらに、３０はその分周比Ｎを設定して所望の
放送を選局するための選局制御回路を示す。すな
わち、３１はスキヤンパルスをアツプカウントあ
るいはダウンカウントして分周比Ｎを与えるスキ
ヤンカウンタ（設定レジスタ）を示し、このカウ
ンタ３１のカウント値Ｎが変化するたびに、この
値Ｎがデバイダ２４に転送されてデバイダ２４の
分周比Ｎとされる。また３２はそのスキヤンパル
スを形成するパルス形成回路で、これには同調つ
まみTnが連動されると共に、スキヤンスイツチ
Su，Sdが接続され、つまみTnあるいはスイツチ
Su，Sdを操作すると、スキヤンパルスが形成さ
れると共に、カウンタ３１のカウントモードの制
御信号が形成される。
放送を選局するための選局制御回路を示す。すな
わち、３１はスキヤンパルスをアツプカウントあ
るいはダウンカウントして分周比Ｎを与えるスキ
ヤンカウンタ（設定レジスタ）を示し、このカウ
ンタ３１のカウント値Ｎが変化するたびに、この
値Ｎがデバイダ２４に転送されてデバイダ２４の
分周比Ｎとされる。また３２はそのスキヤンパル
スを形成するパルス形成回路で、これには同調つ
まみTnが連動されると共に、スキヤンスイツチ
Su，Sdが接続され、つまみTnあるいはスイツチ
Su，Sdを操作すると、スキヤンパルスが形成さ
れると共に、カウンタ３１のカウントモードの制
御信号が形成される。
また、３３は中間周波信号を整流及び整形して
放送の有無を検出する検出回路、３４は例えば８
局分の放送局の周波数データを記憶しておくため
の12ビツト×８の容量を有する不揮発性メモリ、
３５は書き込みパルス形成回路、３６はアドレス
レジスタ、３７は受信周波数をデジタル表示する
表示手段、３８はそのデコーダ、３９は受信チヤ
ンネル表示用のデコーダ、D0〜D7はその受信チ
ヤンネル表示用の表示素子、Smはメモリスイツ
チ、S0〜S7はチヤンネルスイツチである。
放送の有無を検出する検出回路、３４は例えば８
局分の放送局の周波数データを記憶しておくため
の12ビツト×８の容量を有する不揮発性メモリ、
３５は書き込みパルス形成回路、３６はアドレス
レジスタ、３７は受信周波数をデジタル表示する
表示手段、３８はそのデコーダ、３９は受信チヤ
ンネル表示用のデコーダ、D0〜D7はその受信チ
ヤンネル表示用の表示素子、Smはメモリスイツ
チ、S0〜S7はチヤンネルスイツチである。
従つて、つまみTnをまわした場合には、一般
の受信機と同様、「マニユアルチユーニング」が
できる。すなわち、つまみTnをまわすと、形成
回路３２からはつまみTnの所定の回転角θごと
に１つのスキヤンパルスが取り出され、このパル
スがカウンタ３１にカウント入力として供給され
ると共に、カウンタ３１には形成回路３２からカ
ウントモードの制御信号が供給され、カウンタ３
１は、つまみTnが時計方向にまわされたときに
は、アツプカウントモードとされ、反時計方向に
まわされたときには、ダウンカウントモードとさ
れる。
の受信機と同様、「マニユアルチユーニング」が
できる。すなわち、つまみTnをまわすと、形成
回路３２からはつまみTnの所定の回転角θごと
に１つのスキヤンパルスが取り出され、このパル
スがカウンタ３１にカウント入力として供給され
ると共に、カウンタ３１には形成回路３２からカ
ウントモードの制御信号が供給され、カウンタ３
１は、つまみTnが時計方向にまわされたときに
は、アツプカウントモードとされ、反時計方向に
まわされたときには、ダウンカウントモードとさ
れる。
従つて、カウンタ３１において、スキヤンパル
スがカウントされると共に、このときのカウンタ
３１のカウント値Ｎがデバイダ２４に転送されて
分周比Ｎとされるので、つまみTnを角度θまわ
すごとに受信周波数は100kHzずつステツプ的に
変化し、これにより選局ができる。そして、この
とき、カウンタ３１のカウント値Ｎが、デコーダ
３８を通じて表示手段３７に供給され、このとき
の受信周波数がデジタル表示される。従つて、つ
まみTnの操作による選局、すなわち、「マニユア
ルチユーニング」ができる。
スがカウントされると共に、このときのカウンタ
３１のカウント値Ｎがデバイダ２４に転送されて
分周比Ｎとされるので、つまみTnを角度θまわ
すごとに受信周波数は100kHzずつステツプ的に
変化し、これにより選局ができる。そして、この
とき、カウンタ３１のカウント値Ｎが、デコーダ
３８を通じて表示手段３７に供給され、このとき
の受信周波数がデジタル表示される。従つて、つ
まみTnの操作による選局、すなわち、「マニユア
ルチユーニング」ができる。
また、スイツチSuまたはSdをオンにした場合
には、「オートチユーニング」ができる。すなわ
ち、スイツチSuをオンにすると、形成回路３２
において、例えば10Hz程度のスキヤンパルスが形
成され、このパルスがカウンタ３１にカウント入
力として供給されると共に、形成回路３２の出力
によりカウンタ３１はアツプカウントモードとさ
れるで、カウンタ３１のカウント値Ｎは１ずつ上
昇していき、これにつれて、デバイダ２４の分周
比Ｎも１ずつ上昇していく。従つて、受信周波数
は、１ステツプずつ上昇していく。
には、「オートチユーニング」ができる。すなわ
ち、スイツチSuをオンにすると、形成回路３２
において、例えば10Hz程度のスキヤンパルスが形
成され、このパルスがカウンタ３１にカウント入
力として供給されると共に、形成回路３２の出力
によりカウンタ３１はアツプカウントモードとさ
れるで、カウンタ３１のカウント値Ｎは１ずつ上
昇していき、これにつれて、デバイダ２４の分周
比Ｎも１ずつ上昇していく。従つて、受信周波数
は、１ステツプずつ上昇していく。
そして、受信周波数がある周波数になつたと
き、放送を受信できたとすれば、これが検出回路
３３により検出され、その検出信号により形成回
路３２におけるスキヤンパルスの形成が停止す
る。従つて以後、この周波数の受信状態が続く。
き、放送を受信できたとすれば、これが検出回路
３３により検出され、その検出信号により形成回
路３２におけるスキヤンパルスの形成が停止す
る。従つて以後、この周波数の受信状態が続く。
そして、スイツチSuを再びオンにすれば、ス
キヤンが再開される。
キヤンが再開される。
また、スイツチSdをオンにすると、同様にし
てカウンタ３１においてダウンカウントが行わ
れ、受信周波数は１ステツプずつ下降していき、
放送を受信すると、このスキヤンは停止する。
てカウンタ３１においてダウンカウントが行わ
れ、受信周波数は１ステツプずつ下降していき、
放送を受信すると、このスキヤンは停止する。
従つて、スイツチSuまたはSdをオンにすれ
ば、「オートチユーニング」ができる。
ば、「オートチユーニング」ができる。
さらに、スイツチS0〜S7をオンにした場合に
は、「プリセツトチユーニング」ができる。すな
わち、マニユアルチユーニングまたはオートチユ
ーニングにより周波数iの放送を受信している
状態で、メモリスイツチSmをオンにしながら
（あるいは、スイツチSmをオンにしてから所定期
間内に）スイツチS0〜S7のうちの任意のスイツチ
Sjをオンにすると、スイツチSjをオンにすること
によりアドレスレジスタ３６を通じてメモリ３４
のAj番地が指定されると共に、スイツチSm及び
Sjがオンにされることにより形成回路３５におい
て書き込みパルスが形成されてこのパルスがメモ
リ３４に供給される。従つて、メモリ３４のAj
番地に、このときのカウンタ３１のカウント値
Niが書き込まれ、その放送局がプリセツトされ
る。また、このとき、レジスタ３６によりメモリ
３４がアドレスされているので、このアドレス出
力により表示素子D0〜D7のうちの対応する素子
Djが点灯する。
は、「プリセツトチユーニング」ができる。すな
わち、マニユアルチユーニングまたはオートチユ
ーニングにより周波数iの放送を受信している
状態で、メモリスイツチSmをオンにしながら
（あるいは、スイツチSmをオンにしてから所定期
間内に）スイツチS0〜S7のうちの任意のスイツチ
Sjをオンにすると、スイツチSjをオンにすること
によりアドレスレジスタ３６を通じてメモリ３４
のAj番地が指定されると共に、スイツチSm及び
Sjがオンにされることにより形成回路３５におい
て書き込みパルスが形成されてこのパルスがメモ
リ３４に供給される。従つて、メモリ３４のAj
番地に、このときのカウンタ３１のカウント値
Niが書き込まれ、その放送局がプリセツトされ
る。また、このとき、レジスタ３６によりメモリ
３４がアドレスされているので、このアドレス出
力により表示素子D0〜D7のうちの対応する素子
Djが点灯する。
こうして、スイツチSm及びS0〜S7の操作によ
り任意の８局をプリセツトできる。
り任意の８局をプリセツトできる。
そして、プリセツトが行われている場合には、
任意のスイツチSjをオンにすると、レジスタ３６
の出力によりメモリ３４のAj番地が指定され、
ここに書き込まれてていた周波数データNiが読
み出されてカウンタ３１に供給されてカウンタ３
１のカウント値Ｎは値Niにセツトされる。従つ
て、デバイダ２４の分周比Ｎも値Niとなるの
で、受信周波数はiとなる。なお、この場合に
も、デコーダ３９により対応する素子Djが点灯
する。従つて、スイツチS0〜S7により「プリセツ
トチユーニング」ができる。
任意のスイツチSjをオンにすると、レジスタ３６
の出力によりメモリ３４のAj番地が指定され、
ここに書き込まれてていた周波数データNiが読
み出されてカウンタ３１に供給されてカウンタ３
１のカウント値Ｎは値Niにセツトされる。従つ
て、デバイダ２４の分周比Ｎも値Niとなるの
で、受信周波数はiとなる。なお、この場合に
も、デコーダ３９により対応する素子Djが点灯
する。従つて、スイツチS0〜S7により「プリセツ
トチユーニング」ができる。
ところで、放送を、いわゆる留守録音するに
は、まず周波数を目的とする放送に同調させ、次
にタイマをセツトしておくことになる。すなわ
ち、こうすれば、時間になると、タイマにより受
信機の電源が入り、目的とする放送が受信される
と共に、テープレコーダがスタートしてその放送
を録音できるわけである。
は、まず周波数を目的とする放送に同調させ、次
にタイマをセツトしておくことになる。すなわ
ち、こうすれば、時間になると、タイマにより受
信機の電源が入り、目的とする放送が受信される
と共に、テープレコーダがスタートしてその放送
を録音できるわけである。
ところが、上述のようなシンセサイザ受信機で
は、タイマをセツトすると、電源が一度切れるの
で、時間になつてタイマにより受信機に電源が入
つても、その目的とする放送を受信できない。ま
た留守録音をしない場合でも、電源をオンにした
とき、電源をオフにしたときに受信していた放送
を受信できる方が便利である。
は、タイマをセツトすると、電源が一度切れるの
で、時間になつてタイマにより受信機に電源が入
つても、その目的とする放送を受信できない。ま
た留守録音をしない場合でも、電源をオンにした
とき、電源をオフにしたときに受信していた放送
を受信できる方が便利である。
そこで、一部のシンセサイザ受信機では、新た
な放送を受信すると、この受信ごとにその放送の
周波数情報、すなわち、分周比Ｎを不揮発性メモ
リに記憶しておき、電源がオンになつたときに
は、この記憶情報に基づいた放送を受信するよう
にしている。すなわち、そうすれば、電源がオン
になつたときには、電源がオフになつたときに受
信していた放送を受信できることになる。
な放送を受信すると、この受信ごとにその放送の
周波数情報、すなわち、分周比Ｎを不揮発性メモ
リに記憶しておき、電源がオンになつたときに
は、この記憶情報に基づいた放送を受信するよう
にしている。すなわち、そうすれば、電源がオン
になつたときには、電源がオフになつたときに受
信していた放送を受信できることになる。
ところが、従来においては、そのメモリとして
第２図に示すように16ビツトの不揮発性メモリ４
１を必要としていた。すなわち、マニユアルチユ
ーニングあるいはオートチユーニングで、例えば
「NHK東京」（周波数82.5MHz，Ｎ＝718）を受信
した場合には、NHK東京がメモリ３４にプリセ
ツトされていても表示素子D0〜D7が点灯するこ
とはなく、周波数82.5MHzを示す情報「Ｎ＝
718」しか得られない。従つて、メモリ４１は周
波数情報Ｎを記憶することになり、ビツトB0〜
B3，B4〜B7，B8〜B11に情報Ｎの一位、十位、百
位をBCDコードで記憶することになる。
第２図に示すように16ビツトの不揮発性メモリ４
１を必要としていた。すなわち、マニユアルチユ
ーニングあるいはオートチユーニングで、例えば
「NHK東京」（周波数82.5MHz，Ｎ＝718）を受信
した場合には、NHK東京がメモリ３４にプリセ
ツトされていても表示素子D0〜D7が点灯するこ
とはなく、周波数82.5MHzを示す情報「Ｎ＝
718」しか得られない。従つて、メモリ４１は周
波数情報Ｎを記憶することになり、ビツトB0〜
B3，B4〜B7，B8〜B11に情報Ｎの一位、十位、百
位をBCDコードで記憶することになる。
一方、プリセツトチユーニングによりNHK東
京を受信した場合には、対応する例えば表示素子
D3が点灯すると共に、表示手段３７に周波数が
表示され、従つて、レジスタ３６から第３チヤン
ネルを示すチヤンネル情報が得られると共に、カ
ウンタ３１から周波数82.5MHzを示す周波数情報
とが得られる。しかし、この場合には、周波数情
報だけをメモリ４１に記憶したのでは、電源がオ
フから再びオンになつたとき、表示素子D3を点
灯させることができないので、メモリ４１にはチ
ヤンネル情報も記憶する必要がある。従つて、メ
モリ４１にビツトB12〜B15が必要となり、ここに
チヤンネル情報である「３」をBCDコードで記
憶することになる。
京を受信した場合には、対応する例えば表示素子
D3が点灯すると共に、表示手段３７に周波数が
表示され、従つて、レジスタ３６から第３チヤン
ネルを示すチヤンネル情報が得られると共に、カ
ウンタ３１から周波数82.5MHzを示す周波数情報
とが得られる。しかし、この場合には、周波数情
報だけをメモリ４１に記憶したのでは、電源がオ
フから再びオンになつたとき、表示素子D3を点
灯させることができないので、メモリ４１にはチ
ヤンネル情報も記憶する必要がある。従つて、メ
モリ４１にビツトB12〜B15が必要となり、ここに
チヤンネル情報である「３」をBCDコードで記
憶することになる。
従つて、メモリ４１は16ビツトの不揮発性メモ
リでなければならないが、このようにビツト数の
多い不揮発性メモリ４１は高価である。
リでなければならないが、このようにビツト数の
多い不揮発性メモリ４１は高価である。
この発明は、このような点にかんがみ、不揮発
性メモリ４１のビツト数を減らした例えば受信機
を提供しようとするものである。
性メモリ４１のビツト数を減らした例えば受信機
を提供しようとするものである。
以下その一例について説明しよう。
第３図において、４０は電源が切れたときに受
信していた放送局を、電源が入つたときに選局す
るためのメモリ回路を示し、４１は電源が切れた
ときに受信していた局を記憶しておくための12ビ
ツトの不揮発性メモリ、４２は受信周波数が設定
されたとき、これを検出する検出回路で、この例
では、検出回路４２はデバイダ２４に接続され、
デバイダ２４の分周比Ｎが変化したとき、これを
検出するようにされている。また、４３はその検
出出力によりトリガされて例えば４秒後に制御パ
ルスを供給するタイマ回路である。
信していた放送局を、電源が入つたときに選局す
るためのメモリ回路を示し、４１は電源が切れた
ときに受信していた局を記憶しておくための12ビ
ツトの不揮発性メモリ、４２は受信周波数が設定
されたとき、これを検出する検出回路で、この例
では、検出回路４２はデバイダ２４に接続され、
デバイダ２４の分周比Ｎが変化したとき、これを
検出するようにされている。また、４３はその検
出出力によりトリガされて例えば４秒後に制御パ
ルスを供給するタイマ回路である。
さらに、４４はアドレスレジスタ３６によつて
メモリ３４がアドレスされているかどうかを判別
する判別回路で、その判別出力はメモリ４１に書
き込みデータの制御信号として供給される。ま
た、４５はメモリ４１の最上位ビツトB11が
“１”であるか“０”であるかを判別する判別回
路で、その判別出力は制御回路４６に供給され
る。そして、４７，４８はスイツチ回路で、通常
は図の切り換え位置にある。
メモリ３４がアドレスされているかどうかを判別
する判別回路で、その判別出力はメモリ４１に書
き込みデータの制御信号として供給される。ま
た、４５はメモリ４１の最上位ビツトB11が
“１”であるか“０”であるかを判別する判別回
路で、その判別出力は制御回路４６に供給され
る。そして、４７，４８はスイツチ回路で、通常
は図の切り換え位置にある。
このような構成によれば、マニユアルチユーニ
ング、オートチユーニング及びプリセツトチユー
ニングのいずれの場合でも、スイツチ回路４７，
４８は図の切り換え位置にあるので、第１図の受
信機と全く同じ動作により選局が行われる。
ング、オートチユーニング及びプリセツトチユー
ニングのいずれの場合でも、スイツチ回路４７，
４８は図の切り換え位置にあるので、第１図の受
信機と全く同じ動作により選局が行われる。
そして、電源が切れるときの放送局の記憶は、
次のようにして行われる。
次のようにして行われる。
すなわち、選局を行うと、これによりデバイダ
２４の分周比Ｎが変化するが、この変化は検出回
路４２で検出され、その検出出力によりタイマ回
路４３がトリガされて選局が行われてから例えば
４秒後にタイマ出力が取り出され、この出力が制
御回路４６に供給される。
２４の分周比Ｎが変化するが、この変化は検出回
路４２で検出され、その検出出力によりタイマ回
路４３がトリガされて選局が行われてから例えば
４秒後にタイマ出力が取り出され、この出力が制
御回路４６に供給される。
そして、この選局が、マニユアルチユーニング
あるいはオートチユーニングによる場合には、レ
ジスタ３６によるメモリ３４のアドレスの指定は
行われていないが、これが判別回路４４で判別さ
れ、その判別出力が制御回路４６に供給される。
あるいはオートチユーニングによる場合には、レ
ジスタ３６によるメモリ３４のアドレスの指定は
行われていないが、これが判別回路４４で判別さ
れ、その判別出力が制御回路４６に供給される。
こうして、マニユアルチユーニングあるいはオ
ートチユーニングによる選局の場合には、選局操
作が行われてから４秒後に、制御回路４６の出力
によりスイツチ回路４７，４８が図とは逆の状態
に切り換えられ、カウンタ３１にカウント値Ｎが
メモリ４１に供給されてメモリ４１に書き込まれ
る。この場合、受信した放送が例えばNHK東京
であれば、カウント値Ｎは、Ｎ＝718であるか
ら、メモリ４１にはこの値ＮがBCDコードで第
４図に示すように記憶されることになる。そし
て、この値Ｎは、NHK東京の場合にかぎらず、
653≦Ｎ≦793の範囲にあるので、メモリ４１の最
上位ビツトB11は、値Ｎを記憶しているかぎり必
ず“０”である。
ートチユーニングによる選局の場合には、選局操
作が行われてから４秒後に、制御回路４６の出力
によりスイツチ回路４７，４８が図とは逆の状態
に切り換えられ、カウンタ３１にカウント値Ｎが
メモリ４１に供給されてメモリ４１に書き込まれ
る。この場合、受信した放送が例えばNHK東京
であれば、カウント値Ｎは、Ｎ＝718であるか
ら、メモリ４１にはこの値ＮがBCDコードで第
４図に示すように記憶されることになる。そし
て、この値Ｎは、NHK東京の場合にかぎらず、
653≦Ｎ≦793の範囲にあるので、メモリ４１の最
上位ビツトB11は、値Ｎを記憶しているかぎり必
ず“０”である。
そして、この書き込みが終了すると、スイツチ
回路４７，４８は、図の状態に復帰する。また、
以上の動作は、マニユアルチユーユングあるいは
オートチユーニングにより選局が行われるたびに
行われる。
回路４７，４８は、図の状態に復帰する。また、
以上の動作は、マニユアルチユーユングあるいは
オートチユーニングにより選局が行われるたびに
行われる。
また、選局がプリセツトチユーニングの場合に
は、メモリ３４がレジスタ３６によりアドレスさ
れているので、これが判別回路４４で判別され、
その判別出力がメモリ４１及び制御回路４６に供
給される。
は、メモリ３４がレジスタ３６によりアドレスさ
れているので、これが判別回路４４で判別され、
その判別出力がメモリ４１及び制御回路４６に供
給される。
こうして、プリセツトチユーニングによる選局
の場合には、選局操作が行われてから４秒後にも
制御回路４６の出力によりスイツチ回路４７，４
８は図の状態とされ、アドレスレジスタ３６の内
容、すなわち、レジスタ３６が指定しているメモ
リ３４のアドレスがメモリ４１に供給されてメモ
リ４１にBCDコードで書き込まれると共に、判
別回路４４の出力によりメモリ４１の最上位ビツ
トB11には“１”が書き込まれる。従つて、この
場合には、例えばスイツチS3を操作して第３チヤ
ンネルの放送を受信したのであれば、レジスタ３
６の内容は「３」であり、従つて、メモリ４１の
内容は、第５図に示すようになる。
の場合には、選局操作が行われてから４秒後にも
制御回路４６の出力によりスイツチ回路４７，４
８は図の状態とされ、アドレスレジスタ３６の内
容、すなわち、レジスタ３６が指定しているメモ
リ３４のアドレスがメモリ４１に供給されてメモ
リ４１にBCDコードで書き込まれると共に、判
別回路４４の出力によりメモリ４１の最上位ビツ
トB11には“１”が書き込まれる。従つて、この
場合には、例えばスイツチS3を操作して第３チヤ
ンネルの放送を受信したのであれば、レジスタ３
６の内容は「３」であり、従つて、メモリ４１の
内容は、第５図に示すようになる。
すなわち、マニユアルチユーニングあるいはオ
ートチユーニングの場合には、第４図に示すよう
に、メモリ４１には、分周比Ｎが記憶されると共
に、その最上位ビツトB11は“０”とされ、プリ
セツトチユーニングの場合には、第５図に示すよ
うに、メモリ４１にはメモリ３４のアドレスが記
憶されると共に、その最上位ビツトB11は“１”
とされる。
ートチユーニングの場合には、第４図に示すよう
に、メモリ４１には、分周比Ｎが記憶されると共
に、その最上位ビツトB11は“０”とされ、プリ
セツトチユーニングの場合には、第５図に示すよ
うに、メモリ４１にはメモリ３４のアドレスが記
憶されると共に、その最上位ビツトB11は“１”
とされる。
一方、電源が入つたときには、メモリ４１の記
憶内容に対応して次のような動作が行われる。
憶内容に対応して次のような動作が行われる。
すなわち、電源が入ると、メモリ４１の最上位
ビツトB11の内容が判別回路４５で判別されてそ
の判別出力が制御回路４６に供給され、B11＝
“０”の場合には、スイツチ回路４７，４８は図
とは逆の状態とされ、メモリ４１の内容（第４
図）がレジスタ３１に供給される。従つて、レジ
スタ３１には、電源が切れたときに受信していた
放送の値Ｎがセツトされるので、この放送の受信
状態となる。ただし、この場合には、レジスタ３
６によるメモリ３４のアドレスが行われないの
で、素子D0〜D7はいずれも点灯しない。
ビツトB11の内容が判別回路４５で判別されてそ
の判別出力が制御回路４６に供給され、B11＝
“０”の場合には、スイツチ回路４７，４８は図
とは逆の状態とされ、メモリ４１の内容（第４
図）がレジスタ３１に供給される。従つて、レジ
スタ３１には、電源が切れたときに受信していた
放送の値Ｎがセツトされるので、この放送の受信
状態となる。ただし、この場合には、レジスタ３
６によるメモリ３４のアドレスが行われないの
で、素子D0〜D7はいずれも点灯しない。
また、電源が入つたとき、B11＝“１”の場合に
は、これが判別回路４５で判別されてスイツチ回
路４７，４８の図の状態とされ、メモリB0〜B3
の内容（第５図）がレジスタ３６に転送される。
従つて、レジスタ３６には、電源が切れたときに
受信していた放送を示すメモリ３４のアドレスが
セツトされるので、これによりメモリ３４がアド
レスされてその放送の受信状態となる。そして、
この場合には、レジスタ３６によりメモリ３４が
アドレスされているので、そのアドレス情報によ
り素子D0〜D7のうちの対応する素子が点灯す
る。
は、これが判別回路４５で判別されてスイツチ回
路４７，４８の図の状態とされ、メモリB0〜B3
の内容（第５図）がレジスタ３６に転送される。
従つて、レジスタ３６には、電源が切れたときに
受信していた放送を示すメモリ３４のアドレスが
セツトされるので、これによりメモリ３４がアド
レスされてその放送の受信状態となる。そして、
この場合には、レジスタ３６によりメモリ３４が
アドレスされているので、そのアドレス情報によ
り素子D0〜D7のうちの対応する素子が点灯す
る。
すなわち、メモリ４１の最上位ビツトB11が
“０”の場合には、メモリ４１の内容がレジスタ
３１にセツトされて放送の受信が行われ、“１”
の場合には、メモリ４１の内容がレジスタ３６に
供給されてメモリ３４がアドレスされ、放送の受
信が行われる。
“０”の場合には、メモリ４１の内容がレジスタ
３１にセツトされて放送の受信が行われ、“１”
の場合には、メモリ４１の内容がレジスタ３６に
供給されてメモリ３４がアドレスされ、放送の受
信が行われる。
こうして、この発明によれば、マニユアルチユ
ーニング、オートチユーニング、プリセツトチユ
ーニングのいずれのチユーニングモードで受信し
ている場合に電源が切れても、電源が入つたとき
には、同じチユーニングモードで同じ放送を受信
できる。従つて、留守録音などを適切にでき、ま
た、一般の受信時にも、操作ミスが減少する。し
かも、そのために必要なメモリ４１は12ビツトで
よく、安価である。
ーニング、オートチユーニング、プリセツトチユ
ーニングのいずれのチユーニングモードで受信し
ている場合に電源が切れても、電源が入つたとき
には、同じチユーニングモードで同じ放送を受信
できる。従つて、留守録音などを適切にでき、ま
た、一般の受信時にも、操作ミスが減少する。し
かも、そのために必要なメモリ４１は12ビツトで
よく、安価である。
なお、上述において、マニユアルチユーニング
及びオートチユーニングの場合にメモリ４１が記
憶する値Ｎと、プリセツトチユーニングの場合に
メモリ４１が記憶するレジスタ３６の値とは、全
く異なるので、ビツトB11で判別する代わりに、
メモリ４１の内容で判別を行つてもよい。また、
メモリ回路４０をCPU、ROM、RAMで構成する
こともできる。
及びオートチユーニングの場合にメモリ４１が記
憶する値Ｎと、プリセツトチユーニングの場合に
メモリ４１が記憶するレジスタ３６の値とは、全
く異なるので、ビツトB11で判別する代わりに、
メモリ４１の内容で判別を行つてもよい。また、
メモリ回路４０をCPU、ROM、RAMで構成する
こともできる。
さらに、上述においては、回路４２，４３によ
り電源が切れるときに受信していた放送局の情報
をメモリ４１に記憶する場合であるが、回路１０
〜４０に供給される動作電圧が、電源がオフにな
つてもすぐには立ち下らないようにしておき、電
源がオフになつたら、このとき受信していた放送
局の情報をメモリ４１に記憶させるようにしても
よい。
り電源が切れるときに受信していた放送局の情報
をメモリ４１に記憶する場合であるが、回路１０
〜４０に供給される動作電圧が、電源がオフにな
つてもすぐには立ち下らないようにしておき、電
源がオフになつたら、このとき受信していた放送
局の情報をメモリ４１に記憶させるようにしても
よい。
第１図はシンセサイザ受信機の一例の系統図、
第２図はそのメモリのフオーマツトを示す図、第
３図はこの発明の一例の系統図、第４図及び第５
図はそのメモリのフオーマツトを示す図である。 １０は受信系、２０はPLL、３０は選局制御回
路、４０はメモリ回路である。
第２図はそのメモリのフオーマツトを示す図、第
３図はこの発明の一例の系統図、第４図及び第５
図はそのメモリのフオーマツトを示す図である。 １０は受信系、２０はPLL、３０は選局制御回
路、４０はメモリ回路である。
Claims (1)
- １ 複数の周波数情報を記憶する第１のメモリ
と、第２のメモリと、上記第１のメモリのアドレ
スを指定するアドレスレジスタと、このアドレス
レジスタにより上記第１のメモリがアドレスされ
ているとき、そのアドレスに対応した表示を行う
表示素子と、上記アドレスレジスタにより上記第
１のメモリがアドレスされているとき、これを検
出する検出回路と、上記第１のメモリの内容を判
別する判別回路とを有し、電源が切れるとき、ま
たは、最終の周波数設定時点から所定の期間後
に、上記検出回路の出力により、上記アドレスレ
ジスタによつて上記第１のメモリがアドレスされ
ていないときには、上記第１のメモリにこのとき
の周波数に関連する情報を上記第２のメモリに書
き込み、上記アドレスレジスタによつて上記第１
のメモリがアドレスされているときには、そのア
ドレスに関連する情報を上記第２のメモリに書き
込み、この第２のメモリの読み出し時には、上記
判別回路の出力により、上記第２のメモリの内容
が上記周波数に関連する情報のときには、この第
２のメモリの内容によつて周波数を設定し、上記
第２のメモリの内容が上記アドレスに関連する情
報のときには、この第２のメモリの内容によつて
上記第１のメモリのアドレスを指定して周波数を
設定すると共に、上記表示素子により上記周波数
に対応した表示を行うようにしたシンセサイザ受
信機。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109979A JPS55102934A (en) | 1979-02-01 | 1979-02-01 | Variable frequency oscillation circuit |
| US06/116,485 US4306309A (en) | 1979-02-01 | 1980-01-29 | Memory control circuit for a television receiver |
| NL8000633A NL191163C (nl) | 1979-02-01 | 1980-01-31 | Geheugenschakeling voor toepassing bij een elektronische afstemeenheid voor omroepsignalen. |
| AU55090/80A AU533318B2 (en) | 1979-02-01 | 1980-01-31 | Tuner memory control circuit |
| FR8002295A FR2448253A1 (fr) | 1979-02-01 | 1980-02-01 | Circuit de commande de memoire applicable a une memoire adressable dans un tuner electronique |
| CA000344906A CA1137234A (en) | 1979-02-01 | 1980-02-01 | Memory control circuit for a receiver |
| DE19803003751 DE3003751A1 (de) | 1979-02-01 | 1980-02-01 | Steuerkreis fuer einen adressierbaren speicher |
| GB8003424A GB2043377B (en) | 1979-02-01 | 1980-02-01 | Memory control circuits for radio frequency tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109979A JPS55102934A (en) | 1979-02-01 | 1979-02-01 | Variable frequency oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55102934A JPS55102934A (en) | 1980-08-06 |
| JPS622733B2 true JPS622733B2 (ja) | 1987-01-21 |
Family
ID=11768548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109979A Granted JPS55102934A (en) | 1979-02-01 | 1979-02-01 | Variable frequency oscillation circuit |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4306309A (ja) |
| JP (1) | JPS55102934A (ja) |
| AU (1) | AU533318B2 (ja) |
| CA (1) | CA1137234A (ja) |
| DE (1) | DE3003751A1 (ja) |
| FR (1) | FR2448253A1 (ja) |
| GB (1) | GB2043377B (ja) |
| NL (1) | NL191163C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125033U (ja) * | 1987-02-05 | 1988-08-15 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172031A (ja) * | 1982-04-01 | 1983-10-08 | Sony Corp | アツプダウンカウンタ制御回路 |
| JPS5937725A (ja) * | 1982-08-26 | 1984-03-01 | Matsushita Electric Ind Co Ltd | デイジタルチユ−ニングラジオ受信機 |
| US4644349A (en) * | 1983-08-25 | 1987-02-17 | Matsushita Electric Industrial Co., Ltd. | Control unit including a circuit for controlling and setting control data for a digital processing circuit of a color television receiver |
| JPS6195629A (ja) * | 1984-10-16 | 1986-05-14 | Sony Corp | テレビジヨン受像機 |
| US5194954A (en) * | 1990-06-29 | 1993-03-16 | Thomson Consumer Electronics, Inc. | Automatic channel sampling picture-in-picture circuitry |
| JPH0969758A (ja) * | 1995-08-31 | 1997-03-11 | Sony Corp | 受信機 |
| JPH09284738A (ja) * | 1996-04-09 | 1997-10-31 | Ekushingu:Kk | 有線テレビ放送用端末装置及び有線テレビ放送システム |
| US6931076B2 (en) * | 2002-12-31 | 2005-08-16 | Intel Corporation | Signal detector |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3882400A (en) * | 1972-11-27 | 1975-05-06 | Sony Corp | Broadcast receiver |
| NL7414564A (nl) * | 1973-11-16 | 1975-05-21 | Int Standard Electric Corp | Radio- of televisieontvanger met een zender- zoekinrichting. |
| DE2360865A1 (de) * | 1973-12-06 | 1975-06-19 | Juergen Schukey | Aktionsmaschine |
| JPS5267201A (en) * | 1975-12-01 | 1977-06-03 | Matsushita Electric Ind Co Ltd | Station selecting unit |
| GB1581525A (en) * | 1976-08-04 | 1980-12-17 | Plessey Co Ltd | Frequency synthesis control system |
| JPS5350908A (en) * | 1976-10-20 | 1978-05-09 | Sanyo Electric Co Ltd | Broadcast receiving memory unit |
| US4138647A (en) * | 1977-06-28 | 1979-02-06 | Rca Corporation | Memory type tuning system for storing information for a limited number of preferred tuning positions |
| US4123713A (en) * | 1977-06-28 | 1978-10-31 | Rca Corporation | Memory type tuning system with provisions to facilitate setup |
-
1979
- 1979-02-01 JP JP1109979A patent/JPS55102934A/ja active Granted
-
1980
- 1980-01-29 US US06/116,485 patent/US4306309A/en not_active Expired - Lifetime
- 1980-01-31 AU AU55090/80A patent/AU533318B2/en not_active Expired
- 1980-01-31 NL NL8000633A patent/NL191163C/xx not_active IP Right Cessation
- 1980-02-01 CA CA000344906A patent/CA1137234A/en not_active Expired
- 1980-02-01 FR FR8002295A patent/FR2448253A1/fr active Granted
- 1980-02-01 GB GB8003424A patent/GB2043377B/en not_active Expired
- 1980-02-01 DE DE19803003751 patent/DE3003751A1/de active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125033U (ja) * | 1987-02-05 | 1988-08-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3003751A1 (de) | 1980-08-07 |
| FR2448253A1 (fr) | 1980-08-29 |
| US4306309A (en) | 1981-12-15 |
| GB2043377B (en) | 1983-05-11 |
| AU5509080A (en) | 1980-08-07 |
| JPS55102934A (en) | 1980-08-06 |
| GB2043377A (en) | 1980-10-01 |
| CA1137234A (en) | 1982-12-07 |
| FR2448253B1 (ja) | 1984-03-23 |
| NL191163C (nl) | 1995-02-16 |
| DE3003751C2 (ja) | 1990-08-02 |
| NL191163B (nl) | 1994-09-16 |
| NL8000633A (nl) | 1980-08-05 |
| AU533318B2 (en) | 1983-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4315332A (en) | Electronic timepiece radio | |
| US4310924A (en) | Channel programming apparatus for a signal receiver | |
| US5537674A (en) | Receiver capable of selectively receiving signals at frequencies corresponding to stored broadcasting stations | |
| US4403344A (en) | Receiver having program reserving function | |
| US4291414A (en) | Radio receiver operable in station search mode or station select mode | |
| JPS622733B2 (ja) | ||
| US5710994A (en) | Synthesized type receiver with PLL | |
| GB2038579A (en) | Tuning apparatus | |
| US4267603A (en) | Memory control circuit | |
| JPS601974B2 (ja) | プリセツト式受信機 | |
| US4516170A (en) | Dual mode UHF tuning system | |
| US4282603A (en) | Synthesizer tuner | |
| US4298851A (en) | Presettable tuning apparatus | |
| US4207531A (en) | Tuning control system of radio receiver | |
| US4158816A (en) | Memory type tuning system with provisions for skipping nonpreferred tuning positions | |
| JPH0666703B2 (ja) | 車両用ラジオ受信機の放送局名表示装置 | |
| JP2962944B2 (ja) | 選局プリセット方法 | |
| JPH0132427Y2 (ja) | ||
| JPS632366B2 (ja) | ||
| JPS5828931B2 (ja) | センキヨクソウサモ−ドキリカエソウチ | |
| JPH0233405Y2 (ja) | ||
| EP0509175B1 (en) | Preset tuner | |
| JPH0233404Y2 (ja) | ||
| NL193351C (nl) | Afstemketen. | |
| JP3043202B2 (ja) | ラジオ受信機 |