JPS62271289A - メモリカ−トリツジ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 「産業上の利用骨」コ 本発明は、゛ｒ、導体メモリカートリッジ制御装置（以
−ドカートリッジ制御装置）に関し、さらに詳しくは、
その゛ト導体メモリカートリッジ（以下メモリカートリ
ッジ）の４脱検出機構に関する。

［従来の技術］ −・股に、外部又は内部の増設記憶装置等とじて使用さ
れるメモリカートリッジは、その内部に電池を内蔵して
いて、この電池によりメモリに記憶された内容をバック
アップしている。このようなメモリカートリッジは、こ
れに対するカートリッジ制御装置に対して着脱できるよ
うになっている。

そしてそのコネクタ部においての着脱は、カートリッツ
制御装置の入出力バッファがイネーブルとなっている状
態のままで行われているのが現状である。

すなわち、カートリッジ制御装置とメモリカートリッジ
とが電気的に導通し、カートリッジ制御装置から電気信
号が出力されている状態でメモリカートリッジの着脱が
なされる。

［解決しようとする問題点］ このように電気的に導通した状態において着脱操作を行
うと、カートリッジ制御装置とメモリカートリッジとを
接続する仏弓線にノイズが発生し、双方の゛ｒ４導体回
路を破壊することがある。また、ノイズによりメモリカ
ートリノン内部の回路が誤動作し、メモリに記憶された
データが変質してしまう危険性がある。

［発明のＬ］的コ この発明は、このような従来技術の問題点を解決するも
のであって、信頼性の１５いカートリッジ制御装置を提
供することを１ｊ的とする。

［問題点を解決するための手段］ このような目的を達成するためのこの発明のカートリッ
ジ制御装置における手段は、メモリカートリッジのコネ
クタが結合される相手方コネクタと、入力又は出力バン
ファと、相手方コネクタ及びメモリカートリッジのコネ
クタとが電気的に接続された所定の装着状態にメモリカ
ートリッジがあるときにこの状態に対する検出信号を発
生する検出回路とを備えていて、検出信号に応じて人力
又は出力バンファをイネーブルにし、かつ検出信号が停
市したときにこれに応じて人力又は出力バッファをディ
スエーブルにするというものである。

［作用コ このように構成することにより、カートリ、ジ制御装置
に対してメモリカートリッジの着脱を行う際には、必ず
、メモリカートリッジとカートリッジ制御装置の電気的
な動作が遮断された後に行われることになるので、不必
隻なノイズを発生することかない。

したがって、ノイズにより、メモリカートリッジ及びカ
ートリッジ制御装置双方の電気回路が破壊されたり１．
＝を動作することもほとんどなく、誤動作によりメモリ
カートリッジ内の記憶内容が変化することからも保護さ
れて、信頼性の高いカートリ、ジ制御装置を実現できる
。

［実施例コ 以ド、この発明の一実施例について図面を用いて詳細に
説明する。

第１図は、この発明を適用した一実施例のカートリッジ
制御装置及びそれにｇＺ？されたメモリカートリッジの
ブロック図、第２図は、そのメモリカートリッジ着脱を
検出する他の検出回路の一例を示すブロック図である。

第１図において、１は、カートリノン１制御装置であっ
て、メモリカートリッジ２が装置されている。

メモリカートリッジ２は、半導体メモリ素子７とメモリ
バンクアップ用電池８を内蔵していて、カートリンジ制
ｇｌＩ装置１とコネクタ６ａ、６ｂを介して接続され、
コネクタ６ａ、８ｂにおいてメモリカートリッジ２が着
脱が可能な構造となっている。ここで、カートリ、ジ制
御装置１とメモリカートリッジ２の間の信号の伝達は、
コネクタ６ａ、８ｂを経由して行われる。なお、コネク
タ６ａ、８ｂは、それぞれ離形、雌形の一対のコネクタ
を形成していて、相互に結合して一体となる。

メモリカートリッジ２は、通常の動作時においてはカー
トリッジ制御装置１から電源が供給されている。しかし
、カートリッジ制御装置１から抜去されて電源の供給が
遮断されてもメモリ素７′−７はバンクアップ電池８に
よりバックアップされ、メモリの記録データは保持され
ている。

ここで、３は、カートリッジ制御装置１に設けられ、そ
の作動片３ａがカートリ１）制御装置１の内側側壁面等
から突出した外部スイッチであって、メモリカートリッ
ジ２の装着状＠をｌｉするものである。また、９はデー
タバス、１０はアドレスバス、１１はコントロールバス
テアル。

ところで、この実施例にあっては、メモリカートリッジ
２をコネクタＢ　ａ　、８　ｂ　？１１＜分で着脱する
際に前記外部スイッチ３によりメモリカートリッジ２の
装ｄ状聾を検出して入出力バッファ５をイネーブル又は
ディスエーブルにしてこの回路をオープンにする。

次に、メモリカートリッジ２を着脱する際のこのような
動作について説明する。

まず、メモリカートリッジ２がコネクタに装着されたこ
とをメモリカートリッジ２の外形等にその作動子３ａが
係合し、作動することで外部スイッチ３にて検出する。

ここで、外部スイッチ３は、メモリカートリン）２がコ
ネクタ６ａに装着されたときにオフ（ＯＦＦ）からオン
（ＯＮ）に作動する。そこで、ゲート化９ｍ１２のレベ
ル（ゲート信号）がＬＯＷレベルとなり、ゲート信号線
１２及びプルア・ｌブ抵抗Ｒを介して接続された入出力
バッファ５のゲート端子ＧがＨＩＧＨレベルからＬＯＷ
レベルに落ちる。このことにより入出力バッファ５がデ
ィスエーブル状態からイネーブル状態となる。その結果
、カートリ、ン制御装置１の制御回路４の信号は、入出
力バンファ５．・コネクタ６ａ、６ｂを介してカートリ
ッジ２に伝達される。

一方、メモリカートリッジ２をカートリンジ制御装置１
から抜去するときには、抜去される直前に外部スイッチ
３がオン（ＯＮ）からオフ（ＯＦＦ）になりゲート信号
線１２のレベル（ゲート信号）がＬＯＷレベルからＨＩ
ＧＨレベルへト戻る。

その結果、入出力バッファ５のゲート端子ＧがＬＯＷレ
ベルからＨＩＧＨレベルとなり、入出力バッファ５がイ
ネーブル状態からディスエーブル状態に移る。

このことにより、入出力バッファ５の人／出力インピー
ダンスが高抵抗となって、その回路がオーブン状態とな
る。そこで、カートリンジ制御装置１とカートリッジ２
とが電気的に切離された状態となり、この後にカートリ
ッジ２が抜去されることになる。

ここで、前記コネクタ６ａとコネクタ６ｂとの接続関係
と入出力バノフγ５のゲート端ＦＧとの関係を考えると
、装着状嘘になった状態で外部スイッチ３が作動する関
係から、カートリッジ２の装量検出時点では、コネクタ
６ａと６ｂとの接続が先行し、これらの間で電気的な接
続がすでになされている。そしてその後に、１ｒＩ記ゲ
一ト信号（ゲート信号１ｉ１１２のレベル）がＨＩＧＨ
レベルからＬＯＷレベルとなる。逆に、カートリッジ２
の抜去時点では、…（記ケ゛−ト信号（ゲート信号線１
２のレベル）がＬＯＷレベルからＨＩＧＨレベルとなっ
た後にコネクタ６ａと６ｂとの電気的に切断される。

したがって、メモリカートリッジ２が装着されたときに
は、コネクタ６ａ、８ｂの電気的接続が完ｒして、所定
時間経過後（所定の遅延時間後）に自動的にカートリフ
ジ制御装置１の入出力バノフｒがイネーブルとなる関係
にある。一方、メモリカートリッジ２をカートリッジ制
御装置１から取外すときには、まず、入出カバ、ファを
ディスエーブルにして、所定時間経過後（所定の遅延時
間後）にコネクタ６ａ、６ｂの電気的接続が遮断されて
メモリカートリッジが抜去される関係にある。

ところで、この実施例に示す外部スイッチ３は、例えば
マイクロスインチのように、その作動子３ａがカートリ
ッジの側壁とか溝、端部等に係合して作動するメカニカ
ルなものであるが、このスイッチは、このようなメカニ
カルなものに限定されるものではない。例えば、第２図
のようにホトインタラプタにより、装置状態を検出する
検出回路２０を形成してもよい。さらに他の同様な無接
点スイッチの検出回路を用いてもよい。

第２図に見る検出回路２０にあっては、ホトインタラプ
タ１３の間隙に入り込む作動片は、力−トリノ）２の外
形の一都を利用するか、カートリッツ２に特別に板状の
占片を設けて行う。なお、１４は、インバータであり、
インバータ１４の信号を前記入出力バッファ５のイネー
ブル信号とするものである。

このような外部スイッチ３及びホトインタラプタ１３を
用いた検出回路２０は、この発明における検出回路の他
の具体例の１つであって、この場合、ゲート信号線１２
上の信号が装着状態を検出する信号の役割を果たしてい
る。そしてこの実施例では、メモリカートリッジが所定
の装着状態となったときに、この状態に対応する検出信
号（ゲート信号がＬＯＷレベルとなること）を発生し、
かつその状態が維持されている限り、この検出信号が保
ｔＩ（ゲート信号がＬＯＷレベルの状態のまま）されて
いて、入出力バッファ５はイネーブル状態に保持される
。

一方、所定の装着状態から脱したときには、この検出信
号の停止（ゲート信号がＨＩＧＨレベルの状態になるこ
と）により、この脱した状態を検出する。このことによ
り、入出力バッファ５はディスエーブル状態に保持され
る。

しかし、メモリカートリッツの装着、抜去の検出信号の
発生はこれに限定されるものではなく、カートリッツ制
御装置側のコネクタとメモリカートリッジ側のコネクタ
との電気的接続関係と人出カバッファの動作との関係に
おいて、メモリカートリッジの装着検出時点では、すで
にコネクタの接続が先行し、その後に、入出力バッファ
をイネーブルにするように第１の検出信号（所定の位置
で装着されたことを検出する１３号）を発生し、逆に、
メモリカートリッジの抜去時点では、所定の装着状態脱
出位置で第２の検出信号（装着状態を脱したことの検出
する信号）を発生するようなものであってもよい。

また、メモリは、ＲＡＭに限定されるものではなく、Ｒ
ＯＭであってもよ（、この発明は、入力専用に用いられ
るものであっても適用できるので、実施例における入出
力バソフｒは、入力又は出力バッファであればよい。

なお、この発明におけるメモリカートリッジには、いわ
ゆるＩＣカードのようなものをはじめとして、ＲＡＭパ
ンク等のようにメモリを内蔵して情報処理装置に接続さ
れる記憶デバイスを含む概念としての意味を持つもので
ある。

［発明の効果コ 以し、説明してきたが、この発明にあっては、メモリカ
ートリッジのコネクタが結合される相手方コネクタと、
入力又は出力バッファと、相手方コネクタ及びメモリカ
ートリッジのコネクタとが電気的に接続された所定の装
着状態にメモリカートリッジがあるときにこの状態に対
する検出信号を発生する検出回路とを備えていて、検出
信号に応じて入力又は出力バッファをイネーブルにし、
かつ検出信号が停止したときにこれに応じて入力又は出
力バノファをディスエーブルにするようにしているので
、カートリッジ制０′ｌＩ装置に対してメモリカートリ
ッジの着脱を行う際には、必す、メモリカートリッジと
カートリッジ制御装置の電気的な動作が遮断された後に
行われることになる。

その結果、不必妾なノイズを発生することがない。

したがって、ノイズにより、メモリカートリッジ及びカ
ートリッジ制御装置双方の電気回路が破壊されたり１．
＝を動作することもほとんどなく、誤動作によりメモリ
カートリッジ内の記憶内容が変化することからも保護さ
れて、信頼性の高いカートリッジ制御装置を実現できる
。

【図面の簡単な説明】

第１図は、この発明を適用した一実施例のカートリッジ
制御装置及びそれに装着されたメモリカートリッジのブ
ロック図、第２図は、そのメモリカートリッジ着脱を検
出する他の検出回路の一例を示すブロック図である。 １・・パト導体メモリカートリッジ制御装置（カートリ
ッジ制御装置）、２・・・メモリカートリッジ、３・・
・スイッチ、３ａ・・・作動片、４・・・制御回路、５
・・・入出力バッファ、６ａ、６ｂ・・・コネクタ、７
・・・半導体メモリ素子、８・・・メモリバ、クアソブ
用電池、 １３・・・ホトインタラプタ。 特許出願人　口ｑマクセル株式会社 代理人　　　弁理上　梶　山　４．＋ｉ　　足弁理七　
山　本　富ヒ男

Claims (2)

【特許請求の範囲】
1. （１）半導体メモリ素子とコネクタとを有し、これらを
   ケースに収納したメモリカートリッジが前記コネクタを
   介して装着されるメモリカートリッジ制御装置において
   、前記コネクタが結合される相手方コネクタと、入力又
   は出力バッファと、前記相手方コネクタ及び前記メモリ
   カートリッジのコネクタとが電気的に接続された所定の
   装着状態に前記メモリカートリッジがあるときにこの状
   態に対する検出信号を発生する検出回路とを備え、前記
   検出信号に応じて前記入力又は出力バッファをイネーブ
   ルにし、かつ前記検出信号が停止したときにこれに応じ
   て前記入力又は出力バッファをディスエーブルにするこ
   とを特徴とするメモリカートリッジ制御装置。
2. （２）入力又は出力バッファは入出力バッファであり、
   検出回路は、相手方コネクタ及びメモリカートリッジの
   コネクタとが電気的に接続された所定の装着状態に前記
   メモリカートリッジがあるときにこの状態に対する第１
   の検出信号を発生し、前記所定の装着状態から脱しかつ
   前記相手方コネクタ及び前記メモリカートリッジのコネ
   クタとが電気的に接続されている状態にあるときに、こ
   の状態に対する第２の検出信号を発生するものであって
   、前記第１の検出信号に応じて前記入出力バッファをイ
   ネーブルにし、かつ前記第２の検出信号に応じて前記入
   出力バッファをディスエーブルにすることを特徴とする
   特許請求の範囲第１項記載のメモリカートリッジ制御装
   置。